設計基于VHDL的簡易全自動控制洗衣機.doc

華東理工大學2009 -2010 學年第2學期電子綜合設計dea課程設計作業(yè) 2010.6 班級：xxxx 學號： xxx 姓名：xxxx開課學院：信息學院 任課老師： xxxx 成績： 題目：1、簡易全自動洗衣機控制器設計 2、通信系統(tǒng)信道編碼器設計作業(yè)要求：電子系統(tǒng)設計eda課程是電子信息工程、自動控制、計算機科學與工程等專業(yè)的技術課之一，具有很強的工程實踐性。課程學習要求學生：掌握現(xiàn)代硬件數(shù)字電路的軟件化設計的基本方法、掌握應用vhdl及eda工具開發(fā)設計數(shù)字系統(tǒng)的基本方法以及對現(xiàn)代電子系統(tǒng)設計技術有一定的了解 設計報告要求：1、按照設計題目要求構建設計框圖 2、用eda設計軟件按照設計題目要求進行原型設計并給出仿真結果 3、對仿真結果進行一定的討論 4、原程序和仿真波形等附錄。教師評語： 教師簽名： 年 月 日電子綜合設計eda綜合設計題設計一簡易全自動洗衣機控制器。該控制器由兩大狀態(tài)a和b組成，每個狀態(tài)分三個子狀態(tài)，每個狀態(tài)分別由選擇a和選擇b控制。其中a為步進選擇按紐，每步跳轉(zhuǎn)一個子狀態(tài)、b也為步進選擇按紐，但每步選擇b中的所有組合中的一種。當啟動時，時間序列控制器按已選的b類子狀態(tài)順序執(zhí)行。過程啟動由啟動/暫停鍵控制（暫停鍵在過程啟動后任意時間可暫停/恢復過程）過程啟動后機蓋開啟應均能暫停過程，復蓋間停30秒后重新繼續(xù)原過程。a：強洗 標準 弱洗b：洗滌 漂洗 甩干 （洗滌，漂洗時電機分別正轉(zhuǎn)、反轉(zhuǎn)）強洗：（共36分鐘） 洗滌 18分漂洗 14分甩干 4分（洗滌時電機分別正轉(zhuǎn)4分、反轉(zhuǎn)4分，正反轉(zhuǎn)間停30秒；漂洗時電機分別正轉(zhuǎn)3分、反轉(zhuǎn)3分，正反轉(zhuǎn)間停30秒；甩干時電機分別正轉(zhuǎn)1.5分，間停30秒）標準：（共26分鐘） 洗滌 14分漂洗 8 分甩干 4分（洗滌時電機分別正轉(zhuǎn)3分、反轉(zhuǎn)3分，正反轉(zhuǎn)間停30秒；漂洗時電機分別正轉(zhuǎn)1.5分、反轉(zhuǎn)1.5分，正反轉(zhuǎn)間停30秒；甩干時電機分別正轉(zhuǎn)1.5分，間停30秒）弱洗（共20分鐘） 洗滌 10分漂洗 6分甩干 4分（洗滌時電機分別正轉(zhuǎn)2分、反轉(zhuǎn)2分，正反轉(zhuǎn)間停30秒；漂洗時電機分別正轉(zhuǎn)1分、反轉(zhuǎn)1分，正反轉(zhuǎn)間停30秒；甩干時電機分別正轉(zhuǎn)1.5分，間停30秒）設定秒脈沖已給定，指示為led，整過程完成后，蜂鳴器響30秒。整個設計為正邏輯。一、程序如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity xiyiji is port(count_n,count_m,start,cook,clk:in std_logic; look:out std_logic; dout :out std_logic_vector(1 downto 0);end xiyiji;architecture behav of xiyiji issignal dt1,dt2:std_logic_vector(1 downto 0);signal dicsount,tem:std_logic_vector(3 downto 0);signal dcp:std_logic_vector(3 downto 0);signal ct:std_logic_vector(5 downto 0);signal ct1,ct2:std_logic_vector(3 downto 0);signal sg,cmks:std_logic;begin process(count_n,sg) beginif sg=1 thendt1=00;elsif count_nevent and count_n=1 thenif dt1=3 thendt1=01;elsedt1=dt1+1;end if;end if;end process;process(count_m,sg)beginif sg=1 thendt2=00;elsif count_mevent and count_m=1 thenif dt2=3 thendt2=01;elsedt2=dt2+1;end if;end if;end process; process(start)beginif sg=1 thencmks=0;elsif startevent and start=1 then dicsount=dt1&dt2;cmks=cmks xor 1;end if;end process; process(clk,start,cook)beginif start=1 and dcp=0000 thendcp=dicsount;elsif clkevent and clk=1 thenif cook=1 thendout0000 thendout=00;elsif sg=1 thenif ct10001 thenct1=0000;sgif ct35 thenct=ct+1;if ct18 thendout=01;ct1=ct1+1;elsif ct1=8 thendout=00;ct1=ct1+1;elsif ct28 thendout=10;ct2=ct2+1;elsif ct2=8 thendout=00;ct1=0000;ct2=0000;end if;elsedcp=0110;ct=000000;ct1=0000;ct2=0000;doutif ct27 thenct=ct+1;if ct16 thendout=01;ct1=ct1+1;elsif ct1=6 thendout=00;ct1=ct1+1;elsif ct26 thendout=10;ct2=ct2+1;elsif ct2=6 thendout=00;ct1=0000;ct2=0000;end if;elsedcp=0111;ct=000000;ct1=0000;ct2=0000;doutif ct8 thenct=ct+1;if ct13 thendout=01;ct1=ct1+1;elsif ct1=3 thendout=00;ct1=ct1+1;elsif ct23 thendout=10;ct2=ct2+1;elsif ct2=3 thendout=00;ct1=0000;ct2=0000;end if;elsedcp=0000;ct=000000;ct1=0000;ct2=0000;sgif ct27 thenct=ct+1;if ct16 thendout=01;ct1=ct1+1;elsif ct1=6 thendout=00;ct1=ct1+1;elsif ct26 thendout=10;ct2=ct2+1;elsif ct2=6 thendout=00;ct1=0000;ct2=0000;end if;elsedcp=1010;ct=000000;ct1=0000;ct2=0000;doutif ct15 thenct=ct+1;if ct13 thendout=01;ct1=ct1+1;elsif ct1=3 thendout=00;ct1=ct1+1;elsif ct23 thendout=10;ct2=ct2+1;elsif ct2=3 thendout=00;ct1=0000;ct2=0000;end if;elsedcp=1011;ct=000000;ct1=0000;ct2=0000;doutif ct8 thenct=ct+1;if ct13 thendout=01;ct1=ct1+1;elsif ct1=3 thendout=00;ct1=ct1+1;elsif ct23 thendout=10;ct2=ct2+1;elsif ct2=3 thendout=00;ct1=0000;ct2=0000;end if;elsedcp=0000;ct=000000;ct1=0000;ct2=0000;sgif ct19 thenct=ct+1;if ct14 thendout=01;ct1=ct1+1;elsif ct1=4 thendout=00;ct1=ct1+1;elsif ct24 thendout=10;ct2=ct2+1;elsif ct2=4 thendout=00;ct1=0000;ct2=0000;end if;elsedcp=1110;ct=000000;ct1=0000;ct2=0000;doutif ct11 thenct=ct+1;if ct12 thendout=01;ct1=ct1+1;elsif ct1=2 thendout=00;ct1=ct1+1;elsif ct22 thendout=10;ct2=ct2+1;elsif ct2=2 thendout=00;ct1=0000;ct2=0000;end if;elsedcp=1111;ct=000000;ct1=0000;ct2=0000;doutif ct8 thenct=ct+1;if ct13 thendout=01;ct1=ct1+1;elsif ct1=3 thendout=00;ct1=ct1+1;elsif ct23 thendout=10;ct2=ct2+1;elsif ct2=3 thendout=00;ct1=0000;ct2=0000;end if;elsedcp=0000;ct=000000;ct1=0000;ct2=0000;sgdout=00;end case;end if;end if;end process;look=sg; end behav;二、仿真波形如下強洗全部過程強洗 漂洗、甩干強洗（甩干）標準全部過程標準（漂洗、甩干）標準（甩干）弱洗全過程弱洗（漂洗、甩干）九、弱洗（甩干）強開蓋子：一、強洗強開蓋一、 標準強開蓋二、 弱洗強開蓋暫停和啟動一、 強洗暫停二、 強洗重新啟動三、 標準暫停四、 標準重新啟動五、 弱洗暫停六、 弱洗重新啟動兩次洗衣一、 兩次強洗兩次標準（漂洗、甩干）二、 兩次弱甩干三、設計思想討論設計時參考了已有程序，此芯片有五個輸入和三個輸出，輸入count_m和輸入count_n是狀態(tài)控制鍵，輸入start是輸入啟動和暫停鍵，以及一個時鐘clk。輸出是洗衣結束鈴聲端口和電機驅(qū)動端口。在設計中，為便于調(diào)試和觀察將時鐘周期假設為30s。本次設計大致可以分成兩個模塊來看待，控制端和工作端。控制部分使用了三個進程來處理，進程一控制狀態(tài)count_m，進程二控制狀態(tài)count_n，進程三控制開始和暫停。工作部分使用了一個進程來處理，在該進程中主要處理強制開蓋，洗衣的各個狀態(tài)，以及洗衣結束后的鈴聲?？刂贫薱ount_m中，sg是工作結束標志信號，信號ts控制洗衣機的暫停和重新啟動，dt是狀態(tài)的中間變量。cookk為強開洗衣機蓋子信號端，dcp輸入狀態(tài)中間信號。洗衣機正常工作過程：洗衣機總共有九種工作狀態(tài)，這九種狀態(tài)可以分成三大部分，強洗，標準，弱洗，此三種狀態(tài)的洗衣過程類似，因此以強洗來解釋說明。洗滌完成后，將信號tp變換到漂洗狀態(tài)，然后變換到甩干，甩干結束后