第三章_邏輯門(mén)電路基礎(chǔ)-2011.ppt

1、第三章邏輯門(mén)電路基礎(chǔ), 門(mén)電路概述 半導(dǎo)體二極管的開(kāi)關(guān)特性 半導(dǎo)體三極管的開(kāi)關(guān)特性 半導(dǎo)體MOS 管的開(kāi)關(guān)特性 TTL 門(mén)電路 CMOS 門(mén)電路 TTL 電路與CMOS 電路的接口,3.1 概述,門(mén)電路：實(shí)現(xiàn)基本運(yùn)算、復(fù)合運(yùn)算的單元 電路，如: 與門(mén)、與非門(mén)、或,門(mén)電路中以高/低電平表示邏輯狀態(tài)的1和0,獲得高、低電 平的基本原理,高/低電平都允許有一定的變化范圍,正邏輯：高電平表示1，低電平表示0負(fù)邏輯：高電平表示0，低電平表示1,3.2半導(dǎo)體二極管門(mén)電路半導(dǎo)體二極管的結(jié)構(gòu)和外特性（Diode）,VI=VIH D截止VO=VOH=VCC VI=VIL D導(dǎo)通VO=VOL=0.7V,高電平：V

2、IH=VCC 低電平：VIL=0,輸入VI,輸出Vo,3.2.1 二極管的開(kāi)關(guān)特性：,二極管的開(kāi)關(guān)等效電路：,二極管的動(dòng)態(tài)電流波形：,對(duì)二極管開(kāi)關(guān)電路可得下列等效電路，如圖3-1-3(a)(b)(c)。內(nèi)阻rD，導(dǎo)通壓降VON忽略rD忽略rD及VON,設(shè)VCC = 5V VIH=3V;VIL=0V 二極管導(dǎo)通時(shí)VDF=0.6V,規(guī)定2.4V以上 為邏輯“1”,0.8V以下 為邏輯“0”,3.2.2 二極管與門(mén),3.2.3 二極管或門(mén),VCC=5V VIH=3V;VIL=0V 二極管導(dǎo)通時(shí)VDF=0.6V,規(guī)定2.4V以上 為邏輯“1”,規(guī)定0.8V以下 為邏輯“0”,3.3 TTL門(mén)電路3.3

3、.1 半導(dǎo)體三極管的開(kāi)關(guān)特性,雙極型三極管的開(kāi)關(guān)特性（BJT, Bipolar Junction Transistor）,一、雙極型三極管的結(jié)構(gòu) 管芯 + 三個(gè)引出電極 + 外殼,基區(qū)薄 低摻雜,集電區(qū)低摻雜,發(fā)射區(qū)高摻雜,以NPN為例說(shuō)明工作原理：,當(dāng)VCC VBB be 結(jié)正偏, bc結(jié)反偏 e區(qū)發(fā)射大量的電子 b區(qū)薄，只有少量的空穴 bc反偏，大量電子形成IC,二、三極管的輸入特性和輸出特性,VON ：開(kāi)啟電壓 硅管，0.5 0.7V 鍺管，0.2 0.3V 近似認(rèn)為: VBE VON iB = 0 VBE VON iB 的大 小由外電路電壓， 電阻決定,三極管的輸出特性,固定一個(gè)IB值

4、，即得一條曲線(xiàn)，在 VCE 0.7V 以后，基本為水平直線(xiàn),特性曲線(xiàn)分三個(gè)部分 放大區(qū)：條件VCE 0.7V, iB 0, iC隨iB成正比變化， iC=iB。 飽和區(qū)：條件VCE 0, VCE 很低，iC 隨iB增加變緩，趨于“飽和”。 截止區(qū)：條件VBE = 0V, iB = 0, iC = 0, ce間“斷開(kāi)” 。,仿真見(jiàn)NPN.EWB,三、雙極型三極管的基本開(kāi)關(guān)電路,當(dāng)：VI=VIL時(shí)，T截止，VO=VOH 當(dāng)：VI=VIH時(shí)，T導(dǎo)通，VO=VOL,i） 當(dāng)VI VON時(shí)，三極管導(dǎo)通；基極電流iB,當(dāng)三極管處于飽和狀態(tài)時(shí)的基極飽和電流為：,為保證 三極管 處于飽 和應(yīng)使：,*注意：處于

5、飽和時(shí)小于處于線(xiàn)性放大區(qū)的值。 等效電路：,圖解分析法：,四、三極管的開(kāi)關(guān)等效電路,截止?fàn)顟B(tài),飽和導(dǎo)通狀態(tài),五、動(dòng)態(tài)開(kāi)關(guān)特性,從二極管已知，PN結(jié)存在電容效應(yīng)。 在飽和與截止兩個(gè)狀態(tài)之間轉(zhuǎn)換時(shí)，iC 的變化將滯后于VI ，則VO的變化也滯后于VI。,六 、三極管反相器,三極管的基本開(kāi)關(guān)電路就是非門(mén)實(shí)際應(yīng)用中， 為保證VI=VIL時(shí)T可靠截止， 常在輸入接入負(fù)壓。,當(dāng)：VI=VIL時(shí)，T截止，VO=VOH 當(dāng)：VI=VIH時(shí)，T導(dǎo)通，VO=VOL,例3.4.1：計(jì)算參數(shù)設(shè)計(jì)是否合理,VIH=5V VIL=0V,=20；VCE(sat) = 0.1V,VEE=-8V,10K,3.3K,1K,Vcc

6、=5V,仿真見(jiàn)單管反相器-例.EWB,將發(fā)射極外接電路化為等效的VB與RB電路,當(dāng)：,當(dāng)：,又：,因此，參數(shù)設(shè)計(jì)合理,3.4 TTL反相器的電路結(jié)構(gòu)和工作原理 一、電路結(jié)構(gòu)，設(shè),二、電壓傳輸特性,需要說(shuō)明的幾個(gè)問(wèn)題：,三、輸入噪聲容限,3.4.2 TTL反相器的靜態(tài)輸入特性和輸出特性,輸入特性,輸出特性,T5導(dǎo)通；T4截止。,2）輸出為低電平特性,* 當(dāng)iL增大時(shí)，VOL線(xiàn)性增大，但斜率很小，iL 16mA。,例：扇出系數(shù)（Fan-out）， 試計(jì)算門(mén)G1能驅(qū)動(dòng)多少個(gè)同樣的門(mén)電路負(fù)載。,一、傳輸延遲時(shí)間 1、現(xiàn)象,3.4.3 TTL反相器的動(dòng)態(tài)特性,二、交流噪聲容限,當(dāng)輸入信號(hào)為窄脈沖，且接近

7、于tpd時(shí)，輸出變化跟不上，變化很小，因此交流噪聲容限遠(yuǎn)大于直流噪聲容限。,（b）負(fù)脈沖 噪聲容限,（a）正脈沖 噪聲容限,三、電源的動(dòng)態(tài)尖峰電流,1.兩種靜態(tài)下的電源負(fù)載電流不等空載條件下：,*Vo=Vol時(shí)，T2,5導(dǎo)通，T4截至,*Vo=VoH時(shí)，僅T1導(dǎo)通，,2、動(dòng)態(tài)尖峰電流,3.5其他類(lèi)型的TTL門(mén)電路,一、其他邏輯功能的門(mén)電路 1. 與非門(mén),2. 或非門(mén),3.與或非門(mén),4. 異或門(mén),二、集電極開(kāi)路的門(mén)電路,1、推拉式輸出電路結(jié)構(gòu)的局限性 輸出電平不可調(diào) 負(fù)載能力不強(qiáng)，尤其是高電平輸出 輸出端不能并聯(lián)使用 OC門(mén),2.OC邏輯門(mén)的特點(diǎn)及應(yīng)用,. 由于采用另外一組供電電源VCC，且一般

8、 VCC VCC ，故可以提高輸出邏輯高電平的電 壓值。 . 由于采用集電極開(kāi)路輸出,具有較大的電流 驅(qū)動(dòng)能力,而且可以輸出端并聯(lián)進(jìn)一步增加電流 輸出能力. . 構(gòu)成外部邏輯”線(xiàn)與”.,3、OC門(mén)的結(jié)構(gòu)特點(diǎn),OC門(mén)實(shí)現(xiàn)的線(xiàn)與,4、外接負(fù)載電阻RL的計(jì)算,三、三態(tài)輸出門(mén)（Three state Output Gate ,TS）,三態(tài)門(mén)的用途,3.5.4 TTL電路的改進(jìn)系列 （改進(jìn)指標(biāo)： ),一、高速系列74H/54H （High-Speed TTL） 1.電路的改進(jìn) (1)輸出級(jí)采用復(fù)合管（減小輸出電阻Ro） (2)減少各電阻值 2. 性能特點(diǎn) 速度提高 的同時(shí)功耗也 增加,二、肖特基系列74

9、S/54S（Schottky TTL）,1.電路改進(jìn) 采用抗飽和三極管 用有源泄放電路代替74H系列中的R3 減小電阻值 2. 性能特點(diǎn) 速度進(jìn)一步提高，電壓傳輸特性沒(méi)有線(xiàn)性區(qū)，功耗增大,三、低功耗肖特基系列74LS/54LS （Low-Power Schottky TTL） 四、74AS,74ALS （Advanced Low-Power Schottky TTL） 2.5 其他類(lèi)型的雙極型數(shù)字集成電路* DTL：輸入為二極管門(mén)電路，速度低，已經(jīng)不用 HTL：電源電壓高，Vth高，抗干擾性好，已被CMOS替代 ECL：非飽和邏輯，速度快，用于高速系統(tǒng) I2L：屬飽和邏輯，電路簡(jiǎn)單，用于LSI

10、內(nèi)部電路 ,3.6.1 CMOS門(mén)電路一.MOS管的開(kāi)關(guān)特性,1、MOS管的結(jié)構(gòu),S (Source)：源極 G (Gate)：柵極 D (Drain)：漏極 B (Substrate):襯底,金屬層,氧化物層,半導(dǎo)體層,PN結(jié),N溝道增強(qiáng)型：當(dāng)加+VDS時(shí)，且VGS VGS (th)N D-S間形成導(dǎo)電溝道（N型層）, V GS (th)N 0,N型開(kāi)啟電壓,P溝道增強(qiáng)型：當(dāng)加-VDS時(shí)，且VGS VGS (th)P D-S間形成導(dǎo)電溝道（P型層）, V GS (th)P 0,P型開(kāi)啟電壓,2、MOS管的基本開(kāi)關(guān)電路,N型,3、等效電路,OFF ，截止?fàn)顟B(tài) ON，導(dǎo)通狀態(tài),4、MOS管的四種

11、類(lèi)型,增強(qiáng)型 耗盡型,大量正離子,導(dǎo)電溝道,3.6.2 CMOS反相器的電路結(jié)構(gòu)和工作原理,一、工作原理,1、當(dāng)Vi=VIL=0， 由于T2（N 型）,VGS2VGS（th）N，T2截止; 而T1（P ）,VGS1=-VDD VGS（th）P，T1導(dǎo)通。 輸出VO=VOH VDD,2、當(dāng)Vi=VIH=VDD， 由于T2（N 型）,VGS2=VDD VGS2（th）N，T2導(dǎo)通; 而T1（P 型）,VGS1=0 VGS1（th）P，T1截止。 輸出VO=VOL0,N型,P型,二、電壓、電流傳輸特性,三、輸入噪聲容限,結(jié)論：可以通過(guò)提高VDD來(lái)提高噪聲容限,3.6.3 CMOS 反相器的靜態(tài)輸入和

12、輸出特性,一、輸入特性,二、輸出特性,3.6.4 CMOS反相器的動(dòng)態(tài)特性,一、傳輸延遲時(shí)間,二、交流噪聲容限 三、動(dòng)態(tài)功耗,3.7.1 其他類(lèi)型的CMOS門(mén)電路,一、其他邏輯功能的門(mén)電路,帶緩沖極的CMOS門(mén),1、與非門(mén),帶緩沖極的CMOS門(mén),2.解決方法,二、漏極開(kāi)路的門(mén)電路（OD門(mén)）,N型,三、 CMOS傳輸門(mén)及雙向模擬開(kāi)關(guān),1. 傳輸門(mén),N型,P型,2. 雙向模擬開(kāi)關(guān),四、三態(tài)輸出門(mén),N型,P型,三態(tài)門(mén)的用途,3.8.1 TTL與CMOS電路的接口,* 驅(qū)動(dòng)和負(fù)載門(mén)的關(guān)系,無(wú)論是用TTL電路驅(qū)動(dòng)CMOS電路還是用CMOS電路驅(qū)動(dòng)TTL電路，驅(qū)動(dòng)門(mén)必須能為負(fù)載門(mén)提供合乎標(biāo)準(zhǔn)的高、低電平和

13、足夠的驅(qū)動(dòng)電流，也就是必須同時(shí)滿(mǎn)足下列各式,驅(qū)動(dòng)門(mén) 負(fù)載門(mén),CMOS驅(qū) 動(dòng)TTL,其中n和m分別為負(fù)載電流中IIH、IIL的格個(gè)數(shù)。,TTL驅(qū)動(dòng) CMOS,當(dāng)TTL驅(qū)動(dòng)CMOS電路時(shí)： TTL電路的VOH(min) 2.4V CMOS電路VIH(min) 3.5V。 當(dāng)CMOS驅(qū)動(dòng)TTL電路時(shí)： CMOS電路IOL(max) 0.5mA TTL電路 IIL(max) -1mA-1.6mA。,解決的方法有： a. 外接上拉電阻Ru，提高TTL輸出高電平值VOH(min)；,b. 用電平轉(zhuǎn)移的門(mén)電路 如CC40109轉(zhuǎn)換電平；,c. 用CMOS并聯(lián)；用CMOS驅(qū)動(dòng)門(mén)；通過(guò) 三極管放大器。,例3.6.1 用TTL驅(qū)動(dòng)CMOS(采用上拉電阻RU)。解： VOH = VDD - RU(IOH + IIH)，IOH 、IIH為高電平輸出電流。,和OC門(mén)同樣處理，因?yàn)楫?dāng)VA 3.4V時(shí)，一般TTL輸出T4截止，與OC門(mén)同樣。,例3.6.3 用CMOS + 電流放大（驅(qū)動(dòng)）驅(qū)動(dòng)TTL。,iB =