微型計(jì)算機(jī)原理及應(yīng)用課件-第2章

2.1微型計(jì)算機(jī)存儲(chǔ)器體系結(jié)構(gòu)2.2微型計(jì)算機(jī)內(nèi)存儲(chǔ)器結(jié)構(gòu)和分類2.2.1內(nèi)存分類隨機(jī)存取存儲(chǔ)器（RandomAccessMemory，簡(jiǎn)稱RAM）隨時(shí)可讀可寫，掉電信息丟失只讀存儲(chǔ)器（ReadOnlyMemory，簡(jiǎn)稱ROM）

隨時(shí)可讀但不可寫，信息永久保存2.2.2內(nèi)存的主要性能指標(biāo)1.容量存儲(chǔ)器芯片的容量是以存儲(chǔ)1位（bit）二進(jìn)制數(shù)為單位的，因此存儲(chǔ)器的容量即指每個(gè)存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制數(shù)的位數(shù)。存儲(chǔ)器容量=存儲(chǔ)單元數(shù)x位數(shù)例1Kx8

雖然微型計(jì)算機(jī)的字長(zhǎng)已經(jīng)達(dá)到16位、32位甚至64位，但其內(nèi)存仍以1個(gè)字節(jié)作為基本存儲(chǔ)單元，可根據(jù)計(jì)算機(jī)數(shù)據(jù)線寬度實(shí)現(xiàn)同時(shí)對(duì)2、4、8個(gè)存儲(chǔ)單元的訪問。2.存取速度

存儲(chǔ)器芯片的存取速度是用存取時(shí)間來衡量的。它是指從CPU給出有效的存儲(chǔ)器地址信息到完成有效數(shù)據(jù)存取所需要的時(shí)間。存取時(shí)間越短，則速度越快。超高速存儲(chǔ)器的存取時(shí)間已小于20ns，中速存儲(chǔ)器在100~200ns之間，低速存儲(chǔ)器的存取時(shí)間在300ns以上。2.2.3隨機(jī)存儲(chǔ)器(RAM)

RAM又稱數(shù)據(jù)存儲(chǔ)器，能夠利用程序?qū)崿F(xiàn)數(shù)據(jù)和信息的隨時(shí)寫入和讀出。1.靜態(tài)RAM（SRAM）SRAM內(nèi)部采用雙穩(wěn)態(tài)電路存儲(chǔ)二進(jìn)制數(shù)信息0和1。（1）SRAM存儲(chǔ)器基本二進(jìn)制位存儲(chǔ)電路（2）

SRAM的數(shù)據(jù)位存儲(chǔ)陣列16×16SRAM位存儲(chǔ)陣列256BSRAM結(jié)構(gòu)圖

存儲(chǔ)器的容量＝2Ｎ,其中Ｎ為所需片內(nèi)地址線的根數(shù)。

1KB，片內(nèi)地址線10根（A9～A0）

2KB，片內(nèi)地址線11根（A10～A0）

4KB，片內(nèi)地址線12根（A11～A0）

8KB，片內(nèi)地址線13根（A12～A0）256BSRAM存儲(chǔ)陣列包含8根地址引腳線（A7～A0），計(jì)算機(jī)科學(xué)中將其稱之為片內(nèi)地址線。片內(nèi)地址線傳遞的256個(gè)地址信息分別對(duì)應(yīng)于256BSRAM的256個(gè)存儲(chǔ)單元，計(jì)算機(jī)科學(xué)中稱之為存儲(chǔ)器片內(nèi)地址（3）片內(nèi)地址線和片內(nèi)地址

SRAM采用雙穩(wěn)態(tài)電路，使用晶體管較多，所以集成度低，大容量的SRAM不多見，常用容量一般不超過1MB

典型的SRAM芯片有6116（2KB）/6264（8KB）/62128（16KB）/62256（32KB）6116芯片的容量為2K×8位，有2048個(gè)存儲(chǔ)單元，片內(nèi)地址線11根A10～A0，7根用于行地址譯碼輸入，4根用于列地址譯碼輸入，從而形成了16×128個(gè)位存儲(chǔ)陣列，6116芯片以字節(jié)為單位即總共有8×16×128＝16384個(gè)存儲(chǔ)位。2.動(dòng)態(tài)RAM（DRAM)

電容C有電荷時(shí)，為邏輯“1”，沒有電荷時(shí)，為邏輯“0”。電容都存在漏電，電容的放電過程導(dǎo)致電荷流失，信息也就丟失，解決的辦法是刷新，即每隔一定時(shí)間（一般為2ms）就要刷新一次，使原來處于邏輯電平“1”的電容的電荷又得到補(bǔ)充，而原來處于電平“0”的電容仍保持“0”。2.2.4只讀存儲(chǔ)器（ROM)ROM是一種非易失性的半導(dǎo)體存儲(chǔ)器，其中的信息在使用時(shí)是不能被改變的，掉電后信息也不丟失，用來存放程序代碼和數(shù)據(jù)表格。在一般工作狀態(tài)和條件下，ROM中的信息只能讀出，不能寫入。2716（2KB)\2732（4KB)\2764（8KB)\7128(16KB)等,與相同容量的SRAM引腳兼容。1.光可擦除可編程ROM（EPROM）2.電可擦除PROM（E2PROM）（1）并行E2PROM（2）并行E2PROM2.2.5新一代可編程只讀存儲(chǔ)器-閃速存儲(chǔ)器閃速存儲(chǔ)器（FlashMemory）是一類非易失性存儲(chǔ)器NVM，即使在電源關(guān)閉后仍能保持片內(nèi)信息；

典型的閃存芯片有29C256（32KB）\29C512（64KB）\29C101（128KB）\29C020（256KB）\29C040（512KB8）\29C080（1024KB）等。

2.3內(nèi)存擴(kuò)展技術(shù)位擴(kuò)展字?jǐn)U展字位全擴(kuò)展2.3.1內(nèi)存擴(kuò)展方式1.字?jǐn)U展

所謂字?jǐn)U展就是存儲(chǔ)單元數(shù)的擴(kuò)展，數(shù)據(jù)寬度仍以字節(jié)為單位，只是對(duì)存儲(chǔ)器系統(tǒng)的尋址空間進(jìn)行擴(kuò)展。

字?jǐn)U展的連接方法①存儲(chǔ)器芯片的地址線、數(shù)據(jù)線、讀、控制信號(hào)線均并聯(lián)。②片選信號(hào)線是各自獨(dú)立被選中的。存儲(chǔ)器的字?jǐn)U展圖

2.位擴(kuò)展位擴(kuò)展的連接方法①存儲(chǔ)芯片的地址線，

片選信號(hào)線及控制信

號(hào)線均并聯(lián)。②數(shù)據(jù)線按數(shù)據(jù)位的高

低順序分別連到數(shù)據(jù)總

線上。

位擴(kuò)展方式是一種存儲(chǔ)單元個(gè)數(shù)不變，而單個(gè)存儲(chǔ)單元數(shù)據(jù)位數(shù)增加的擴(kuò)展方式。存儲(chǔ)器的位擴(kuò)展圖

3.字位全擴(kuò)展

字位全擴(kuò)展方式是由字?jǐn)U展方式和位擴(kuò)展方式組合起來的存儲(chǔ)器擴(kuò)展方式，既擴(kuò)展存儲(chǔ)單元數(shù)，又?jǐn)U展單個(gè)存儲(chǔ)單元的數(shù)據(jù)位數(shù)。存儲(chǔ)器的字位全擴(kuò)展圖

2.3.2內(nèi)部存儲(chǔ)器擴(kuò)展技術(shù)1.存儲(chǔ)器與系統(tǒng)總線連接

在微型計(jì)算機(jī)系統(tǒng)中，CPU對(duì)存儲(chǔ)器進(jìn)行讀寫操作，首先要由地址總線給出地址信號(hào)，然后發(fā)出讀寫控制信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)的讀寫。（1）CPU總線的帶負(fù)載能力CPU在設(shè)計(jì)時(shí)，一般輸出線的帶負(fù)載能力為1個(gè)TTL電路或20個(gè)MOS器件。存儲(chǔ)器基本上均為MOS管，直流負(fù)載很小，主要是電容負(fù)載，故在簡(jiǎn)單系統(tǒng)中，CPU可直接與存儲(chǔ)器相連，而在較大系統(tǒng)中，可加驅(qū)動(dòng)器再與存儲(chǔ)器相連。（2）

CPU時(shí)序與存儲(chǔ)器存取速度之間的配合

CPU的取指周期和對(duì)存儲(chǔ)器讀寫都有固定的時(shí)序，由此決定了對(duì)存儲(chǔ)器存取速度的要求。具體地說，CPU對(duì)存儲(chǔ)器進(jìn)行讀操作時(shí)，CPU發(fā)出地址和讀命令后，存儲(chǔ)器必須在限定時(shí)間內(nèi)給出有效數(shù)據(jù)。而當(dāng)CPU對(duì)存儲(chǔ)器進(jìn)行寫操作時(shí)，存儲(chǔ)器必須在寫脈沖有效時(shí)間內(nèi)將數(shù)據(jù)寫入指定存儲(chǔ)單元，否則就無法保證迅速準(zhǔn)確地傳送數(shù)據(jù)。

（3）地址線的連接

存儲(chǔ)器片內(nèi)地址線只連接系統(tǒng)部分地址線，負(fù)責(zé)接收片內(nèi)地址信息，未被存儲(chǔ)器芯片連接的剩余地址線稱為片外地址線，計(jì)算機(jī)科學(xué)中將片外地址線傳遞的地址信息稱為存儲(chǔ)單元的片外地址。片外地址具有恒定不變特征，常用作地址譯碼電路輸入線產(chǎn)生片選信號(hào)選定存儲(chǔ)芯片。2.存儲(chǔ)器地址分配和片選問題（4）讀\寫控制信號(hào)的連接（5）數(shù)據(jù)線的連接

凡是掛接在系統(tǒng)總線上的存儲(chǔ)器芯片，都必須為各存儲(chǔ)器芯片分配相應(yīng)的地址空間（也稱地址范圍）以實(shí)現(xiàn)CPU對(duì)各存儲(chǔ)器芯片相應(yīng)存儲(chǔ)單元的讀寫操作。一個(gè)完整的存儲(chǔ)單元地址分為片外地址和片內(nèi)地址兩部分，片內(nèi)地址提供存儲(chǔ)單元的存儲(chǔ)陣列的行列信息，片外地址提供存儲(chǔ)單元所在存儲(chǔ)芯片的片選信息。（1）存儲(chǔ)器地址分配（2）存儲(chǔ)芯片的片選信號(hào)1）線選法注意：若有多條片外地址線同時(shí)作為片選線使用時(shí)，在CPU訪問存儲(chǔ)器某芯片時(shí)只能有1條片選線處于有效狀態(tài)，一般不允許出現(xiàn)多條片選線同時(shí)有效的現(xiàn)象。若有空閑的片外地址線，則狀態(tài)可“0”可“1”，在地址分配時(shí)會(huì)出現(xiàn)一個(gè)存儲(chǔ)單元有多個(gè)地址與之對(duì)應(yīng)的現(xiàn)象，計(jì)算機(jī)科學(xué)中稱之為地址重疊現(xiàn)象。利用片外地址線或其他直接與存儲(chǔ)器芯片片選引腳線連接，方法簡(jiǎn)單，不需附加譯碼電路，適用于存儲(chǔ)芯片較少，而且片外地址線充足的系統(tǒng)。2）譯碼器法

譯碼器法是采用譯碼器芯片產(chǎn)生片選信號(hào)的方法，譯碼器的輸入和使能信號(hào)由片外地址線提供，譯碼器輸出提供選定存儲(chǔ)芯片的片選信號(hào)。若片外地址線全部作為譯碼器的輸入或使能用，稱之為全譯碼法，反之則稱其為部分譯碼法。在全譯碼方式下，不存在地址重疊現(xiàn)象，而在部分譯碼方式下，會(huì)出現(xiàn)地址重疊現(xiàn)象。3）

地址譯碼器74LS138

地址譯碼器的功能是根據(jù)輸入的片外地址碼譯碼輸出選通一個(gè)存儲(chǔ)芯片或I/O設(shè)備，再結(jié)合片內(nèi)地址碼共同指向某一單元。任何時(shí)刻譯碼器的輸出是唯一的，即只能有一個(gè)設(shè)備被選中。3.存儲(chǔ)器擴(kuò)展舉例（1）構(gòu)造微機(jī)總線系統(tǒng)（AB/DB/CB）;（2）存儲(chǔ)器芯片地址分析；（3）連接存儲(chǔ)器芯片，設(shè)計(jì)地址譯碼電路。8DB16AB2CB總線系統(tǒng)

例.線選法。

A14A15懸空，可選任意狀態(tài)（一般取0），因此產(chǎn)生地址重疊現(xiàn)象。00001FFF40005FFF

0000H

1FFFH

..

4000H

5FFFH

..80009FFF

8000H

9FFFH

..A000BF