《DSP器件及應(yīng)用》課件第6章

第6章DSP應(yīng)用系統(tǒng)硬件設(shè)計

6.1TMS320LF2407A最小應(yīng)用系統(tǒng)設(shè)計舉例6.2F206EVM實驗系統(tǒng)板設(shè)計舉例6.3基于TMS320LF2407的雷達天線控制系統(tǒng)設(shè)計舉例6.4一般DSP應(yīng)用系統(tǒng)硬件設(shè)計考慮6.5小結(jié)

6.1TMS320LF2407A最小應(yīng)用系統(tǒng)設(shè)計舉例

TMS320LF2407A的最小應(yīng)用系統(tǒng)就是典型的單片系統(tǒng)。和常規(guī)單片機不同，即使DSP器件單片使用，其外圍電路也相對比較復(fù)雜。其高速、低壓、低功耗的特性要求復(fù)位、時鐘?PLL?的環(huán)路濾波、供電電源等外圍電路具有較高的質(zhì)量。為了克服Flash燒寫次數(shù)有限的問題，還要考慮程序的加載方式，以及由此帶來的電路結(jié)構(gòu)改變問題。6.1.1TMS320LF2407A的特點及片內(nèi)資源

前面的章節(jié)已經(jīng)介紹了DSP控制器的基本結(jié)構(gòu)，這里就TMS320LF2407A的一些特點做一點補充或重復(fù)。TMS320LF2407A的常用資源見表6.1，其接口的引腳功能分布見圖6.1。脈沖調(diào)寬模塊能夠?qū)崿F(xiàn)三相高低端正反相輸出，PWM波形可設(shè)為對稱或非對稱。為保護電機驅(qū)動電路，可通過設(shè)置引腳PDPINTx為低電平來快速關(guān)斷PWM通道。編程PWM死區(qū)控制可以防止上下橋臂同時導(dǎo)通。因此，脈沖調(diào)寬模塊適用于控制交流感應(yīng)電機、無刷直流電機、開關(guān)磁阻電機、步進電機、多極電機和電源逆變器等。

A/D轉(zhuǎn)換器使用靈活，可選擇由兩個事件管理器來觸發(fā)兩個8通道輸入A/D轉(zhuǎn)換器或一個16通道輸入A/D轉(zhuǎn)換器。圖6.1TMS320LF2407A的接口特性6.1.2電源和復(fù)位電路設(shè)計

任何有源系統(tǒng)，必須配備電源才能工作。對于一個擁有CPU或狀態(tài)機的系統(tǒng)，必須具有復(fù)位電路。

1．電源電路設(shè)計

低紋波、高穩(wěn)定的電源電壓，對DSP系統(tǒng)的高性能運行有重要意義。由于最小系統(tǒng)的耗電不高，因此可以設(shè)計一個如圖6.2所示的簡單穩(wěn)壓電路。穩(wěn)壓IC采用低壓差線性穩(wěn)壓器(LDO)，以減少其自身功耗，ME62R332P可勝任此工作。

ME62R332P輸出3.3V電壓，具有低功耗(靜態(tài)3.3μA)、高精度(±2%)、低壓差(0.12V@100?mA)、高電源抑制比(0.2%/V)的特點。使用SOT-89封裝時，1腳為接地(Vss)，2腳為輸入(Vin)，3腳為輸出(Vout)。

圖6.2(a)為穩(wěn)壓電路。其中，串接的二極管有兩個作用：一是極性保護，避免電源接反帶來的損壞；二是降壓作用，二極管的0.7V壓降減少了穩(wěn)壓IC的壓差，降低其功耗，避免過熱。

2．電源濾波和接地問題

圖6.2(b)為電源濾波電容，這些濾波電容要分布在DSP的各個(或各組)電源輸入腳上，作為濾波、旁路和退耦。DSP電源引腳相對集中時可作為一組處理，但其模擬電源端(VCCA)必須就近單獨并上一個以上的高性能電容到模擬地端(VSSA)。由于TMS320LF2407A具有片內(nèi)ADC部件，因此它已不能看做一般的純數(shù)字DSP器件，而是一個混合電路芯片。在混合電路芯片中，為了保證模擬電路的性能，整個芯片的接地應(yīng)全部匯到模擬地處，和其它模擬電路形成模擬地，然后再通過一點接地法和數(shù)字地接到一起，這樣才能盡可能地降低數(shù)字電路開關(guān)噪聲對模擬電路的影響。TMS320LF2407A的模擬地和數(shù)字地應(yīng)以大面積的方式連接成一個“模擬地平面”，否則會降低ADC的性能。不用ADC時，無須這種考慮。高性能電容一般是指高頻特性好(分布電感小)且內(nèi)阻小的電容，如容量較大時選用鉭電容，容量不大時選用陶瓷電容。有時用這兩種電容并聯(lián)來獲得大容量、低內(nèi)阻和好的高頻特性。電容最好是貼片封裝，以減少引腳分布電感。圖6.2系統(tǒng)電源和復(fù)位電路

3．復(fù)位電路設(shè)計

復(fù)位是為了保證DSP器件處于一種已知的、對內(nèi)部各部件和外部引腳安全的、利于進入運行模式的初始狀態(tài)。復(fù)位信號由系統(tǒng)提供。復(fù)位撤銷時，DSP進入正常工作狀態(tài)。

圖6.2(c)為系統(tǒng)復(fù)位電路。上電時，電容C82電壓為零，這個零電壓——復(fù)位信號通過R19送給DSP，產(chǎn)生復(fù)位機制。此后，3.3V電源通過電阻R85對電容C82充電，電平上升。當(dāng)電平達到DSP的“高電平1”時，復(fù)位過程結(jié)束，DSP轉(zhuǎn)入正常工作狀態(tài)。電阻R85和電容C82的時間常數(shù)決定復(fù)位時間。復(fù)位按鈕S7設(shè)置了手動復(fù)位的功能。其中，電阻R86是為了防止復(fù)位按鈕S7接通瞬間電容放電電流過大造成不必要的損傷，起到限流的作用。為了提高復(fù)位可靠性，在復(fù)位電路中增加了二極管V30，使斷電時電容電荷迅速泄放。

外部復(fù)位信號MCU_RS通過二極管D9起作用，?這是為了外部主系統(tǒng)(如果有的話)對本DSP模塊實施控制而設(shè)置的。D9和R19起到隔離和組合內(nèi)外復(fù)位的作用。6.1.3系統(tǒng)RAM擴展電路設(shè)計

最小系統(tǒng)是不需要擴展外部RAM的。但是，這樣做的后果是對DSP系統(tǒng)的調(diào)試極為不利。因為TMS320LF2407A的中斷向量位于固定的程序空間0000h～0044h，單片使用時此段空間為片內(nèi)Flash。Flash燒寫次數(shù)有限(一般不大于1000次)，而程序在調(diào)試過程中要經(jīng)常性地修改，那么中斷服務(wù)程序的具體定位就會發(fā)生移動，從而導(dǎo)致中斷向量處跳轉(zhuǎn)指令的目標地址發(fā)生改變，結(jié)果必須重新燒寫程序代碼。這種情況嚴重時會產(chǎn)生這樣的后果，即程序尚未調(diào)試好，但Flash已經(jīng)失效。解決這一矛盾有兩種方案。第一種方案是中斷服務(wù)程序定位固定，中斷向量只燒寫一次，固化到Flash中，以后調(diào)試時通過加載的方式將程序代碼放到片內(nèi)RAM中。這時的固定中斷服務(wù)程序位置實際上只存放一條跳轉(zhuǎn)指令，以二次跳轉(zhuǎn)的方式實現(xiàn)靈活的中斷服務(wù)程序定位，這將在軟件設(shè)計中詳述。

第二種方案是在樣機設(shè)計中擴展外部RAM，實際應(yīng)用中則采用單片結(jié)構(gòu)。擴展外部RAM有利于調(diào)試中程序的加載。此時，使用外部RAM作為程序存儲器，不必對Flash進行燒寫操作。待調(diào)試完畢，再將程序代碼固化到Flash中，此時可撤銷外部擴展RAM。一種擴展TMS320LF2407A外部RAM的方案如圖6.3所示。存儲器采用ISSI公司較為廉價的3.3V版本61C6416芯片，將其高字節(jié)選通UB和低字節(jié)選通LB接地，成為16位模式，再將DSP的外部地址總線A15～A00、數(shù)據(jù)總線D15～D00、讀寫控制信號引腳和存儲器相應(yīng)引腳相連即可。61C6416的電源和地之間必須并接一個高性能濾波電容。圖6.3TMS320LF2407A的RAM擴展為了避免由譯碼器選通存儲器帶來的延遲，電路接成圖6.3中跳線配置存儲空間的方式，詳見表6.2。當(dāng)軟件調(diào)試完畢后，作為實際系統(tǒng)運行時，可選擇“64KW數(shù)存”模式；當(dāng)軟件調(diào)試正在進行之中，而片內(nèi)存儲容量足夠使用時，可選擇“64KW程存”模式；當(dāng)軟件調(diào)試正在

進行之中，而片內(nèi)存儲容量又不夠使用時，可選擇“共用64KW的數(shù)據(jù)、程序和I/O空間”模式。

擴展存儲器時，要估計它的最大存取時間tAmax_MEM，以便設(shè)置最小等待周期Nwaitmin，使DSP能正常進行存儲器的讀寫操作。設(shè)TMS320LF2407A的指令周期為T(25ns@40?MHz),對外部存儲器的最大存取延時為tAmax_DSP(一般10ns@40?MHz)，則(6.1)式中，fix()為截斷取整運算，%為取余運算。

等待狀態(tài)一般使用片內(nèi)的等待狀態(tài)發(fā)生器來實現(xiàn)。式(6.1)對數(shù)據(jù)存儲器、程序存儲器以及I/O空間均適用。要注意的是，指令周期T在代碼放置于片內(nèi)、片外不同的程序空間位置，操作數(shù)放置于片內(nèi)、片外不同的數(shù)據(jù)空間位置，以及I/O操作是否存在等情況下，有很大的不同。詳細情況可查閱指令周期表。

擴展存儲空間配置中，一般可選擇“共用64KW的數(shù)據(jù)、程序和I/O空間”模式。這種模式下，64KW的擴展存儲空間可用于數(shù)據(jù)和/或程序和/或I/O空間，即三者共享。實際應(yīng)用中，不進行片外I/O操作；考慮到中斷向量的起點定位，把擴展存儲器的前部分(如前半部分0000h～7fffh)分配給程序空間，而后部分(如后半部分8000h～0ffffh)則分配給數(shù)據(jù)空間。當(dāng)同時使用片外程序、數(shù)據(jù)空間時，由于共用一套外部總線，失去了多總線并行操作能力，程序運行速度會降低很多。而一旦程序固化到片內(nèi)?Flash，操作數(shù)(數(shù)據(jù)空間)即獨占外部總線，DSP?恢復(fù)了多總線并行操作能力，以真正流水線的形式執(zhí)行，達到單周期指令的速度(無等待時)。這一點在調(diào)試程序時必須充分考慮到，否則由于程序執(zhí)行時序的失配，會導(dǎo)致程序固化到Flash后系統(tǒng)無法正常工作。6.1.4必要的外圍電路

要保證最小系統(tǒng)能正常工作，必須配備必要的外圍電路。圖6.4給出了TMS320LF2407A的外圍電路設(shè)計舉例。圖6.4必需的外圍電路設(shè)計

1．JTAG仿真接口

JTAG仿真接口是一個標準的14針接口，對于所有的插卡式或外置式仿真器，包括XDS510、XDS510PP、XDS510USB和XDS560等，均采用如圖6.4左上角給出的統(tǒng)一格式。其中，EMU0和EMU1要上拉到DSP的電源(如有多組電源，則用I/O電源)上，上拉電阻一般取5kΩ，最大不要超過10kΩ，最小不要低于2kΩ。而信號則應(yīng)下拉到地，下拉電阻取2.2kΩ較合適。

第5腳是電源引腳，應(yīng)直接連接到DSP芯片的電源上，不管電源電壓是多少。第6腳是機械鍵位，該腳無插針，而仿真器上該腳位置也無插孔。因此，當(dāng)仿真頭插入方向不正確時不能插入，防止錯誤造成損壞。

2．微處理器/微控制器模式切換

DSP可以工作于微處理器模式或微控制器(微處理機)模式。為了便于調(diào)試，常設(shè)為微處理器模式；調(diào)試好以后，為了脫機運行，要設(shè)為微控制器模式，以便固化程序于Flash。工作模式的切換可用一個跳線來完成，如圖6.4右上角所示，JP8的1、2腳相連為高電平，選擇微處理器模式，JP8的2、3腳相連為低電平，選擇微控制器模式。

3．正常工作的條件

對于完全單片工作，數(shù)據(jù)和程序存儲資源均位于片內(nèi)，很多片外控制引腳可以不加關(guān)注。而使用擴展片外存儲資源時，有三個信號必須加以關(guān)注：ENA_114，拉高以允許片外存儲操作，懸空和拉低將不能產(chǎn)生片外存儲操作；READY，拉高以消除硬件等待狀態(tài)的產(chǎn)生，拉低將產(chǎn)生最大等待狀態(tài)，懸空將導(dǎo)致不穩(wěn)定的等待狀態(tài)；，這是DSP中唯一的一個硬件判斷條件(硬件狀態(tài)位)，低電平有效(條件成立)，在條件跳轉(zhuǎn)、條件調(diào)用和條件返回語句中檢測，如果不用硬件判斷條件，則應(yīng)拉高，以避免程序控制的錯誤。

4．時鐘振蕩器

為降低成本，通常使用片內(nèi)振蕩器，與無源晶體、起振電容一起連接成三點式振蕩器來產(chǎn)生穩(wěn)定時鐘。連接起振電容是為了保證正常的起振，對振蕩頻率的影響極小。為保證工作穩(wěn)定，一般選用較低頻率晶體。為簡化Flash燒寫，建議使用默認的10MHz晶體。

TMS320LF2407可工作在40MHz的頻率上，因此要用片內(nèi)鎖相環(huán)(PLL)電路升頻，從而要設(shè)計一個環(huán)路濾波器。圖6.4左下角給出了一個二階環(huán)路濾波電路實例。由于是單頻工作模式，因此可放棄大捕捉范圍的特性，將環(huán)路濾波器的帶寬設(shè)計得較窄，以獲得較好的相位噪聲指標。

5．Flash燒寫的電源供給

VCCP為TMS320LF2407的Flash燒寫電源輸入腳。Flash燒寫要用到?+5V電源，而不是工作電壓3.3V。而DSP正常工作時，VCCP應(yīng)接成低電平。因此可以設(shè)計一個如圖6.4右下角所示的跳線。處在微控制器模式時，JP9的1、2腳連通，+5V電源直接加到VCCP上(因為是電源而不是高電平，不能通過電阻加上)，可以運行程序固化Flash；完成固化后斷電，將JP9的2、3腳連通，此后DSP處于正常工作狀態(tài)。6.1.5系統(tǒng)整體電路圖

系統(tǒng)整體電路見于附加光盤中，實際上就是把前面提到的各部分連接起來，并把TMS320LF2407的全部引腳資源引出，包括外部總線、通用I/O、功能引腳和狀態(tài)控制信號。這樣做有兩個目的，一是可以作為最小系統(tǒng)使用，二是可以作為處理模塊使用，因為已提供了通暢的信號和數(shù)據(jù)接口。

6.2F206EVM實驗系統(tǒng)板設(shè)計舉例

TI公司或第三方提供的TMS320F206評估板——EVM模板，既可作為DSP器件TMS320F206的性能評估模塊，又可作為一般的應(yīng)用板來使用，非常適合作為DSP初學(xué)者的入門工具。但是，其價格往往過高，不宜大量裝備到實驗室中使用。為了配合DSP的實踐課程，在考慮成本因素的前提下，一種標準EVM模板的替代品——F206EVM實驗系統(tǒng)板被開發(fā)研制出來。6.2.1F206EVM實驗系統(tǒng)板設(shè)計考慮

作為TMS320‘C2xx系列DSP的基本實驗平臺，實驗系統(tǒng)板應(yīng)具有簡單易用的特點；而作為初學(xué)者使用，實驗系統(tǒng)板又應(yīng)具有穩(wěn)定可靠、不易損壞的特點。從對DSP的了解和掌握的角度考慮，實驗系統(tǒng)板更應(yīng)具有使用和評估DSP器件所有資源的功能，以及能實現(xiàn)常用DSP處理算法和構(gòu)成常規(guī)DSP應(yīng)用小系統(tǒng)的能力。

因此，通?？紤]以使用相對簡單又有一定片內(nèi)資源的DSP芯片TMS320F206作為實驗系統(tǒng)板的核心器件。該芯片具有32KW的Flash、4KW的SRAM和544W的DARAM等片內(nèi)存儲資源，對大多數(shù)應(yīng)用來說，片內(nèi)存儲資源已經(jīng)足夠使用，不必考慮擴展。基于和6.1節(jié)同樣的考慮，外擴一個高速存儲器SRAM，配置成程序32KW和數(shù)據(jù)32KW的結(jié)構(gòu)，則便于程序加載和調(diào)試，又增加了數(shù)據(jù)存儲容量，對開展實驗更加方便。

語音處理是DSP的經(jīng)典應(yīng)用，為實現(xiàn)語音處理算法，需要設(shè)置一個語音接口電路。標準的AIC(模擬接口電路)可實現(xiàn)這一功能。

高速采集、欠采樣等在SDR(軟件定義無線電)、雷達等領(lǐng)域中是信號處理不可替代的重要環(huán)節(jié)，數(shù)字調(diào)制解調(diào)、任意波形發(fā)生等是極為基礎(chǔ)的數(shù)字系統(tǒng)功能要素。因此，一個高速模擬接口電路成為必要。為了實現(xiàn)和計算機等設(shè)備的通信，或?qū)SP設(shè)計成一個調(diào)制解調(diào)器，需要異步協(xié)議的RS232標準串行口。

綜合以上因素，可設(shè)計一個F206EVM實驗系統(tǒng)板的實施方案，如圖6.5所示。下面就各部分單元電路的設(shè)計進行描述。圖6.5F206EVM實驗系統(tǒng)板原理方框圖6.2.2DSP核心電路設(shè)計

1．時鐘電路

為了簡化電路，系統(tǒng)時鐘由40MHz有源晶振提供，通過TMS320F206的X2/CLKIN(Pin12)管腳輸入，而X1引腳懸空不用。為減少信號反射的可能性，輸入電路中串入了一個33Ω的阻尼電阻。這樣，將TMS320F206的DIV1和DIV2接地，片內(nèi)PLL被旁路掉，時鐘發(fā)生器接成二分頻模式，將輸入到CLKIN的40MHz信號分頻為20MHz。此時，DSP內(nèi)部主時鐘CLKOUT1為20MHz，單周期指令執(zhí)行時間為50ns。通過一個用D觸發(fā)器(U106B)接成的T觸發(fā)器對主時鐘CLKOUT1輸出分頻，把20MHz的CLKOUT1時鐘二分頻為10MHz方波信號，被用作語音接口電路TLV320AIC10的系統(tǒng)時鐘MCLK。

2．復(fù)位和中斷

TMS320F206外中斷包括三個可屏蔽中斷請求、一個非屏蔽中斷請求和一個復(fù)位輸入引腳。圖6.6給出了F206EVM復(fù)位與外中斷連接電路。圖中上方為簡易RC復(fù)位電路，下方為中斷源的輸入連接。其中，J100為獨立的中斷信號輸入接口，要求輸入的是TTL電平的負脈沖觸發(fā)信號。這個信號經(jīng)兩個高速反相器整形后作為DSP的中斷源輸入，由跳線器J101可連接至NMI、Hold/INT1或INT2，以配合DSP程序的設(shè)計。圖6.6F206EVM復(fù)位與外中斷連接電路對于輸入信號既不是TTL電平也不是負脈沖的情況，則可用圖中圓圈內(nèi)的微分電路取代R100電阻，把信號的下降沿轉(zhuǎn)換成TTL電平的負窄脈沖。必要時，可調(diào)整RC時間常數(shù)，使負窄脈沖的寬度約為1μs即可。

INT3是從F206EVM實驗系統(tǒng)板的擴展總線接口中引入的，要求同上。

當(dāng)要測評DSP的中斷優(yōu)先級時，可以通過跳線將那些中斷源加到多個DSP的中斷請求輸入腳上。而不需要中斷時，則可將跳線斷開。上拉電阻正是為此而設(shè)計的，以保證中斷源處于高電平(非激活)狀態(tài)。軟件設(shè)計中，應(yīng)注意中斷允許控制位INTM、中斷屏蔽寄存器IMR、中斷控制寄存器ICR、中斷標志寄存器IFR的作用及位設(shè)置、位清除的方法和效果，并將INT1/HOLD共用引腳的功能分開。

3．通用I/O端口

TMS320F206有6個通用I/O引腳，即、XF和IO3～IO0。在電路設(shè)計中可將這些引腳作為系統(tǒng)狀態(tài)顯示輸出，或者作為程序的流程控制輸入。

是DSP硬件條件，是硬件分支指令的電平輸入控制引腳，它來自外部設(shè)備的輸入，可作為外部事件對指令執(zhí)行的直接影響。圖6.7(e)所示是引腳使用的電路設(shè)計。是從擴展總線接口中引入，作為外部控制，高電平有效。平常按鍵K100彈開，point處為低電平，經(jīng)反相器后，DSP_輸出高電平。此時實際上處于控制狀態(tài)。當(dāng)鍵按下時，DSP_為低電平，執(zhí)行硬件分支指令。三個電阻R113、R114、R115起到組合開關(guān)與控制的作用。圖6.7DSP通用I/O引腳在F206EVM中的應(yīng)用

XF引腳是DSP將內(nèi)部運行狀態(tài)通過XF狀態(tài)位輸出到外部引腳的高速通道，常作為DSP的對外標志，因此可以通過狀態(tài)寄存器ST1中的XF位進行操作。圖6.7(d)給出了引腳XF的電路連接，當(dāng)DSP_XF為高電平時發(fā)光二極管V101亮，反之，二極管滅。

IO3～IO0可作為異步口的聯(lián)絡(luò)信號，也可作為通用I/O引腳，通過異步串行口控制寄存器ASPCR和I/O狀態(tài)寄存器IOSR來設(shè)置和使用。圖6.7給出了一種實際使用方案。其中，圖(c)為輸出指示，圖(b)為狀態(tài)選擇輸入，圖(a)則作為高速模擬接口電路中?ADC?時鐘的控制。

4．資源擴展和譯碼

F206EVM擴展了32KW程序存儲器和32KW數(shù)據(jù)存儲器，并設(shè)置了一個二次擴展的對外接口。擴展存儲器直接掛到DSP的擴展總線上，二次擴展口則通過緩沖接出，以避免二次擴展時的一些異?；蚴д`影響到DSP系統(tǒng)的正常運行。這樣做會損失速度，但為了保證其可靠性，必須這樣處理。

32KW程序存儲器和32KW數(shù)據(jù)存儲器直接將低地址線A14～A00、數(shù)據(jù)線D15～D00和DSP相連；程序存儲器的選通信號CE由PS提供，數(shù)據(jù)存儲器的選通信號CE由DS提供；而它們的讀OE、寫WE控制則通過譯碼得到，如圖6.8所示。當(dāng)從片外空間訪問地址為0000h～7FFFh、且不是對全局存儲器和I/O單元操作時，譯碼器根據(jù)讀、寫信號輸出存儲器的讀、寫控制信號。圖6.8F206EVM中的譯碼電路二次擴展口的緩沖則是通過總線收發(fā)器74F245實現(xiàn)的。對于地址、控制和狀態(tài)等單向信號，將74F245接成單向緩沖模式，直接驅(qū)動即可。對于數(shù)據(jù)總線，則通過譯碼得到74F245的選通允許信號，而將用做方向控制信號DIR。

由于譯碼器輸出接成了“線與”模式，因此，二次擴展口能使用的資源是：①數(shù)據(jù)空間的全局存儲器，地址范圍為0000h～7FFFh；②I/O空間單元，地址范圍為0000h～7FFFh。

為了便于分析譯碼器的工作，將DSP有關(guān)的控制信號列于表6.3中。高速模擬接口電路也直接和DSP擴展總線相連，也需要譯碼控制電路。

圖6.8(b)的74F138完成此功能，ADC數(shù)據(jù)的讀控制由

提供，DAC的寫控制(即鎖存信號)由提供。讀/寫均可使用片外數(shù)據(jù)局部空間，地址范圍在8000h～0bfffh之間。

由于控制信號經(jīng)過了譯碼電路的延遲，因此片外存儲器、高速模擬接口需要設(shè)置1個等待狀態(tài)周期，二次擴展口需要設(shè)置1～2個等待狀態(tài)周期。6.2.3語音接口電路設(shè)計

語音接口電路以標準AIC芯片TLV320AIC10為核心，由話筒輸入、線路放大輸入和揚聲器功率放大輸出電路構(gòu)成，通過DSP控制來工作。除應(yīng)用于語音方面外，也可作為一般的低速模擬信號接口電路使用。

1．AIC芯片功能

AIC芯片實現(xiàn)模/數(shù)轉(zhuǎn)換和數(shù)/模轉(zhuǎn)換，因此也稱為語音編解碼(CODEC)芯片。它們的種類很多，僅TI公司便有TLC320AC01、TLV320AIC10、TLV320AIC23和TLC320AD50等多種型號。設(shè)計中，要根據(jù)使用的功能需求、指標質(zhì)量和接口方式等要素來選擇。鑒于實驗應(yīng)用，F(xiàn)206EVM實驗板選擇了一款片上資源較豐富、DSP可通過串行同步緩沖口進行控制和測試的TLV320AIC10器件。

TLV320AIC10器件的內(nèi)部結(jié)構(gòu)如圖6.9所示，外特性見表6.4。TLV320AIC10實現(xiàn)語音編解碼，芯片采用16位、-方式的A/D、D/A轉(zhuǎn)換器，最高采樣頻率為22kHz，數(shù)字、模擬電源電壓3.3～5V，適合于VOIP、有線調(diào)制解調(diào)器以及低碼率、高質(zhì)量的語音壓縮、語音增強和語音識別與合成等應(yīng)用。圖6.9TLV320AIC10內(nèi)部功能結(jié)構(gòu)圖

TLV320AIC10的數(shù)據(jù)通信分為主通信和次通信兩個階段。主通信指ADC數(shù)據(jù)從DOUT傳出和DAC數(shù)據(jù)從DIN送入的時段，這兩種操作是同時并行發(fā)生的。主通信可以單獨完成，也可以續(xù)接一個次通信。次通信是指從DIN接收或從DOUT送出的控制或配置數(shù)據(jù)的過程。次通信只有在被請求時才會發(fā)生，有軟件請求和硬件請求兩種形式。次通信總在主通信之后。

圖6.10給出了TLV320AIC10主通信時序圖，“15+1位”模式時，DIN的D0=0為無次通信請求，因此主通信后不跟次通信，而DOUT的M/S=1/0表示數(shù)據(jù)來自主設(shè)備/從設(shè)備。啟動或復(fù)位時，缺省值為“15+1位”傳輸模式。圖6.10TLV320AIC10主通信時序圖(不跟次通信)圖6.11給出了TLV320AIC10主、次通信時序圖?！?5+1位”模式時，DIN的D0=1為次通信請求，因此主通信后跟次通信。在次通信中，DOUT的M/S仍然表示主/從設(shè)備。當(dāng)“讀”(read)位置位時，DOUT的低14位輸出寄存器的值，否則全0。

如果器件級聯(lián)數(shù)小于5(不包括5)，則主次通信幀同步間的串行時鐘SCLK的個數(shù)是128；如果器件級聯(lián)數(shù)大于4(不包括4)，則SCLK的個數(shù)是256。同樣的情況對于采樣周期間的串行時鐘SCLK的個數(shù)則分別是256和512。圖6.11TLV320AIC10主、次通信通信時序圖

2．語音接口電路設(shè)計

以TLV320AIC10為核心的DSP語音接口電路包括數(shù)字接口和模擬接口兩部分。

1)數(shù)字接口電路設(shè)計

圖6.12給出了TLV320AIC10硬件電路連接。其中，AIC和DSP相連的主要信號有數(shù)據(jù)輸入DIN、數(shù)據(jù)輸出DOUT、幀同步信號FS、串行時鐘信號SCLK等。AIC工作模式可以是主模式，也可以是從模式，其區(qū)別在于FS和SCLK的產(chǎn)生源(源為主模式)。

AIC的主時鐘MCLK由DSP的CLKOUT1分頻得到的10MHz方波信號提供。片內(nèi)時鐘電路以MCLK為時鐘源，產(chǎn)生、分配諸如采樣速率和內(nèi)部濾波器所需定時等。電路中連接為高電平，AIC以主模式工作，提供FS和SCLK。

AIC的串口模式有4種，由模式控制位M0和M1確定。電路中設(shè)計了4個上拉和下拉電阻作為模式設(shè)置，使用中，M0和M1引腳各自只能與一個上/下拉電阻連接，詳見表6.5，串口模式選擇與設(shè)置電阻的連接。圖6.12TLV320AIC10硬件電路連接電路中的為復(fù)位信號，用DSP的復(fù)位信號即可。而FSD則視其是否被使用，若不用，則通過J400上拉。次通信采用軟件請求，其硬件請求信號FC不用，接低電平。指示主通信/次通信的Flag信號經(jīng)單門電路74AHC1G04驅(qū)動D400發(fā)光二極管，作為監(jiān)視。直接配置串行輸入口DCSI不用，接高電平。不使用降耗模式，接高電平。其余所有串行接口信號與DSP的SPI接口相連。

2)模擬接口電路設(shè)計

模擬接口電路不像數(shù)字接口電路那樣涉及配置和編程，因此要簡單得多，如圖6.13所示。圖6.13音頻輸入/輸出接口電路信號輸入設(shè)計話筒輸入和線路輸入兩路。話筒輸入作為副輸入，使用片內(nèi)放大器。由于采用的話筒是駐極體話筒，因此需要提供偏置電壓。電路中使用中點電壓VMID通過R400提供偏壓。有些駐極體話筒只提供兩個端接點，這時可按圖6.13(a)的彎曲線接成雙端連接方式(其它情況，該線不應(yīng)相連)。使用中還應(yīng)注意駐極體話筒是有極性的，和殼體連接者為地。為了克服共模噪聲、干擾的嚴重影響，和AIC的接口接成差分模式。

這種連接由于片內(nèi)放大器的放大倍數(shù)有限，因此靈敏度較低，對準話筒說話才有較好的效果。因此如果必要，可增加話筒放大器。另外一種取得強信號的辦法是采用線路輸入方式。線路輸入需饋入有一定幅度的音頻電壓信號，利用圖6.13(b)的電路將單端信號轉(zhuǎn)化為差分模式輸入(到主輸入接口)。由于使用單電源工作，因此高精度、低噪聲、低功耗運放TLV2442同相端需加一個半電源電壓的共模偏置，通過電阻R404、R405分壓提供。同相端對交流為接地，因此通過1μF電容C412、C413旁路。因為AIC為高阻輸入，所以兩個運放可分別通過兩個470Ω的電阻輸出，一方面作為阻尼用，另一方面對失誤造成的短路有限流作用，保證運放不至于因過流而損壞。其它的模擬信號處理過程通過程序控制實現(xiàn)，具體過程是：首先進行抗混疊濾波，再由程控放大器放大，進入-式ADC變成數(shù)字信號，通過抽取濾波器提高信噪比和分辨率，最后到達串行接口模塊電路，向外發(fā)送。

圖6.13(c)為音頻輸出接口電路。數(shù)字信號以上面相反的過程通過AIC的片內(nèi)DAC還原成模擬音頻信號，經(jīng)由低通濾波和程控放大后以差模的方式輸出。該信號可驅(qū)動高阻耳機。F206EVM中，該輸出信號經(jīng)過耦合電容C415和C416輸入到音頻功率放大器TPA4861，進行功率放大，驅(qū)動8Ω喇叭。

TPA4861是具有差分輸入、差分輸出的BTL方式音頻功率放大器。+5V供電時，最大輸出為1W；工作電壓為?+3.3V或?+5V；待機模式時靜態(tài)電流為0.6μA；在無補償條件下可放大2～20倍；具有過熱、短路保護功能；與LM4861完全兼容。

L402是共模抑制扼流線圈，數(shù)字電路的開關(guān)共模信號會被強烈地抑制(兩路相互抵消)，而音頻差模信號則正常通過。有趣的是，TLV320AIC10具有模擬自環(huán)和數(shù)字自環(huán)電路。通過程序控制，數(shù)字自環(huán)電路接通時，模擬輸入信號可以通過AD通道的數(shù)字輸出端直接到達DA通道的數(shù)字輸入端，從模擬輸出端輸出；而模擬自環(huán)電路接通時，數(shù)字輸入信號可以通過?DA?通道的模擬輸出端直接到達?AD?通道的模擬輸入端，從數(shù)字輸出端輸出。因此，利用這種特性，可通過模擬端和數(shù)字端方便地對芯片內(nèi)部功能部件進行測試。6.2.4高速模擬接口電路設(shè)計

為了適合高速數(shù)字信號處理的需要，F(xiàn)206EVM設(shè)計了一個高速模擬接口電路。其中，高速模/數(shù)轉(zhuǎn)換器以AD876作為主芯片，該芯片具有10位分辨率、20MHz采樣頻率，采用流水線ADC結(jié)構(gòu)。而數(shù)/模轉(zhuǎn)換器則以THS5651作為主芯片，該芯片具有10位分辨率，最高采樣頻率為40MHz，可實現(xiàn)高速模擬輸出、任意信號發(fā)生器等功能。

1．高速模/數(shù)轉(zhuǎn)換器

單片機等一般控制類電路中使用的ADC大多都采用單一參考電壓，即采用單極性輸入信號。在DSP系統(tǒng)中，由于處理速度的提高，能對高速信號進行實時處理，因此ADC的速度(在電路設(shè)計中往往不對速度和速率概念嚴加區(qū)分)通常較高。高速ADC對干擾等問題很敏感，因此輸入電路(包括參考輸入)會有很大的區(qū)別。

1)?AD876性能

高速模/數(shù)轉(zhuǎn)換芯片AD876是AD公司推出的，TI公司有管腳兼容芯片TLC876(功能相同，結(jié)構(gòu)略有差異)，其工作電壓為5V，精度達到0.5LSB，功耗為160mW，采用上下限參考電壓。其內(nèi)部結(jié)構(gòu)如圖6.14所示，外特性(引腳功能)見表6.6。圖6.14AD876內(nèi)部結(jié)構(gòu)表6.6AD876外特性(引腳功能)

AD876采用分級式(或稱流水線式、多級式)(subranging,pipelined,multistageormultistep)結(jié)構(gòu)，這種結(jié)構(gòu)的ADC是當(dāng)前國際上最流行的方式，是將兩個或多個較低分辨率的閃爍式A/D組合起來構(gòu)成一個高分辨率、高轉(zhuǎn)換率的ADC。這種ADC分辨位數(shù)已達16位以上，且速度已超過120MSPS。

AD876的工作原理是：使用低位(3位)的ADC對信號進行轉(zhuǎn)換，此時會產(chǎn)生轉(zhuǎn)換誤差；利用同位數(shù)DAC將轉(zhuǎn)換成數(shù)據(jù)的信號再轉(zhuǎn)換回電壓，將原電壓和這個DAC電壓相減，即得到誤差電壓；將誤差電壓放大，再進行3位ADC轉(zhuǎn)換；如此反復(fù)，經(jīng)過4級ADC后，將得到12位的結(jié)果。這12位結(jié)果通過校正邏輯變成10位有效位，由三態(tài)電路緩沖輸出10位結(jié)果。

AD876屬于高速ADC，這類ADC的動態(tài)特性是指輸入為交變簡諧信號時的性能技術(shù)指標，在理想情況下，它是由量化所引起的等效量化噪聲，此時ADC的信噪比為

SNR=6.02N+1.76+10?lg(fs/2BW)(6.2)

式中：N為ADC量化位數(shù)，fs為采樣率，BW為信號帶寬。

而實際ADC的動態(tài)特性指標則是由于ADC的非線性、帶寬限制、孔徑抖動等因素所產(chǎn)生的失真、噪聲及頻響誤差等。實際表征ADC動態(tài)特性的主要指標有積分非線性誤差、微分非線性誤差以及諧波失真等，下面做一簡單介紹。

(1)積分非線性誤差(INL)：ADC的理想轉(zhuǎn)換特性是一條經(jīng)過零點(在第一個數(shù)碼變遷之前1/2LSB處)到滿刻度(最后一個數(shù)碼變遷之后1/2LSB處)的直線。積分非線性誤差是指實際轉(zhuǎn)換特性與理想轉(zhuǎn)換特性的最大偏差，單位為LSB。

(2)微分非線性誤差(DNL)：理想ADC的數(shù)碼變遷寬度為1LSB，微分線性誤差是指ADC的實際碼寬與理想碼寬(1LSB)之間的最大偏差，單位為LSB。

(3)諧波失真：由于ADC的非線性使輸出發(fā)生失真，因此其頻譜中含有許多輸入信號頻率的高次諧波，這些高次諧波分量稱為諧波失真分量。表征諧波失真的指標通常有總諧波失真(THD)和總諧波加噪聲失真(THD+N)(注意，這個N是指噪聲，(5)中的N同)，單位為dB，計算公式分別如下：(6.3)

(6.4)

式中：V2，V3，…，Vn為2，3，…，n次諧波幅度有效值，Vnoise是噪聲電壓。

(4)信噪比(SNR)：信號電平有效值與各種噪聲(包括量化噪聲、熱噪聲、白噪聲等)有效值之比的分貝數(shù)。

(5)信噪失真比(也稱信納比)(Signal-to-noiseandDistortionRatio，SIND或S/(N+D))：指測量輸入信號的有效值與奈奎斯特頻率下的全部其它頻譜分量(包括諧波分量，但不包括直流分量)總有效值之比的分貝數(shù)。

(6)有效位(ENOB)：由于噪聲和失真的影響，實際ADC可達到的位數(shù)(有效位)與標稱值有差異。

ENOB=[SIND－1.76?Db－10?lg(fs/2BW)]6.02(6.5)

式中：fs為采樣率；BW為信號帶寬。

(7)模擬帶寬：指輸入掃描頻率基波在ADC輸出端用FFT分析得到基波頻譜下降到3dB處的帶寬(不考慮諧波失真和噪聲的影響)，一般分小信號帶寬(SSBW，指1/10滿量程)和全功率帶寬(FPBW，指滿量程)。

(8)無雜散信號動態(tài)范圍(SpuriousFreeDynamicRange，SFDR)：第一奈奎斯特區(qū)測得信號幅度有效值與最大雜散分量有效值之比的分貝數(shù)。SFDR通常是輸入信號幅度的函數(shù)，可用相對輸入信號幅度的分貝數(shù)(dBc)表示，也可用相對ADC滿度的分貝數(shù)(dBFS)表示。

(9)雙音互調(diào)失真(TwoToneIMD)：當(dāng)ADC輸入兩個單音時，由于ADC傳遞函數(shù)的非線性，將導(dǎo)致產(chǎn)生雙音互調(diào)失真；一般指三階分量引起的失真，可用某一輸入信號幅度有效值與三階互調(diào)失真有效值之比的分貝數(shù)(dBc)來表示。

AD876的技術(shù)文檔(DataSheet)中給出了這些參數(shù)的極為詳細的指標，限于篇幅，本書不予列出。

2)數(shù)字信號輸出電路考慮

圖6.15給出了AD876輸出電路的設(shè)計方法。AD876接成正常工作模式(STBY=“0”)和數(shù)據(jù)輸出模式(THREE-STATE=“0”)。圖6.15AD876輸出電路設(shè)計

AD876的轉(zhuǎn)換輸出通過兩片三態(tài)總線收發(fā)器SN74AHCT245與DSP外部數(shù)據(jù)擴展總線D[0～15]連接。由DSP的譯碼信號(空間有富余，所以采用部分譯碼方式)OEad控制，選通兩片SN74AHCT245，讀回AD876數(shù)據(jù)。由于采用流水線結(jié)構(gòu)，信號輸入到數(shù)據(jù)輸出的流水線延遲為3.5個采樣時鐘周期。

時鐘端CLK為AD876提供采樣時鐘。前述圖6.7給出了當(dāng)TMS320F206上的IO0端口為高電平時，D觸發(fā)器74F74接成的翻轉(zhuǎn)觸發(fā)器做二分頻用，將定時器輸出的分頻脈沖信號再做二分頻，成為方波后作為AD876的采樣時鐘使用。

ADC的數(shù)據(jù)輸出電路中串入的100Ω電阻起到阻尼作用。它可降低數(shù)字電路的開關(guān)尖峰噪聲電流，衰減信號反射，減少駐波形成，保證信號的完整性，提高電路的電磁兼容(EMC)性能。

插入的CMOS緩沖器SN74AHCT245起到阻止ADC與DSP之間的直接電流流動的作用，阻隔數(shù)字電路給ADC帶來的強大開關(guān)噪聲的影響。

采樣時鐘CLK和讀控制信號OEad在時序上必須同步(頻率一致)，否則會造成信號被轉(zhuǎn)換成數(shù)據(jù)后，出現(xiàn)無規(guī)則的插值或抽取現(xiàn)象。這種無規(guī)則的變采樣率，會令數(shù)據(jù)產(chǎn)生嚴重失真，并且無法濾除或處理掉?！皶r序上同步”可通過對定時器的編程來改變采樣時鐘CLK頻率和DSP對ADC數(shù)據(jù)的讀間隔時間控制(采用指令延時，調(diào)整執(zhí)行的指令數(shù))來改變讀周期而實現(xiàn)。

由于ADC“讀端口”為存儲單元，數(shù)據(jù)可直接“塊移動”到其它存儲器中；又由于高位已經(jīng)清零，作為無符號數(shù)，DSP可以直接對ADC數(shù)據(jù)進行運算，而不必先讀入到片內(nèi)存儲器。其它情況下，數(shù)據(jù)在片內(nèi)時處理速度快得多。這里只用此“讀端口”，因此除等待狀態(tài)要求額外延時外，情況同片內(nèi)完全一致。

AD876采用偏移二進制碼。如果輸入信號是雙極性的，如?±1V，疊加一個共模電壓2.5V后變成?+1.5～+3.5V加到ADC輸入端，仍稱為雙極性，則ADC后的數(shù)據(jù)也應(yīng)是雙極性的——有符號數(shù)。此時最簡單的方法是將MSBD9位取反輸出，形成符號位，輸出數(shù)據(jù)變成2的補碼格式；并將高6位接地改成D9的取反位，完成符號擴展。這樣，DSP也可以直接對ADC數(shù)據(jù)進行運算，而無需數(shù)據(jù)輸入的過程。此外，采樣時鐘信號的噪聲(相位和幅度)會影響ADC孔徑抖動時間，降低ADC性能。由于時鐘信號不是模擬信號，這點經(jīng)常被忽略。時鐘源必須具有良好的幅頻穩(wěn)定性，對于要求高精密的應(yīng)用場合還應(yīng)設(shè)置相應(yīng)的濾波電路，以降低相位噪聲。另外，時鐘線的布局和布線應(yīng)特別注意，不得與數(shù)據(jù)線近距離平行走線；時鐘源和ADC時鐘輸入端相距較遠時，可用一對接地線將時鐘線包圍著來傳遞，以保證對其它干擾信號的隔離作用。

2．參考電壓和電源電路設(shè)計

為了實現(xiàn)參考端輸入電壓穩(wěn)定，上端參考電壓(頂參考電壓)和下端參考電壓(底參考電壓)均采用典型的開爾文連接來驅(qū)動。上端參考電壓REFT為3.5V，下端參考電壓REFB為1.5V，它們決定了ADC模擬電壓的輸入滿量程值為2V。圖6.16設(shè)計了AD876的參考電壓電路，實際上是將1.5V和3.5V的參考源以開爾文連接的方式加以驅(qū)動，使之具有負載能力。R526、R527串接的10Ω電阻是為了讓運放能驅(qū)動電容負載。由于負載較重，使用運放必須具有足夠大的驅(qū)動電流。換言之，運放輸出阻抗不能過大。參考源采用LM336B-2.5集成基準電壓源，電路如圖6.17所示。圖6.17(a)為參考源電路設(shè)計，2.5V的基準電壓經(jīng)電阻R537、R539分壓后得到1.5V電壓，通過電壓跟隨器輸出?+1.5V參考源。此電壓經(jīng)后級放大后輸出?+3.5V參考源。+3.5V參考源通過R535、R533、R532組成的分壓電路，輸出信號調(diào)理電路所需的偏置電壓Voffset，以實現(xiàn)對輸入信號的電平搬移。圖6.16AD876的參考電壓電路設(shè)計圖6.17模擬電源和參考源電路設(shè)計

模擬電源由±12V電源通過降壓、穩(wěn)壓得到，如圖6.17(c)所示。電阻R534、R538起降壓作用，這樣在三端穩(wěn)壓器上的壓降將會減少，從而減少其發(fā)熱量。電阻R534、R538會產(chǎn)生熱量，要使用2W的金屬膜電阻。三端穩(wěn)壓器可用低壓差LDO型如LM2940替換，這樣效果更好。但是LDO沒有負壓的類型，連接方法要修改。

圖6.17(b)為濾波電路，并將電源分成幾組。圖中的10Ω磁珠(其阻抗為10Ω，電阻為0Ω，后同)起隔離作用，兩邊的高頻、尖峰干擾不能相互傳遞，而電源電流則暢通無阻。

3．輸入調(diào)理電路設(shè)計

AD876輸入端調(diào)理電路如圖6.18所示。輸入端設(shè)計成視頻輸入方式，用同軸電纜連接，采用BNC接口。輸入電路帶負壓保護。當(dāng)需要輸入交流信號如中頻信號時，應(yīng)接成交流輸入方式，將并聯(lián)的兩個二極管換成串聯(lián)的兩個穩(wěn)壓二極管，穩(wěn)壓值取?3?V?即可，形成交流輸入限幅保護。圖6.18模擬輸入調(diào)理電路設(shè)計考慮到參考電壓取在中間電壓帶，因此要設(shè)置電平搬移電路。第一級運放用做緩沖，沒什么放大作用。R511用做幅度調(diào)整，調(diào)到輸出2?V的峰值電壓，以適合ADC的輸入要求。后級運放用做同相放大，并由R513、R514和R518構(gòu)成的加法器實現(xiàn)對輸入信號的電平搬移。電路上的反饋電容C510具有消振和低通濾波兩種功效。

高速ADC電路設(shè)計中，必須要考慮合理的布局布線、良好的電源去耦、最佳的共地點、嚴格的隔離以及適當(dāng)?shù)钠帘未胧榉乐共蓸釉斐深l譜混疊，在ADC輸入前端加入一個抗混疊濾波器是必要的。F206EVM中，假設(shè)并要求輸入信號帶寬(注意這里指帶寬，不是最高頻率，因為可以采用欠采樣定理)低于10MHz，甚至5MHz，因此可以不要抗混疊濾波。

4．高速數(shù)/模轉(zhuǎn)換器

THS5651是TI公司推出的低功耗CMOS技術(shù)的10位電流型數(shù)模轉(zhuǎn)換器，具有40MHz奈奎斯特(Nyquist)帶寬(刷新率高達100MHz)，片內(nèi)有1.2V的參考電壓，可輸出電流

2～20mA，兼容3V和5V的數(shù)字接口，在5V的工作電壓下正常功耗為175mW，休眠模式下為25mW。詳細內(nèi)部結(jié)構(gòu)如圖6.19所示，外部特性見表6.7。AD公司有同類芯片AD5433，封裝不同，但性能相近，新設(shè)計中可以互換。圖6.19THS5651內(nèi)部結(jié)構(gòu)

THS5651通過設(shè)置偏置電流IBIAS設(shè)置輸出電流的大小。IOUT1和IOUT2構(gòu)成電流差分輸出，可分別通過兩個50Ω電阻轉(zhuǎn)換為電壓信號，也可通過射頻變壓器將差模信號變成共模方式輸出。

5．高速數(shù)/模轉(zhuǎn)換電路設(shè)計

因為?THS5651?是電流型DAC，所以使用時必須將電流輸出轉(zhuǎn)變成電壓輸出。圖?6.20設(shè)計了一個基于THS5651的DAC電路，運放使用AD8031，由雙電源供電，所以能夠輸出正負極性電壓。輸出電壓的極性是由輸入數(shù)據(jù)和數(shù)據(jù)模式?jīng)Q定的，為了保證輸出的靈活性，通過BNC插座J602輸出含直流的信號，由隔直電容通過二芯插座J601輸出交流信號。

圖6.20中R617是為防止輸出短路而設(shè)計的。如果輸出信號通過50Ω電纜傳輸，則此電阻應(yīng)換成50Ω，以保證線路阻抗匹配(忽略了運放的輸出電阻)。數(shù)據(jù)模式選擇可通過跳線J603完成，開路狀態(tài)為二進制模式，短路狀態(tài)為2的補碼模式。DSP輸出的數(shù)據(jù)格式要和此模式一致，否則輸出波形異常。圖6.20基于THS5651的DAC電路設(shè)計滿量程輸出電流IOUTFS由電阻R619偏置提供，由1.2V參考電壓在電阻R619上形成的電流，放大32倍變成滿量程輸出電流IOUTFS。按圖中2kΩ電阻計，IOUTFS等于19.2mA(32*1.2V/2k)，亦即IOUT1和IOUT2之和等于19.2mA。

這個滿量程19.2mA電流在兩個50Ω電阻上轉(zhuǎn)換成的差分電壓最大值約為1V，因此放大器大約需要2～3倍的放大量。圖中設(shè)置為約兩倍的放大量。

THS5651通過兩片三態(tài)雙向緩沖器SN74AHC245與DSP的外部擴展總線D[0～15]連接，三態(tài)雙向緩沖器接成單向緩沖模式。同樣地，CMOS緩沖器起到隔離DAC和DSP的作用，對降低數(shù)字電路給DAC帶來的開關(guān)噪聲有好處。緩沖器和DAC之間也串接100?Ω的阻尼電阻。對THS5651的控制較為簡單，DSP通過程序控制輸出數(shù)據(jù)的時間間隔(采樣周期)即可控制輸出信號的采樣率。輸出數(shù)據(jù)的鎖存是靠部分譯碼得到的控制信號WRda作為THS5651的鎖存時鐘。因此，高速輸出時通過指令執(zhí)行時間控制數(shù)據(jù)輸出的采樣率，從而控制輸出信號的頻率，即輸出數(shù)據(jù)的刷新率等于采樣率fs時，變成的模擬信號的頻率為(ω為數(shù)字角頻率或數(shù)字歸一化頻率)

(6.6)

其實這個頻率就是模擬信號被同樣采樣率轉(zhuǎn)換為數(shù)字信號時的頻率。應(yīng)該注意的是，高速ADCDAC電路中，電源和接地的設(shè)計對系統(tǒng)性能影響很大。一般情況下，對模擬電路部分與對數(shù)字電路部分的供電和接地應(yīng)分開考慮。但是，ADC和DAC屬于混合電路，為保證其性能，應(yīng)將其視為模擬電路。因此在ADC和DAC電路中，模擬地和數(shù)字地應(yīng)首先各自分組，就近連接在一起。

布線時，ADC、DAC、運放等芯片的下方應(yīng)敷滿實心地平面，而不能有線路通過，更不能有數(shù)字信號線通過。在不得已的情況下，可考慮背面走線。

ADC、DAC、運放等芯片必須使用濾波、旁路電容，這些電容應(yīng)具有很好的儲能和退耦作用，一般將大容量的鉭電容和小容量的陶瓷電容并聯(lián)使用。鉭電容具有較好的低頻特性和高頻特性，其內(nèi)阻很小，瞬時供能效果很好；陶瓷電容具有很好的高頻特性。電解電容只用在初級穩(wěn)壓電源處，其內(nèi)阻和高頻特性不佳，即使要用，也應(yīng)和陶瓷電容搭配。6.2.5RS232接口電路設(shè)計

在很多DSP應(yīng)用場合需要遠距離通信，因此有必要將其異步串行通信接口UART的TTL電平轉(zhuǎn)換成標準的RS232電平。采用常用的電平轉(zhuǎn)換芯片MAX232可方便地實現(xiàn)該功能。

MAX232可由多個公司提供，如TI、MAXIM等公司。該器件包含2個驅(qū)動器、2個接收器和一個電壓發(fā)生器，提供TIA/EIA-232-F電平。

該器件采用單5V電源供電，使用4個0.1μF充電泵電容，C1+、C1－為倍壓電容正、負極，C2+、C2－為極性逆反電容正、負極，而V+?和V－則是倍增的正、負電壓濾波引腳。倍壓和極性逆反是通過模擬電子開關(guān)對電容的不同連接方式(開關(guān)切換)實現(xiàn)的。

RS232硬件電路設(shè)計如圖6.21所示。圖6.21異步串行口電路設(shè)計6.2.6穩(wěn)壓供電電路設(shè)計

為了便于使用，也為了減少實驗中的出錯，F(xiàn)206EVM采用單+12V電源供電。因此需由該+12V輸入產(chǎn)生±12V模擬電源和+5V數(shù)字電源輸出。

開關(guān)電源是以開關(guān)方式工作，通過濾波去除交流成分，而輸出其直流成分的一種電源。理想情況下，這種電源的開關(guān)器件——功率場效應(yīng)管或三極管工作于完全導(dǎo)通或截止的狀態(tài)，管耗為零。實際情況下，開關(guān)器件不能完全導(dǎo)通(導(dǎo)致存在壓降)或截止(導(dǎo)致出現(xiàn)漏電流)，并且“開”和“關(guān)”需要過渡時間，這時工作于放大區(qū)，因此開關(guān)電源仍有一定的功耗，但比起線性電源來要低得多。輸入電壓和控制開關(guān)的占空比影響開關(guān)電源輸出電壓的高低，因此，開關(guān)電源(穩(wěn)壓器)一般采用脈沖調(diào)寬(PWM)模式，而其開關(guān)的頻率決定了交流信號的最低頻率分量，因此高頻開關(guān)電源濾波電容的容量和體積要小得多。當(dāng)然，從電源的瞬態(tài)特性來看，電容小對儲能不利，瞬時大電流供電能力會變差。這種情況一般在負載端(即用電電路)會加以考慮。

根據(jù)傅立葉級數(shù)分析，直流電壓低于周期脈沖的電壓幅度，因此上述情況只適用于降壓?？紤]到開關(guān)特性，如果對電感進行脈沖充電，然后關(guān)斷，根據(jù)楞次定律，則其上會產(chǎn)生感應(yīng)電壓。這個感應(yīng)電壓和原來的電源電壓疊加，可以實現(xiàn)升壓功能。需注意的是，由于需要供電(有一定的電流要求)，這個電感不能用一般的信號電感，要采用功率電感。

和降壓類似，控制對電感的充電時間可以控制其感生電壓的高低，這也可以靠PWM實現(xiàn)，以實現(xiàn)升壓和穩(wěn)壓的雙重功能。

有趣的是，將開關(guān)、電感按不同方式連接，可以將輸出電壓反相，并起到穩(wěn)壓的作用。

F206EVM采用LM2576系列開關(guān)式穩(wěn)壓集成電路實現(xiàn)到?+5?V?的降壓穩(wěn)壓，以及到－12V的反相穩(wěn)壓。

LM2576系列是美國NS(國家半導(dǎo)體)公司生產(chǎn)的3?A電流輸出降壓開關(guān)型集成穩(wěn)壓電路，它內(nèi)含固定頻率振蕩器(約52kHz)和基準穩(wěn)壓源(1.23V)，具有完善的保護電路，包括電流限制及過熱關(guān)斷電路等。利用該器件只需極少的外圍元件便可構(gòu)成高效穩(wěn)壓電路。LM2576系列包括一般型LM2576(最高輸入電壓40V)和高壓型LM2576HV(最高輸入電壓60V)兩個系列。各系列產(chǎn)品均提供3.3V、5V、12V、15V及可調(diào)等多個電壓擋，區(qū)別于后綴，如“－ADJ”為可調(diào)型，“－5”為+5固定電壓輸出。片內(nèi)結(jié)構(gòu)如圖6.22所示。圖6.22LM2576內(nèi)部結(jié)構(gòu)圖

LM2576雖為降壓型穩(wěn)壓器，采用不同接法也可實現(xiàn)升壓和電壓逆轉(zhuǎn)功能。

內(nèi)部結(jié)構(gòu)中，R1=1kΩ(可調(diào)“-ADJ”時開路)，R2分別為1.7kΩ、3.1kΩ、8.84kΩ、11.3kΩ和0Ω，分別對應(yīng)于輸出電壓3.3V、5V、12V、15V和可調(diào)。這些電阻已在芯片內(nèi)部做了精確調(diào)整，無須使用者考慮。

將輸出電壓經(jīng)電阻網(wǎng)絡(luò)分壓后同內(nèi)部基準參考電壓1.23V進行比較，若電壓有偏差，則可用放大器控制內(nèi)部振蕩器的輸出占空比，從而使輸出電壓保持穩(wěn)定。對于輸出可調(diào)型或輸出固定型芯片，只要設(shè)置R1(下端片內(nèi)總電阻)、R2(上端片內(nèi)加片外的串聯(lián)總電阻)的值，即可得到所需的輸出電壓。

Uout=Uref(1+R2/R1)=1.23(1+R2/R1)(V)(6.7)

如圖6.23所示為產(chǎn)生－12V和+5V輸出電壓的電路設(shè)計。L701～L703為10Ω特性阻抗的磁珠，用于抑制電源線上的高頻噪聲和尖峰干擾，將其以熱的形式損耗掉。電源輸入端跨接了一個整流二極管，以防止輸入電源接反造成不必要的損害。C700和C702用于輸入濾波和旁路，LM2576的輸入端也需濾波電容。對于LM2576的輸出，則通過電感和電容一起實現(xiàn)濾波功能。圖6.23－12V和+5V輸出的開關(guān)穩(wěn)壓電源設(shè)計－12V電源電路中，將“原輸出”接地，而“原接地”接成輸出，成為負電源。

這種電壓逆轉(zhuǎn)的設(shè)置，流過開關(guān)的電流比在標準降壓模式下要大，因此對同樣的開關(guān)，負輸出電流會比降壓使用時低。流過電感的峰值電流即流過開關(guān)的峰值電流，可用如下公式計算：(6.8)

式中，fosc=52kHz，在正常的電感持續(xù)電流工作狀態(tài)下，Uin的最小值表示最壞的情況。在此需選擇能適合設(shè)計峰值電流要求的電感。當(dāng)然，穩(wěn)壓器的最大輸入電壓就是輸入和輸出電壓的絕對值之和。二極管?V701、V702?起續(xù)流保護作用。當(dāng)開關(guān)工作在由打開轉(zhuǎn)到關(guān)斷的狀態(tài)時，電流的突變會在電感L704、L705的兩端產(chǎn)生很大的感生電動勢，為了防止電路損壞，也為了將電感上儲存的能量轉(zhuǎn)移到電容及負載中，需設(shè)置一個續(xù)流二極管。它和負載及濾波電容一起構(gòu)成回路，使電感上的能量能夠釋放。二極管的額定電流值應(yīng)大于最大負載電流的1.2倍，考慮到負載短路的情況，二極管的額定電流值應(yīng)大于LM2576的最大限制電流，而二極管的反向電壓則應(yīng)大于最大輸入電壓的1.25倍。這里使用IN5822鍺型肖特基二極管，以降低導(dǎo)通壓降。由于在ADC和DAC中還要把±12V電壓由線性穩(wěn)壓器變成±5V的模擬電壓，而數(shù)字電路的+5V電源對電壓的紋波等性能要求不是很高，因此這里的濾波和旁路電容可選擇電解電容與陶瓷電容的并聯(lián)。

對于更高位數(shù)的ADC和DAC電路，為保證電源具有良好的紋波特性，不推薦使用開關(guān)電源。

6.3基于TMS320LF2407的雷達天線控制系統(tǒng)設(shè)計舉例

雷達天線控制(伺服)系統(tǒng)是對雷達天線運動進行控制的電子系統(tǒng)，這種運動包括天線方位和俯仰的掃描、定位、跟蹤等。以DSP為核心的數(shù)字式雷達天線控制系統(tǒng)具有掃描平穩(wěn)、定位準確、跟蹤快速、功耗低、效率高等優(yōu)點。鑒于不同雷達的天線運行方式差異較大，下面以天氣雷達天線控制系統(tǒng)為例介紹其設(shè)計方法。6.3.1控制系統(tǒng)基本原理

典型天氣雷達天線控制系統(tǒng)原理方框圖如圖6.24所示，包括數(shù)字式伺服控制器、數(shù)字式功率放大器和被控對象——雷達天線三大部分?？刂破鳟a(chǎn)生方位/俯仰控制電壓，由方位/俯仰功率放大器放大，通過方位/俯仰執(zhí)行電機驅(qū)動方位/俯仰齒輪箱或其它減速機構(gòu)，帶動方位/俯仰轉(zhuǎn)軸，使天線做方位/俯仰運動；而控制器需要天線的位置信息，顯然，這是一個閉環(huán)控制系統(tǒng)。數(shù)字式功率放大器一般采用開關(guān)式脈沖調(diào)寬(或調(diào)頻)功率放大器，它工作在開關(guān)狀態(tài)。理論上，開(導(dǎo)通)時，器件導(dǎo)通電壓為零，關(guān)(截止)時，器件流過電流為零，因此在器件上消耗的功率(要轉(zhuǎn)化為熱量)始終為零。實際上電壓、電流不會完全為零，器件會產(chǎn)生微小的功耗。現(xiàn)代控制系統(tǒng)中幾乎都采用開關(guān)式功率放大器，它具有調(diào)試方便、功耗低、體積小、效率高、無噪聲、穩(wěn)定可靠、壽命長等優(yōu)點。缺點是由于以脈沖方式工作，電源濾波不好或電纜不加屏蔽可能會對周邊其它部件造成難以消除的干擾。

數(shù)字式伺服控制器是控制系統(tǒng)的核心。不管是方位還是仰角，輸入量是掃描速度或定位角度，輸出量是控制電壓，反饋量是當(dāng)前角度和速度(轉(zhuǎn)速)。當(dāng)前角度和速度這兩個量也作為附加輸出。速度反饋不是必需的，因為對角度進行微分可得到速度。當(dāng)前角度可以反映雷達天線的位置。圖6.24典型天氣雷達天線控制系統(tǒng)早期的控制器采用單片機實現(xiàn)。由于DSP在控制方面進行了特殊的優(yōu)化，并且又具有比單片機優(yōu)秀得多的速度、運算能力和精度，因此DSP更加適合作為主控芯片。

控制器采用的控制算法很多，有經(jīng)典的PID算法，也有基于模糊控制、神經(jīng)元、遺傳算法等現(xiàn)代控制理論和模式的獨立或聯(lián)合算法。不同算法產(chǎn)生的效果差異很大，表現(xiàn)為反應(yīng)時間的長短、過沖程度、運行穩(wěn)定性等指標的不同。

對于跟蹤雷達，還要加上目標跟蹤算法，這既獨立，又對天線的運行產(chǎn)生影響。

天氣雷達天線控制器采用經(jīng)典PID算法。6.3.2角度信息數(shù)字化

雷達的天線位置信息是方位和仰角，這是兩個非電物理量，要轉(zhuǎn)換為數(shù)字形式才能被數(shù)控系統(tǒng)使用，這種轉(zhuǎn)換稱為軸角編碼。

雷達中的軸角編碼常使用自整角發(fā)送電機(也稱同步發(fā)送機)傳遞機械角度信息，通過自整角接收電機(也稱同步接收機)接收后恢復(fù)機械信息，用于像“刻度盤”那樣的機械式顯示；而自整角電機的信號就是電信號，可直接變換成數(shù)碼角度信息。自整角機由轉(zhuǎn)子和定子構(gòu)成。轉(zhuǎn)子上有一個單相繞組，定子空間中有一個相隔120°分布的三相繞組。交流激磁電壓通過滑環(huán)供給轉(zhuǎn)子繞組，頻率通常是50Hz、60Hz、400Hz，稱為參考頻率或載波頻率。激磁電壓表示為

uR=Um?sinωt(6.9)

定子三相繞組感應(yīng)輸出同頻率的電壓信號：(6.10)

式中：θ為發(fā)送機轉(zhuǎn)子相對于定子的偏轉(zhuǎn)角。可見，通過定子三相繞組感應(yīng)電壓，可以計算偏轉(zhuǎn)角θ，這實際上就是雷達天線的位置(方位和仰角)。如果能化成正、余弦的形式，那么計算就會簡單得多。

從自整角機輸出信號到成為DSP輸入信號的處理過程如圖6.25所示，下面詳述調(diào)理電路工作原理。圖6.25自整角機信號調(diào)理電路原理方框圖(a)同步機參考(激磁)電壓處理；(b)方位同步機線電壓處理；(c)俯仰同步機線電壓處理

1．三相信號轉(zhuǎn)換成正余弦兩相信號

斯科特(scott)變壓器可方便地將自整角機的三相信號轉(zhuǎn)換成正、余弦兩相信號。有時為了降低成本，也可采用電路來實現(xiàn)，如圖6.26所示。

圖6.26中，自整角機的接線比較特別，將激磁電壓的Z1端、三相繞組電壓S1相接地，以減少連接線。這樣，自整角機輸出信號為線電壓VS2、VS3和激磁電壓VZ2三路。

電路中二極管和穩(wěn)壓二極管起到箝位和保護作用。兩個運放分別構(gòu)成加法和減法衰減電路，加法形成正弦信號，減法形成余弦信號，衰減比分別是1/150和/151。代表角度的正余弦信號為(6.11)

至此，已實現(xiàn)三相信號至正余弦信號的轉(zhuǎn)換，但兩路信號的幅度存在差異，可以考慮在軟件中加以補償。另一個問題是它們都是調(diào)制信號，需要解調(diào)。采用相敏檢波器進行解調(diào)最為簡單，但需增加成本。實際上，采用采樣變頻技術(shù)可以方便地去除載波分量。圖6.26實現(xiàn)三相信號至正余弦信號轉(zhuǎn)換的電路

2．峰值采樣相敏檢波

不失一般性，將式(6.11)中的

t用

t+

/2替代，考慮到

=2

/T，并用采樣函數(shù)

(t－nT)分別對usin和ucos進行采樣，得

(6.12)

可見，通過峰值采樣，可以實現(xiàn)相敏檢波。實現(xiàn)電路如圖6.27所示。圖中，LF198為采樣-保持電路，一般應(yīng)用可用廉價的商業(yè)級芯片LF398替代。S/H_CLK為采樣時鐘，由載波sin(

t+

/2)在t=nT時刻處理得到。這里，相位+

/2處為載波的峰值。圖6.27峰值采樣相敏檢波電路

3．峰值采樣時鐘產(chǎn)生

圖6.28給出了峰值采樣時鐘產(chǎn)生電路。輸入級對激磁電壓進行衰減(1/151)，二極管對起限幅作用。帶反饋的CMOS反相器74HC04用做(非線性)放大和整形，反饋電阻實際上就是偏置電阻，將偏置電壓設(shè)到半工作電壓上。這一電路的功能為實現(xiàn)過零檢測，如果噪聲過大，會產(chǎn)生較多干擾脈沖，可用比較器代替反相器整形電路。

C302和R301構(gòu)成微分電路，將由正弦波轉(zhuǎn)換成的方波再變?yōu)檎}沖，觸發(fā)NE555電路，產(chǎn)生

/2延時后，經(jīng)C303和R303構(gòu)成的微分電路整成窄脈沖，最后由反相器驅(qū)動輸出，作為峰值采樣時鐘。圖6.28峰值采樣時鐘產(chǎn)生電路

4．信號進一步調(diào)理

經(jīng)過峰值采樣相敏檢波后的正余弦信號，由于是有正有負的四象限信號，因此不能直接和DSP的ADC模塊電路接口。為此，專門設(shè)計了一個四象限信號分解成絕對值電壓和極性信號的電路，如圖6.29所示。

電路中，上半部分構(gòu)成了一個精密全波檢波器，用第一個運放來克服二極管的導(dǎo)通電壓閾值，第二個運放作為輸出緩沖驅(qū)動。按信號整個鏈路考慮，此時的輸出電壓范圍基本符合DSP的ADC模塊輸入電路要求。下半部分構(gòu)成了一個帶回差的史密斯型比較器，產(chǎn)生輸入電壓的極性輸出信號；回差的作用可避免零電壓時由于噪聲的存在造成的輸出跳變脈沖。輸出電路上的分壓(R111和R124)箝位(V106)功能保證了加到DSP的信號電平落在正常、安全的范圍內(nèi)。圖6.29四象限信號分解成絕對值電壓和極性信號電路

5．ADC和角度信息數(shù)字化

經(jīng)過上述處理后，方位自整角機的正弦絕對值電壓、余弦絕對值電壓、極性信號通過J3的DB15插座的1、2和3腳輸入到DSP的ADC輸入端ADCIN00、ADCIN01和ADCIN02上；俯仰自整角機的正弦絕對值電壓、余弦絕對值電壓、極性信號通過J3的DB15插座的4、5和6腳輸入到DSP的ADC輸入端ADCIN03、ADCIN04和ADCIN05上。輸入電路中插入了穩(wěn)壓二極管、電阻、電容組成的限幅、箝位、去干擾電路，如圖6.30所示。穩(wěn)壓二極管的穩(wěn)壓值可取到3.6V，這樣既可保護輸入電壓不致過高，又可防止穩(wěn)壓二極管性能不佳造成信號頂部的非線性壓縮?？沼嗟膬蓚€輸入口作為速度反饋電壓輸入，不需速度反饋時，可作它用。

需特別指出，極性信號是數(shù)字信號，可通過DSP的通用I/O引腳輸入。這里通過ADC輸入，是為了簡化電路連接。ADC后數(shù)字高者為電平“1”，低者為電平“0”。

在DSP中，首先校正正、余弦電壓的幅度，保證兩者均衡，然后計算角度值，具體分為直接計算法和跟蹤環(huán)路濾波法兩種方式。直接計算法就是求反正切，正余弦電壓之比即角度的正切，求反正切即得軸角值。

由于干擾、漂移等多種原因，直接反正切法存在波動和離散值較大的缺點，容易造成跳碼現(xiàn)象。圖6.30DSP的ADC模塊輸入電路跟蹤環(huán)路濾波法是模擬跟蹤法的數(shù)字實現(xiàn)方式。工作原理如圖6.31所示，傳遞函數(shù)為(6.13)

可以推導(dǎo)出差分方程為：

φ(k+1)=AE(k)+BE(k－1)+2φ(k)－φ(k－1)(6.14)式中，φ是角度(弧度)，E是誤差，A、B為系數(shù)，且(6.15)

其中，d為阻尼比，ω0為軸角變化的角速度，Ts為采樣時間間隔。要注意的是，若A、B系數(shù)取值不當(dāng)會導(dǎo)致不收斂。圖6.31連續(xù)域的跟蹤濾波環(huán)式(6.14)可通過編程實現(xiàn)，程序中要注意角度信號、誤差信號和系數(shù)的有效字長。至此，已得到天線的方位、仰角位置信息——數(shù)字量。6.3.3控制系統(tǒng)硬件設(shè)計

圖6.32給出了基于DSP的雷達天線控制系統(tǒng)原理方框圖。DSP具有較多的片內(nèi)硬件資源和較強的運算處理能力，完整的DSP系統(tǒng)還包含有其它多種功能。左下角虛線方框內(nèi)的部分為雷達天線控制系統(tǒng)。

通過ADC輸入調(diào)理好的自整角機信號而實現(xiàn)軸角變換的電路部分，前面已經(jīng)詳細敘述過。圖6.32基于DSP的雷達天線控制系統(tǒng)原理方框圖

1．控制信號輸出考慮

DSP天線控制系統(tǒng)的控制信號由緩沖器SN74AHC245(這個雙向緩沖器接成單向輸出模式)驅(qū)動，通過100?Ω阻尼電阻后，由DB9型插座J2輸出，如圖6.33所示。DSP天線控制系統(tǒng)輸出的控制信號包括三個方面：方位控制信號，有代表方位誤差控制電壓的方位脈沖調(diào)寬信號(X)