第 6 章 IO基本技術(shù)

第6章I/O基本技術(shù)6.1I/O接口6.2I/O的控制方式6.3可編程DMAC6.4I/O端口應(yīng)用及Proteus仿真示例6.1I/O接口6.1.1I/O接口概述1．I/O接口一般結(jié)構(gòu)及工作過(guò)程計(jì)算機(jī)與外部設(shè)備的聯(lián)系最根本的就是信息交換。I/O系統(tǒng)必須具備信息交換的手段及各種軟硬件的支持。由于外部設(shè)備種類和數(shù)量較多，各種參量（如運(yùn)行速度、數(shù)據(jù)格式及物理量）也不盡相同，與計(jì)算機(jī)連接的設(shè)備往往是數(shù)臺(tái)甚至數(shù)百臺(tái)以上，這樣就會(huì)產(chǎn)生工作速度、信號(hào)電平、信號(hào)格式、工作時(shí)序不匹配等現(xiàn)象。因此，CPU為了實(shí)現(xiàn)選取目標(biāo)外部設(shè)備并與其交換信息，必須配備與外部設(shè)備配套的控制器，通過(guò)I/O接口電路與CPU連接，為實(shí)現(xiàn)CPU與外部設(shè)備的信息交換建立硬件接口環(huán)境。2．I/O接口分類I/O接口分為總線接口、通信接口、基本I/O模塊等。（1）總線接口總線接口是把微機(jī)總線通過(guò)電路插座提供給用戶使用的一種總線插座，可插入各種功能卡。常用的總線接口有AT總線接口、PCI總線接口、IDE總線接口等。（2）通信接口通信接口是指微機(jī)系統(tǒng)與其他系統(tǒng)直接進(jìn)行數(shù)字通信的接口電路，通常分為串行通信接口和并行通信接口兩種，簡(jiǎn)稱串口和并口。（3）基本I/O模塊（4）適配卡在微機(jī)系統(tǒng)中，常常把一些通用的、復(fù)雜的I/O接口電路制成統(tǒng)一的、遵循總線標(biāo)準(zhǔn)的電路板卡，如接口與設(shè)備之間可由串行通信標(biāo)準(zhǔn)總線或并行通信標(biāo)準(zhǔn)總線連接。CPU通過(guò)板卡與I/O設(shè)備建立物理連接，使用十分方便。如硬盤驅(qū)動(dòng)器適配卡（SATA接口）、并行打印機(jī)適配卡（并口）、串行通信適配卡（串口），還包括顯示接口、音頻接口、網(wǎng)卡接口（RJ45接口）、調(diào)制解調(diào)器使用的電話接口（RJ11接口）等。3．I/O接口電路的功能目前，已設(shè)計(jì)出許多計(jì)算機(jī)專用I/O接口電路可編程控制的集成電路芯片，不同的接口電路芯片實(shí)現(xiàn)的功能也不盡相同，用戶可根據(jù)需要選用。一般情況下，接口電路芯片主要實(shí)現(xiàn)以下功能。

①地址譯碼。所有的外部設(shè)備都必須通過(guò)接口電路掛在總線上，I/O接口電路中具有地址譯碼器，以便根據(jù)CPU傳出的地址信息找到唯一對(duì)應(yīng)的外部設(shè)備的端口。

②鎖存數(shù)據(jù)。通常，計(jì)算機(jī)的工作速度遠(yuǎn)遠(yuǎn)高于外部設(shè)備的，為了既充分利用CPU資源，又保證數(shù)據(jù)可靠傳輸，在I/O接口電路中設(shè)置鎖存器，用于暫存數(shù)據(jù)，以便在合適的時(shí)間讀取。

③信息轉(zhuǎn)換。將外部設(shè)備的模擬信號(hào)轉(zhuǎn)換為計(jì)算機(jī)能接收的數(shù)字信號(hào)（A/D轉(zhuǎn)換）；將計(jì)算機(jī)輸出的數(shù)字信號(hào)轉(zhuǎn)換為執(zhí)行部件需要的模擬信號(hào)（D/A轉(zhuǎn)換）。在串行接口電路中，為了提高運(yùn)行速度，接口電路與計(jì)算機(jī)之間仍然采用并行數(shù)據(jù)傳送，因此，需要將輸入的串行信號(hào)轉(zhuǎn)換為并行信號(hào)送入計(jì)算機(jī)，將計(jì)算機(jī)輸出的并行信號(hào)轉(zhuǎn)換為串行信號(hào)輸出。

④工作方式可變。I/O接口電路芯片可以通過(guò)執(zhí)行指令設(shè)置不同的工作方式，如輸入方式、輸出方式、計(jì)數(shù)方式、定時(shí)方式等，達(dá)到一片多用，故又稱為可編程接口芯片。⑤電平轉(zhuǎn)換。計(jì)算機(jī)I/O數(shù)字信息的邏輯電平采用正邏輯TTL電平，即高電平5V表示“1”，低電平0V表示“0”。如果外部設(shè)備數(shù)字信息的表示不符合正邏輯TTL電平的要求，則接口電路必須配置電平轉(zhuǎn)換部件。

⑥中斷管理功能。向CPU申請(qǐng)中斷、向CPU發(fā)中斷類型號(hào)及中斷優(yōu)先級(jí)的管理等，在8086中，這些功能大多可以由專門的中斷控制器實(shí)現(xiàn)6.1.2I/O指令及端口編址CPU對(duì)I/O設(shè)備的訪問(wèn)，采用按地址訪問(wèn)的形式，即先送地址碼，以確定訪問(wèn)的具體設(shè)備，然后進(jìn)行信息交換。因此，要對(duì)連接各種外部設(shè)備的端口進(jìn)行編址。目前有兩種編址方式：獨(dú)立編址、與存儲(chǔ)器統(tǒng)一編址。1．獨(dú)立編址、端口尋址及I/O指令（1）獨(dú)立編址所有外部設(shè)備的信息所在的位置稱為端口。將所有端口進(jìn)行獨(dú)立編址，即對(duì)每一端口規(guī)定一個(gè)確定的地址編碼，從0開始，如圖6-2（a）所示。在80x86系統(tǒng)中，獨(dú)立編址的I/O端口的地址范圍為0000H～0FFFFH，訪問(wèn)獨(dú)立編址的I/O端口必須使用輸入指令I(lǐng)N、輸出指令OUT。8086與外設(shè)交換數(shù)據(jù)可以按字或字節(jié)進(jìn)行。2.與存儲(chǔ)器統(tǒng)一編址I/O端口與存儲(chǔ)器統(tǒng)一編址是指在存儲(chǔ)器的地址空間中分出一個(gè)區(qū)域，作為I/O系統(tǒng)中各端口的地址。在圖6-2（b）中，主存的地址空間為64KB，最高區(qū)域0FE00H～0FFFFH（1024個(gè)地址）為I/O端口地址。以上兩種外設(shè)端口雖然地址編碼相同，但表示兩個(gè)不同的端口地址。在執(zhí)行IN指令或MOV

指令時(shí)，地址編碼0FE00H將由CPU輸出給16位地址線，8086的控制信號(hào)引腳M/IO將會(huì)根據(jù)不同的指令發(fā)出不同的命令。

當(dāng)執(zhí)行MOV指令時(shí)，M/IO=1，表示CPU輸出的是存儲(chǔ)器地址；當(dāng)執(zhí)行I/O指令時(shí)，M/IO=0，表示CPU輸出的是當(dāng)前地址為I/O地址。6.1.3基本接口電路

1．地址譯碼電路地址譯碼是接口電路的基本功能之一?？梢园?6位地址碼分解為兩部分：

高位地址碼用于對(duì)接口的選擇；低位地址碼用于選擇接口電路內(nèi)不同的端口。

例如，某I/O接口電路用10根地址線編址，占有地址330H～333H，如果設(shè)高8位地址為11001100B作為接口選擇；低2位地址為00、01、10、11時(shí)作為接口內(nèi)的4個(gè)不同端口的選擇，則各端口地址分別為：1100110000B，1100110001B，1100110010B，1100110011B。

采用74LS138芯片，地址譯碼電路如圖6-3所示。2．I/O鎖存與緩沖電路（1）輸入接口電路數(shù)據(jù)（狀態(tài)）輸入端口必須通過(guò)三態(tài)緩沖器與系統(tǒng)總線相連，保證數(shù)據(jù)總線能夠正常地進(jìn)行數(shù)據(jù)傳輸。輸入設(shè)備在完成一次輸入操作后，在輸出數(shù)據(jù)的同時(shí)產(chǎn)生數(shù)據(jù)選通信號(hào)，可以把數(shù)據(jù)送入8位鎖存器（如74LS273芯片）。（2）輸出接口電路數(shù)據(jù)（命令）輸出端口接收CPU送往外設(shè)的數(shù)據(jù)或命令，應(yīng)由接口電路進(jìn)行鎖存，以使外設(shè)有充分的時(shí)間接收和處理。輸出鎖存電路如圖6-5所示。6.2I/O的控制方式由于I/O設(shè)備的速度及工作方式不同，為了保證數(shù)據(jù)的可靠傳送，必須選擇合適的CPU與外設(shè)交換信息的控制方式。在微型計(jì)算機(jī)系統(tǒng)中，控制方式有無(wú)條件傳送方式、查詢傳送方式、中斷傳送方式和DMA方式。6.2.1無(wú)條件傳送方式無(wú)條件傳送方式也稱為程序控制直接傳送方式或同步方式。無(wú)條件傳送方式在輸入或輸出信息時(shí)，外部設(shè)備始終處于準(zhǔn)備好的狀態(tài)，既不需要啟動(dòng)外部設(shè)備，也不需要查詢外部設(shè)備的狀態(tài)，只要給出IN或OUT指令，即可實(shí)現(xiàn)CPU與外部設(shè)備的信息交換。6.2.2查詢傳送方式

查詢傳送方式又稱異步傳送方式。當(dāng)CPU同外部設(shè)備工作不同步的時(shí)候，很難確保CPU在執(zhí)行輸入操作時(shí)，外部設(shè)備一定是“準(zhǔn)備好”的；在執(zhí)行輸出操作時(shí)，外部寄存器一定是“空”的。在查詢傳送方式中，CPU首先對(duì)外部設(shè)備進(jìn)行狀態(tài)檢測(cè)，在滿足讀/寫條件時(shí)進(jìn)行I/O操作，否則CPU處于等待狀態(tài)，直到條件滿足。查詢傳送方式的工作過(guò)程完全由執(zhí)行程序來(lái)完成。查詢方式的I/O接口電路①輸入接口電路圖6-9所示為查詢傳送方式輸入接口電路，由鎖存器、緩沖器、門電路及譯碼器等模塊組成。執(zhí)行IN指令選中狀態(tài)口時(shí)，讀取狀態(tài)信息READY；執(zhí)行IN指令選中數(shù)據(jù)接口時(shí)，從緩沖器讀取數(shù)據(jù)信息②輸出接口電路圖6-10所示為查詢傳送方式輸出接口電路，由鎖存器、觸發(fā)器、門電路及譯碼器等模塊組成。CPU準(zhǔn)備輸出數(shù)據(jù)時(shí)先執(zhí)行IN指令，使?fàn)顟B(tài)口三態(tài)門開啟，從數(shù)據(jù)總線D1位讀入BUSY狀態(tài)。BUSY=1，外設(shè)處于忙狀態(tài)；BUSY=0，CPU可向外部設(shè)備輸出數(shù)據(jù)。6.2.3中斷傳送方式為了解決快速的CPU與慢速的外部設(shè)備之間的問(wèn)題，充分利用CPU資源，產(chǎn)生了中斷傳送方式。中斷傳送方式是指外部設(shè)備可以主動(dòng)申請(qǐng)CPU為其服務(wù)，當(dāng)輸入設(shè)備已將數(shù)據(jù)準(zhǔn)備好或輸出設(shè)備可以接收數(shù)據(jù)時(shí)，即可向CPU發(fā)送中斷請(qǐng)求。CPU響應(yīng)中斷請(qǐng)求后，暫時(shí)停止執(zhí)行當(dāng)前程序，轉(zhuǎn)去執(zhí)行為外部設(shè)備進(jìn)行I/O操作的服務(wù)程序即中斷處理子程序。在執(zhí)行完中斷處理程序后，再返回被中斷的程序繼續(xù)執(zhí)行。

中斷傳送方式的工作過(guò)程如下:①CPU執(zhí)行啟動(dòng)外部設(shè)備指令，通過(guò)控制端口啟動(dòng)外部設(shè)備，使其處于準(zhǔn)備工作狀態(tài)。②此后，CPU不需要查詢狀態(tài)，而是繼續(xù)運(yùn)行原來(lái)的程序，進(jìn)行其他信息的處理。這時(shí)，外部設(shè)備與CPU并行工作。③當(dāng)I/O設(shè)備一旦準(zhǔn)備就緒，如果是輸入操作，則外部設(shè)備數(shù)據(jù)已存入接口電路中的數(shù)據(jù)寄存器中，輸入數(shù)據(jù)準(zhǔn)備好；如果是輸出操作，則接口電路的數(shù)據(jù)寄存器中的原來(lái)數(shù)據(jù)已有效輸出，可以接收數(shù)據(jù)。接口電路中的狀態(tài)口信息即向CPU發(fā)出中斷請(qǐng)求。④CPU在響應(yīng)中斷后，暫停正在執(zhí)行的程序（斷點(diǎn)），轉(zhuǎn)向執(zhí)行服務(wù)程序（I/O處理程序），CPU與外部設(shè)備進(jìn)行信息交換。⑤中斷處理程序結(jié)束后，CPU返回到原來(lái)程序的斷點(diǎn)繼續(xù)執(zhí)行?？梢钥闯觯涸谥袛鄠魉涂刂品绞较?，CPU和外部設(shè)備在大部分時(shí)間里是并行工作的。6.2.4DMA方式中斷傳送方式提高了CPU的工作效率，但每次中斷都要執(zhí)行中斷請(qǐng)求、中斷響應(yīng)、斷點(diǎn)及現(xiàn)場(chǎng)保護(hù)、中斷處理及中斷返回等操作，這對(duì)于傳送大批量數(shù)據(jù)，其數(shù)據(jù)傳送速率并不高。另外，中斷傳送方式和查詢傳送方式在訪問(wèn)I/O端口時(shí)，均需要使用I/O指令，而I/O指令必須經(jīng)過(guò)CPU。不難看出，在高速的批量數(shù)據(jù)輸入輸出時(shí)，中斷請(qǐng)求方式顯得太慢了。因此，中斷傳送方式不適合在高速設(shè)備和進(jìn)行大批量數(shù)據(jù)傳輸時(shí)使用。為進(jìn)一步提高數(shù)據(jù)傳輸效率，產(chǎn)生了直接存儲(chǔ)器訪問(wèn)（DirectMemoryAccess，DMA）方式。

DMA方式是指完全由硬件執(zhí)行，在存儲(chǔ)器與外部設(shè)備之間直接建立數(shù)據(jù)傳送通道的I/O傳送方式。DMA方式的主要特點(diǎn)是：在傳送數(shù)據(jù)時(shí)不經(jīng)過(guò)CPU，不使用CPU內(nèi)部的寄存器，CPU只是暫?？刂埔粋€(gè)或兩個(gè)總線工作周期。

DMA方式也利用總線來(lái)傳送數(shù)據(jù)，在這期間CPU把控制權(quán)交給由硬件實(shí)現(xiàn)的DMAC來(lái)臨時(shí)接管總線，在存儲(chǔ)器和I/O設(shè)備之間直接進(jìn)行數(shù)據(jù)傳送。6.3可編程DMAC可編程DMAC芯片8237是一種高性能的DMAC。

所謂可編程芯片，是指可以通過(guò)CPU寫入芯片內(nèi)部規(guī)定好的控制字、命令字或方式字等，設(shè)置芯片以實(shí)現(xiàn)不同的操作、設(shè)置工作方式及命令形式等功能。6.3.18237的功能、內(nèi)部結(jié)構(gòu)及工作方式1．8237的功能8237具有以下功能：

①8237具有4個(gè)用于連接I/O設(shè)備進(jìn)行數(shù)據(jù)傳輸?shù)耐ǖ?，即一?237可以連接4臺(tái)外部設(shè)備。②每個(gè)通道DMA請(qǐng)求可以設(shè)置為允許或禁止或設(shè)置不同的優(yōu)先級(jí)。③4種傳輸方式：?jiǎn)巫止?jié)、數(shù)據(jù)塊、請(qǐng)求和級(jí)聯(lián)。④每個(gè)通道一次傳送數(shù)據(jù)最大長(zhǎng)度為64KB。⑤8237與外部設(shè)備和CPU之間聯(lián)絡(luò)信號(hào)友好。2．8237的內(nèi)部結(jié)構(gòu)8237的內(nèi)部由時(shí)序和控制邏輯單元、程序命令控制邏輯單元、優(yōu)先級(jí)編碼控制邏輯單元、I/O緩沖器（地址、數(shù)據(jù)緩沖器）組和內(nèi)部寄存器及計(jì)數(shù)器組等組成，如圖6-13所示。3．8237的工作方式8237提供4種工作方式，每個(gè)通道均可以使用4種方式中的任何一種工作。（1）單字節(jié)傳輸方式采用單字節(jié)傳輸方式，在每次DMA操作傳輸一個(gè)字節(jié)數(shù)據(jù)后，當(dāng)前字節(jié)計(jì)數(shù)器減1、地址計(jì)數(shù)器加1或減1；然后8237自動(dòng)把總線控制權(quán)交給CPU，讓CPU占用至少一個(gè)總線周期；而后立即對(duì)DMA請(qǐng)求信號(hào)DREQ進(jìn)行測(cè)試，若又有請(qǐng)求信號(hào)，8237重新向CPU發(fā)出總線請(qǐng)求，獲得總線控制權(quán)后，再傳輸下一個(gè)字節(jié)數(shù)據(jù)。如此反復(fù)循環(huán)，直至字節(jié)計(jì)數(shù)器為0，DMA操作結(jié)束。（2）數(shù)據(jù)塊傳輸方式數(shù)據(jù)塊傳輸方式是指進(jìn)入DMA操作后，連續(xù)傳輸數(shù)據(jù)，直到整個(gè)數(shù)據(jù)塊全部傳輸完畢。（3）請(qǐng)求傳輸方式請(qǐng)求傳輸方式與數(shù)據(jù)塊傳輸方式類似，只是在每傳輸1字節(jié)后，8237都對(duì)DMA請(qǐng)求信號(hào)DREQ進(jìn)行測(cè)試，如檢測(cè)到DREQ端變?yōu)闊o(wú)效電平，則馬上暫停傳輸，但測(cè)試過(guò)程仍然進(jìn)行。當(dāng)DREQ變?yōu)橛行щ娖綍r(shí)，就在原來(lái)的基礎(chǔ)上繼續(xù)進(jìn)行傳輸，直到傳輸結(jié)束。（4）級(jí)聯(lián)傳輸方式該方式可以使幾個(gè)8237級(jí)聯(lián)，構(gòu)成主從式DMAC系統(tǒng)。級(jí)聯(lián)時(shí)，從片的HRQ端和主片的DREQ端相連；從片的HLDA端和主片的DACK端相連，而主片的HRQ、HLDA和CPU系統(tǒng)連接。主片和從片都要通過(guò)軟件在模式寄存器中設(shè)置為級(jí)聯(lián)方式。6.3.28237的引腳功能8237引腳主要包括控制信息引腳、地址信息引腳和數(shù)據(jù)信息引腳。控制信息引腳集中在時(shí)序和控制邏輯單元與優(yōu)先級(jí)編碼控制邏輯單元；地址信息引腳和數(shù)據(jù)信息引腳集中在地址、數(shù)據(jù)緩沖器組單元。1．時(shí)序控制信息引腳功能CLK：時(shí)鐘信號(hào)輸入端，用來(lái)控制8237內(nèi)部操作定時(shí)和DMA的數(shù)據(jù)傳輸速率。CS：片選輸入端，低電平有效，CS=0時(shí)可選中本片。一般情況下，由CPU提供的部分高位地址線經(jīng)譯碼輸出選中該片RESET：復(fù)位輸入端，高電平有效。RESET=1時(shí)，8237芯片禁止所有通道的DMA操作。復(fù)位后的8237必須重新初始化才能進(jìn)行DMA操作。READY：“準(zhǔn)備就緒”信號(hào)輸入端，高電平有效。READY=1時(shí)，表示存儲(chǔ)器或外部設(shè)備準(zhǔn)備就緒。在進(jìn)行DMA操作時(shí)，由于所選擇的存儲(chǔ)器或外部設(shè)備端口的傳輸速率較慢，需要延長(zhǎng)總線傳送周期時(shí)，使READY=0，8237則自動(dòng)在存儲(chǔ)器讀或存儲(chǔ)器寫周期中插入等待周期，直到存儲(chǔ)器或端口準(zhǔn)備就緒，發(fā)出狀態(tài)信息使READY=1，DMA恢復(fù)正常操作。AEN：地址允許輸出信號(hào)，高電平有效。AEN=1時(shí)，把外部鎖存器中鎖存的高8位地址送到系統(tǒng)的地址總線AB，與8237芯片直接輸出的低8位地址共同組成16位地址送入地址總線。在AEN=0時(shí)，禁止輸出。………2．地址、數(shù)據(jù)信息引腳地址、數(shù)據(jù)信息引腳由I/O緩沖器引出，地址線為16位，數(shù)據(jù)線為8位。A3～A0：地址總線低4位，雙向。當(dāng)CPU控制總線時(shí)為地址輸入線，用于尋址8237內(nèi)部寄存器；當(dāng)8237控制總線時(shí)為要訪問(wèn)的存儲(chǔ)單元的低4位地址，輸出。A7～A4：地址線，輸出存儲(chǔ)單元低8位地址的高4位。DB7～DB0：DMA控制總線時(shí)，DB7～DB0作為地址線輸出要訪問(wèn)的存儲(chǔ)單元的高8位地址（A15～A8）。CPU控制總線時(shí)，DB7～DB0為8位雙向數(shù)據(jù)線，與系統(tǒng)數(shù)據(jù)總線DB相連。6.3.3內(nèi)部計(jì)數(shù)器及寄存器組內(nèi)部計(jì)數(shù)器及寄存器組主要包括與8237控制功能、地址信息等相關(guān)的寄存器，如狀態(tài)寄存器、控制字寄存器、地址寄存器和字節(jié)計(jì)數(shù)器等。6.3.4DMA應(yīng)用編程計(jì)算機(jī)系統(tǒng)內(nèi)的8237的通道0、通道2和通道3被系統(tǒng)內(nèi)部占用，通道1留給用戶使用。在使用8237進(jìn)行DMA之前，必須首先通過(guò)CPU對(duì)其進(jìn)行初始化編程。其步驟如下。①發(fā)出復(fù)位命令（復(fù)位命令寄存器地址見表6-1）。②寫工作方式控制字到方式寄存器。③寫命令字到命令寄存器。④根據(jù)所選通道，寫基地址和基字節(jié)數(shù)寄存器。⑤設(shè)置屏蔽DMA通道并寫入屏蔽寄存器。⑥由軟件請(qǐng)求DMA操作，則寫入請(qǐng)求寄存器，否則由DREQ控制信號(hào)啟動(dòng)。

6.4I/O端口應(yīng)用及Proteus仿真示例6.4.2