《電子技術(shù)基礎(chǔ)》課件2課題九

課題九集成邏輯門電路9.1TTL與非門9.2CMOS集成邏輯門

9.3集成邏輯門電路的使用

這種集成邏輯門的輸入級(jí)和輸出級(jí)都是由晶體管構(gòu)成，并實(shí)現(xiàn)與非功能，所以稱為晶體管—晶體管邏輯與非門，簡稱TTL與非門。9.1TTL與非門

9.1.1典型TTL與非門電路

1.電路組成圖9.1是典型TTL與非門電路，它由三部分組成：輸入級(jí)由多發(fā)射極管V1和電阻R1組成,完成與邏輯功能；中間級(jí)由V2、R2、R3組成，其作用是將輸入級(jí)送來的信號(hào)分成兩個(gè)相位相反的信號(hào)來驅(qū)動(dòng)V3和V5管；輸出級(jí)由V3、V4、V5、R4和R5組成，其中V5為反相管，V3、V4組成的復(fù)合管是V5的有源負(fù)載，完成邏輯上的“非”。圖9.1典型TTL與非門

2.工作原理

1）當(dāng)輸入端有低電平時(shí)（UiL=0.3V）在圖9.1所示電路中，假如，輸入信號(hào)A為低電平，即UA=0.3V，UB=UC=3.6V（A=0，B=C=1），則對應(yīng)于A端的V1管的發(fā)射結(jié)導(dǎo)通，V1管基極電壓UB1被鉗位在UB1=UA+UbeA=0.3+0.7=1V。該電壓不足以使V1管集電結(jié)、V2及V5管導(dǎo)通，所以V2及V5管截止。由于V2管截止，UC2約為5V。此時(shí)，輸出電壓Uo為：Uo=UoH≈UC2-Ube3-Ube4=5-0.7-0.7=3.6V，即輸入有低電平時(shí)，輸出為高電平。

2）當(dāng)輸入端全為高電平時(shí)(UiH=3.6V)

假如，輸入信號(hào)A=B=C=1，即：UA=UB=UC=3.6V，V1管的基極電位升高，使V2及V5管導(dǎo)通，這時(shí)V1管的基極電壓鉗位在Ub1=Ubc1+Ube2+Ube5=0.7+0.7+0.7=2.1V。于是V1的三個(gè)發(fā)射結(jié)均反偏截止，電源UCC經(jīng)過R1、V1的集電結(jié)向V2、V5提供基流，使V2、V5管飽和，輸出電壓Uo為Uo=UoL=UCES5=0.3V，故輸入全為高電平時(shí)，輸出為低電平。

9.1.2TTL與非門的特性與主要參數(shù)

1.電壓傳輸特性及主要參數(shù)

1)電壓傳輸特性電壓傳輸特性是指與非門輸出電壓uo隨輸入電壓ui變化的關(guān)系曲線。圖9.2(a)、(b)分別為電壓傳輸特性的測試電路和電壓傳輸特性曲線。圖9.2TTL與非門的電壓傳輸特性(a)測試電路；(b)電壓傳輸特性圖9.2（b）所示電壓傳輸特性曲線可分成下列四段：①ab段(截止區(qū))0≤ui＜0.6V,uo=3.6V。②bc段(線性區(qū))0.6V≤ui＜1.3V,uo線性下降。③cd段(轉(zhuǎn)折區(qū))1.3V≤ui＜1.5V,uo急劇下降。④de段(飽和區(qū))ui≥1.5V,uo=0.3V。從電壓傳輸特性可得以下主要參數(shù)：（1）輸出高電平UoH和輸出低電平UoL。UoH是指輸入端有一個(gè)或一個(gè)以上為低電平時(shí)的輸出高電平值；UoL是指輸入端全部接高電平時(shí)的輸出低電平值。UoH的典型值為3.6V，UoL的典型值為0.3V。但是，實(shí)際門電路的UoH和UoL并不是恒定值，考慮到元件參數(shù)的差異及實(shí)際使用時(shí)的情況，手冊中規(guī)定高、低電平的額定值為：UoH=3V，UoL=0.35V。有的手冊中還對標(biāo)準(zhǔn)高電平（輸出高電平的下限值）USH及標(biāo)準(zhǔn)低電平（輸出低電平的上限值）USL規(guī)定：USH≥2.7V,USL=0.5V。

（2）閾值電壓UTH。UTH是電壓傳輸特性的轉(zhuǎn)折區(qū)中點(diǎn)所對應(yīng)的ui值，是V5管截止與導(dǎo)通的分界線，也是輸出高、低電平的分界線。它的含義是：當(dāng)ui<UTH時(shí)，與非門關(guān)門（V5管截止），輸出為高電平;

當(dāng)ui>UTH時(shí)，與非門開門（V5管導(dǎo)通），輸出為低電平。實(shí)際上，閾值電壓有一定范圍，通常取UTH=1.4V。

（3）關(guān)門電平Uoff和開門電平Uon。在保證輸出電壓為標(biāo)準(zhǔn)高電平USH（即額定高電平的90%）的條件下，所允許的最大輸入低電平，稱為關(guān)門電平Uoff。在保證輸出電壓為標(biāo)準(zhǔn)低電平USL（額定低電平）的條件下，所允許的最小輸入高電平，稱為開門電平Uon。Uoff和Uon是與非門電路的重要參數(shù)，表明正常工作情況下輸入信號(hào)電平變化的極限值，同時(shí)也反映了電路的抗干擾能力。一般為：

0.8V≤Uoff≤1.4V，1.4V≤Uon≤1.8V

（4）噪聲容限。低電平噪聲容限是指與非門截止，保證輸出高電平不低于高電平下限值時(shí)，在輸入低電平基礎(chǔ)上所允許疊加的最大正向干擾電壓，用UNL表示。由圖9.2可知，UNL=Uoff-UiH。高電平噪聲容限是指與非門導(dǎo)通，保證輸出低電平不高于低電平上限值時(shí)，在輸入高電平基礎(chǔ)上所允許疊加的最大負(fù)向干擾電壓，用UNH表示。由圖9.2可知,UNH=UiH-Uon。顯然，為了提高器件的抗干擾能力，要求UNL與UNH盡可能地接近。

2.輸入特性

1)輸入伏安特性

輸入伏安特性是指與非門輸入電流隨輸入電壓變化的關(guān)系曲線。圖9.3(a)為測試電路,圖9.3（b）為TTL與非門的輸入伏安特性曲線。一般規(guī)定輸入電流以流入輸入端為正。圖9.3TTL與非門的輸入伏安特性（a）測試電路；（b）輸入伏安特性

由圖9.3可以得到以下幾個(gè)主要參數(shù)：（1）輸入短路電流IiS為當(dāng)輸入端有一個(gè)接地時(shí),流經(jīng)這個(gè)輸入端的電流，如圖9.4所示。由圖9.3得當(dāng)Ui=0時(shí),圖9.4IiS的定義式中，負(fù)號(hào)表示電流是流出的，當(dāng)與非門是由前級(jí)門驅(qū)動(dòng)時(shí)，IiS就是流入（灌入）前級(jí)與非門V5的負(fù)載電流，因此，它是一個(gè)和電路負(fù)載能力有關(guān)的參數(shù)，它的大小直接影響前級(jí)門的工作情況。一般情況下，IiS≤2mA。

（2）輸入漏電流IiH為當(dāng)任何一個(gè)輸入端接高電平時(shí)，流經(jīng)這個(gè)輸入端的電流，如圖9.5所示。由于此電流是流入與非門的，因而是正值。當(dāng)與非門的前級(jí)驅(qū)動(dòng)門輸出為高電平時(shí)，IiH就是前級(jí)門的流出(拉)電流，因此，它也是一個(gè)和電路負(fù)載能力有關(guān)的參數(shù)。顯然，IiH越大,前級(jí)門輸出級(jí)的負(fù)載就越重。一般情況下，IiH<40μA。

IiS和IiH都是TTL與非門的重要參數(shù)，是估算前級(jí)門帶負(fù)載能力的依據(jù)之一。圖9.5IiH的定義

2)輸入端負(fù)載特性

輸入端負(fù)載特性是指輸入端接上電阻Ri時(shí),輸入電壓Ui隨Ri的變化關(guān)系。圖9.6（a）為測試電路，圖9.6（b）為TTL與非門的輸入負(fù)載特性曲線。圖9.6TTL與非門的輸入端負(fù)載特性（a）測試電路;（b）特性曲線由圖9.6（b）可知，開始ui隨Ri增大而上升，但當(dāng)ui=1.4V后，V5導(dǎo)通，V1的基極電位鉗位在2.1V不變，ui亦被鉗位在1.4V，不再隨Ri增大而增大。這時(shí)，V5飽和導(dǎo)通，輸出為低電平0.3V。當(dāng)TTL與非門的一個(gè)輸入端外接電阻Ri時(shí)（其余輸入端懸空），在一定范圍內(nèi)，輸入電壓ui隨著Ri的增大而升高。在V5管導(dǎo)通前，輸入電壓由以上分析可知，輸入端外接電阻的大小，會(huì)影響門電路的工作情況。當(dāng)Ri較小時(shí)，相當(dāng)于輸入信號(hào)是低電平，門電路輸出為高電平；當(dāng)Ri較大時(shí)，相當(dāng)于輸入信號(hào)是高電平，門電路輸出為低電平。

(1）關(guān)門電阻Roff。使TTL與非門輸出為標(biāo)準(zhǔn)高電平USH時(shí)，所對應(yīng)的輸入端電阻Ri的最大值稱為關(guān)門電阻，用Roff表示。（2）開門電阻Ron。使TTL與非門輸出為標(biāo)準(zhǔn)低電平時(shí)，輸入端外接電阻的最小值稱為開門電阻，用Ron表示。這兩個(gè)參數(shù)是與非門電路中的重要參數(shù)。當(dāng)Ri<Roff}時(shí)，TTL與非門截止，輸出高電平；當(dāng)Ri>Ron}時(shí)，TTL與非門導(dǎo)通，輸出低電平。在TTL與非門典型電路中，一般選Roff=0.9kΩ，Ron}≥2.5kΩ。

3.輸出特性

1）輸入為高電平時(shí)的輸出特性（灌電流負(fù)載特性）當(dāng)輸入全為高電平時(shí)，TTL與非門導(dǎo)通，輸出為低電平。此時(shí)，V5管飽和，負(fù)載電流為灌電流，如圖9.7（a）所示。負(fù)載RL越小，灌入V5管的電流IoL越大，V5管飽和程度變淺，輸出低電平值增大，如圖9.7（b）所示。為了保證TTL與非門的輸出為低電平，對IoL要有一個(gè)限制。一般將輸出低電平UoL=0.35V時(shí)灌電流定為最大灌電流Io(Lmax)。圖9.7輸入高電平時(shí)的輸出特性（a）測試電路;（b）特性曲線

2）輸入為低電平時(shí)的輸出特性（拉電流負(fù)載特性）當(dāng)輸入端有一個(gè)低電平時(shí)，TTL與非門截止，輸出為高電平。此時(shí)V5管截止，負(fù)載為拉電流，如圖9.8（a）所示。V3、V4管工作于射極跟隨器狀態(tài)，其輸出電阻很小。負(fù)載RL越小，從TTL與非門拉出的電流IoH越大，門電路的輸出高電平UoH將下降，如圖9.8（b）所示。為了保證TTL與非門的輸出為高電平，IoH不能太大，一般將輸出高電平UoH=2.7V時(shí)的拉電流定為最大拉電流IoHmax。圖9.8輸入低電平時(shí)的輸出特性（a）測試電路;（b）特性曲線

4.其它參數(shù)

1)平均傳輸延遲時(shí)間tpd

平均傳輸延遲時(shí)間tpd是指TTL與非門電路導(dǎo)通傳輸延遲時(shí)間tp1和截止延遲時(shí)間tp2的平均值，即tpd=(tp1+tp2)/2，如圖9.9所示。tpd是衡量門電路開關(guān)速度的一個(gè)重要參數(shù)。一般，tpd=10~40ns。圖9.9tpd的定義

2)空載功耗空載功耗是指TTL與非門輸出端不接負(fù)載時(shí)所消耗的功率。它又分為導(dǎo)通功耗和截止功耗。導(dǎo)通功耗Pon是與非門輸出為低電平時(shí)消耗的功率；截止功耗Poff是與非門輸出為高電平時(shí)消耗的功率。導(dǎo)通功耗大于截止功耗。作為門電路的功耗指標(biāo)通常是指空載導(dǎo)通功耗。TTL門的功耗范圍為12～22mW。9.1.3其它邏輯功能的TTL門電路

在實(shí)際使用的數(shù)字系統(tǒng)中，往往需要多種多樣邏輯功能的門電路，僅有與非門一種基本單元電路是滿足不了需求的。在TTL與非門的基礎(chǔ)上稍作改動(dòng)，或?qū)⑴c非門中的若干部分組合起來，便可形成不同類型且具有特殊功能的TTL門電路。

1.集電極開路與非門（OC門）

在實(shí)際使用中，有時(shí)需要將多個(gè)與非門的輸出端直接并聯(lián)來實(shí)現(xiàn)“與”的功能，如圖9.10所示。只要Y1或Y2有一個(gè)為低電平,Y便為低電平,只有當(dāng)Y1和Y2均為高電平時(shí),Y才為高電平。因此,這個(gè)電路實(shí)現(xiàn)的邏輯功能是Y=Y1·Y2,即能實(shí)現(xiàn)“與”的功能。這種用“線”連接形成“與”功能的方式稱為“線與”。圖9.10與非門輸出端直接并聯(lián)但是，并不是所有形式的與非門都能接成“線與”電路。具有推拉式輸出的與非門，其輸出端就不允許進(jìn)行線與連接。因此，無論輸出是高電平還是低電平，輸出電阻都比較低，如果將兩個(gè)輸出端直接相連，當(dāng)一個(gè)門的輸出為高電平，另一個(gè)門輸出為低電平時(shí)，就會(huì)形成一條從+UCC到地的低阻通路，必將產(chǎn)生一個(gè)很大的電流從截止門的V4管灌入到導(dǎo)通門的V5管，如圖9.11所示。這個(gè)電流不僅會(huì)使導(dǎo)通門的輸出低電平抬高，甚至?xí)p壞兩個(gè)門的輸出管，這是不允許的。為了克服一般TTL門不能直接相連的缺點(diǎn)，人們又研制出了集電極開路與非門。

圖9.11兩個(gè)TTL與非門輸出端相連

圖9.12集電極開路與非門

(a)電路；

(b)

邏輯符號(hào)

圖9.13OC門單個(gè)使用時(shí)的接法圖9.14

n個(gè)OC門輸出端并聯(lián)接法

2.三態(tài)門三態(tài)門就是輸出有三種狀態(tài)的與非門，簡稱TSL門。它與一般TTL與非門的不同點(diǎn)是：

(1)輸出端除了可以輸出高、低電平兩種狀態(tài)外，還可以出現(xiàn)第三種狀態(tài)——高阻狀態(tài)（或稱禁止?fàn)顟B(tài)）；

(2)輸入級(jí)多了一個(gè)“控制端”（或稱使能端）E。圖9.15（a）為三態(tài)門電路，圖9.15（b）為三態(tài)門的邏輯符號(hào)。

-圖9.15三態(tài)門(a)電路;(b)邏輯符號(hào)

從圖9.15(a)得知：（1）當(dāng)E=0時(shí)，P點(diǎn)為高電平，VD截止對與非門無影響，電路處于正常工作狀態(tài)，Y=AB。（2）當(dāng)E=1時(shí)，P點(diǎn)為低電平，VD管導(dǎo)通，使V2管的集電極電壓Uc2≈1V，因而V4管截止。同時(shí)，由于E=1，因而V1管的基極電壓Ub1=1V，則V2、V5管也截止。這時(shí)從輸出端看進(jìn)去，電路處于高阻狀態(tài)。這種門的真值表如表9.1所示。ABY1××高阻態(tài)0001001101010110表9.1TSL門的真值表

從前面分析可知：圖9.15所示三態(tài)門是在=0時(shí),與非門處于正常工作狀態(tài)，所以，在邏輯符號(hào)中，端加小圓圈表示控制端為低電平有效。必須注意，還有一種三態(tài)門是在控制端為高電平時(shí)，與非門處于工作狀態(tài)，在其邏輯符號(hào)中E端沒有小圓圈，表示控制端是高電平有效，如圖9.16所示。在實(shí)際應(yīng)用三態(tài)門時(shí)，請注意區(qū)分控制端E是低電平有效還是高電平有效。三態(tài)門主要應(yīng)用在數(shù)字系統(tǒng)的總線結(jié)構(gòu)中，實(shí)現(xiàn)用一條總線有秩序地傳送幾組不同數(shù)據(jù)或信號(hào)，如圖9.17所示。圖9.16控制端高電平有效的三態(tài)門的邏輯符號(hào)圖9.17用三態(tài)門接成總只要按時(shí)間順序輪流接低電平，那么，同一條總線可分時(shí)傳遞。值得注意的是：在任一時(shí)刻，,中只能有一個(gè)控制端為低電平，使該門信號(hào)進(jìn)入總線，其余所有控制端均應(yīng)為高電平，對應(yīng)門處于高阻狀態(tài)，不影響總線上信號(hào)的傳輸。三態(tài)門還可實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸，如圖9.18所示。當(dāng)E=1時(shí)，G1工作，G2為高阻態(tài)，數(shù)據(jù)由A傳輸?shù)紹。當(dāng)E=0時(shí)，G2工作，G1為高阻態(tài)，總線上的數(shù)據(jù)由B傳輸?shù)紸。圖9.18用三態(tài)門實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸9.1.4TTL集成邏輯門電路產(chǎn)品系列目前,國產(chǎn)TTL集成邏輯門電路產(chǎn)品有54/74、54H/74H、54S/74S、54LS/74LS等四大系列。其中54/74系列相當(dāng)于舊型號(hào)CT1000系列，為標(biāo)準(zhǔn)系列；54H/74H系列相當(dāng)于舊型號(hào)CT2000系列，為高速系列；54S/74S系列相當(dāng)于舊型號(hào)CT3000系列，為肖特基系列；54LS/74LS系列相當(dāng)于舊型號(hào)CT4000系列，為低功耗肖特基系列。

TTL集成邏輯門電路產(chǎn)品型號(hào)中，54表示國際通用54系列，74表示國際通用74系列，H表示高速系列，S表示肖特基系列，LS表示低功耗肖特基系列；C表示中國，T表示TTL集成邏輯門電路。

表9.274系列TTL與非門的傳輸延遲時(shí)間和功耗

由表9.2可知：（1）H型和S型相比較，功耗相近，但S型速度較高，較優(yōu)于H型。（2）L型和LS型相比較，功耗相近，而LS型速度較高，在低功耗高速場合更多地使用LS型。（3）

標(biāo)準(zhǔn)型和LS型相比較，速度相近，但LS型功耗較小，

較優(yōu)于標(biāo)準(zhǔn)型產(chǎn)品。

9.2其它集成門電路簡介9.2.1CMOS反相器

CMOS反相器電路如圖9.19（a）所示。它是由NMOS管VN和PMOS管VP組合而成的。VN和VP的柵極相連，作為反相器的輸入端；漏極相連，作為反相器的輸出端。VP是負(fù)載管，其源極接電源UDD的正極，VN為放大管（驅(qū)動(dòng)管），其源極接地。為了使電路正常工作，要求電源電壓大于兩管開啟電壓的絕對值之和，即UDD>|UTP|+UTN。圖9.19CMOS反相器及其等效電路電路圖;(b)輸入為低電平時(shí)的等效電路;(c)輸入為高電平時(shí)的等效電路

1.工作原理

設(shè)+UDD=+10V，VN、VP的開啟電壓UTN=|UTP|，其工作原理如下：

(1)當(dāng)輸入電壓為低電平時(shí)，即UGSN=0，VN截止，等效電阻極大，相當(dāng)于S1斷開，而UGSP=-UDD<UTP，所以VP導(dǎo)通，導(dǎo)通等效電阻極小，相當(dāng)于S2接通，如圖9.19（b）所示，輸出電壓為高電平，即Uo≈+UDD。

(2)當(dāng)輸入電壓為高電平時(shí),工作情況正好相反,VN導(dǎo)通,VP截止,相當(dāng)于S1接通,S2斷開,如圖9.19（c）所示，輸出電壓為低電平，即Uo≈0V。綜上所述，可以得出以下結(jié)論：①輸出電壓Uo與輸入電壓Ui是反相關(guān)系。②反相器不論輸入是高電平還是低電平，VN管和VP管中總有一個(gè)處于截止?fàn)顟B(tài)，靜態(tài)電流近似為零，所以靜態(tài)功耗很小。③VN管和VP管跨導(dǎo)gm都較大，即導(dǎo)通等效電阻都很小，能為負(fù)載電容提供一個(gè)低阻抗的充電回路，因而開關(guān)速度較高。圖9.20CMOS反相器電壓傳輸特性

2.CMOS反相器的電壓傳輸特性

典型的CMOS反相器的電壓傳輸特性曲線如圖9.20所示。由圖可知，電壓傳輸特性的過渡區(qū)比較陡峭，說明CMOS反相器雖有動(dòng)態(tài)功耗，但其平均功耗仍遠(yuǎn)低于其它任何一種邏輯電路。這是CMOS電路的突出特點(diǎn)。另外，VN和VP的特性接近相同，使電路有互補(bǔ)對稱性，即VN和VP互為負(fù)載管，顯然，閾值電壓VTH接近UDD/2，所以CMOS反相器的電壓傳輸特性曲線比較接近理想開關(guān)特性。

3.CMOS反相器的主要特點(diǎn)

CMOS反相器具有以下特點(diǎn)：

(1)靜態(tài)功耗小。

(2)工作速度高。

(3)抗干擾能力強(qiáng)。由于UTH=UDD/2，UoL≈0，UoH≈+UDD，則它的噪聲容限為UNL=UNH=UDD/2，因而抗干擾能力強(qiáng)。

(4)扇出系數(shù)大。因?yàn)閂N、VP管的導(dǎo)通等效電阻都比較小，所以拉電流和灌電流負(fù)載能力都很強(qiáng)，可以驅(qū)動(dòng)比較多的同類型CMOS門電路。

(5)只用一組電源，且允許電源電壓在3～18V范圍內(nèi)變化，所以CMOS的電源電壓波動(dòng)范圍大。

(6）

制造工藝復(fù)雜，

成本高，

且門電路的集成度較小。

9.2.2CMOS門電路圖9.21所示是一個(gè)兩輸入端的CMOS與非門電路，它是由兩個(gè)CMOS反相器構(gòu)成的。A、B為輸入端，Y為輸出端。其工作原理如下：

(1）當(dāng)輸入端A或B中有一個(gè)為低電平時(shí)，兩個(gè)串聯(lián)的NMOS管VN1、VN2中至少有一個(gè)截止，而并聯(lián)的PMOS管VP1、VP2中至少有一個(gè)是導(dǎo)通的，所以，輸出端Y是高電平。

(2）當(dāng)輸入端A和B都為高電平時(shí)，VN1、VN2導(dǎo)通，VP1、VP2截止，輸出端Y為低電平。電路符合與非門的邏輯關(guān)系：

圖9.21CMOS與非門電路

圖9.22CMOS或非門電路

2.CMOS或非門圖9.22所示是一個(gè)兩輸入端的CMOS或非門電路。A、B為輸入端，Y為輸出端。其工作原理如下：

(1）當(dāng)輸入端A和B都為低電平時(shí)，并聯(lián)的VN1、VN2均截止，串聯(lián)的VP1、VP2導(dǎo)通，其輸出端Y是高電平。

(2）當(dāng)輸入端A或B中有一個(gè)為高電平時(shí)，VN1、VN2中至少有一個(gè)導(dǎo)通，而VP1、VP2中至少有一個(gè)截止，所以，輸出端Y是低電平。該電路符合或非門的邏輯關(guān)系：Y=A+B。

3.CMOS三態(tài)門圖9.23（a）所示是CMOS三態(tài)門，其中VP1和VN1組成CMOS反相器，VP2與VP1串聯(lián)后接電源，VN2與VN1串聯(lián)后接地。VP2、VN2受使能端E控制。

A為輸入端，Y為輸出端。

CMOS三態(tài)門的工作原理如下：

(1）當(dāng)E=0時(shí)，VP2、VN2均導(dǎo)通，電路處于工作狀態(tài)，Y=A。

(2）當(dāng)E=1時(shí)，VP2、VN2均截止，輸出端如同斷開，呈高阻狀態(tài)。

圖9.23CMOS三態(tài)門

4.CMOS傳輸門和模擬開關(guān)

1）CMOS傳輸門將P溝道增強(qiáng)型MOS管VP和N溝道增強(qiáng)型MOS管VN并聯(lián)起來，并在兩管的柵極加互補(bǔ)的控制信號(hào)就構(gòu)成CMOS傳輸門，簡稱TG。其電路及邏輯符號(hào)如圖9.24所示。它是一種傳輸信號(hào)的可控開關(guān)電路。

圖9.24CMOS傳輸門（a）

電路;（b）

邏輯符號(hào)

CMOS傳輸門的工作原理如下：設(shè)電源電壓UDD=10V，控制信號(hào)的高、低電平分別為+10V和0V，兩管的開啟電壓的絕對值均為3V，輸入信號(hào)ui的變化范圍為0～+UDD。（1）當(dāng)uC=0V， 時(shí)：ui在0～+10V之間變化時(shí)，VN、VP均