模擬集成電路設(shè)計(jì) 課件 第10章 Sigma-delta ADC

1

10.5Sigma-deltaADC2

1.Σ-?（Sigma-delta）ADC簡(jiǎn)介

前面介紹的ADC統(tǒng)稱(chēng)為奈奎斯特采樣率ADC（Nyquist-RateADC）。由于模擬元器件的特性失配和電路的非理想特性，這些ADC的分辨率被限制在10~12-bit以?xún)?nèi)，為了進(jìn)一步提高ADC的分辨率和變換精度（ENOB），必須采用一些電路補(bǔ)償和數(shù)字校準(zhǔn)技術(shù)。

Σ-ΔADC，又稱(chēng)為過(guò)采樣ADC，主要用高速數(shù)字電路實(shí)現(xiàn)，即以速度換精度，不需要復(fù)雜的高精度（匹配）模擬電路，電路實(shí)現(xiàn)容易。Σ-ΔADC是高分辨率（16~24-bit）、低中速ADC，廣泛應(yīng)用在數(shù)字音頻和高精度信號(hào)檢測(cè)等要求高分辨率的場(chǎng)合。31.Σ-?ADC簡(jiǎn)介Σ-ΔADC（Sigma-deltaADC），或過(guò)采樣ADC（Over-SamplingADC）Σ-?ADC變換原理（提高分辨率或有效位數(shù)的措施）過(guò)采樣（Over-Sampling）+噪聲整形（Noiseshaping）→減小信號(hào)帶寬內(nèi)的量化噪聲→提高ADC的信噪比和分辨率（有效位數(shù)）fS=M×fN4

Σ-?ADC的特點(diǎn)適應(yīng)于高分辨率、中/低速A/D變換（通常用于音頻領(lǐng)域）。相對(duì)于輸入模擬信號(hào)的帶寬，采樣頻率遠(yuǎn)遠(yuǎn)高于Nyquist頻率，故稱(chēng)為過(guò)采樣ADC。過(guò)采樣率（OSR：Over-SamplingRatio）M定義為M=fs/2fb=fs/fN，其中fs為采樣頻率，fb為輸入模擬信號(hào)的最高頻率，

fN=2fb為奈奎斯特頻率。量化噪聲的頻率分布被整形，即在高頻領(lǐng)域被放大，而在輸入信號(hào)帶寬內(nèi)被抑制，即Noiseshaping。信號(hào)帶寬以外的高頻成分可用數(shù)字濾波器濾除，輸入端不需要高階的防止頻譜混疊的復(fù)雜高精度抗混疊模擬濾波器。容易和數(shù)字電路結(jié)合，適應(yīng)于混合信號(hào)CMOS集成電路實(shí)現(xiàn)。主要用高速數(shù)字電路實(shí)現(xiàn)（以速度換精度），不需要復(fù)雜的高精度（匹配）模擬電路。1.Σ-?ADC簡(jiǎn)介5過(guò)采樣技術(shù)（Over-Sampling）1.Σ-?ADC簡(jiǎn)介

根據(jù)奈奎斯特采樣定理，若輸入模擬信號(hào)的最高頻率（帶寬）為

fb，則最小采樣頻率（奈奎斯特頻率）fN=2fb。若實(shí)際的采樣頻率fs遠(yuǎn)高于奈奎斯特頻率

fN，則過(guò)采樣率（Over-SamplingRatio）M定義為：采樣頻率fs=fN采樣頻率fs=MfN量化噪聲的功率譜密度6過(guò)采樣技術(shù)（Over-Sampling）1.Σ-?ADC簡(jiǎn)介信號(hào)帶寬內(nèi)的量化噪聲功率為：

在ADC的分辨率N不變（Δ=VREF/2N不變）的前提下，利用過(guò)采樣技術(shù)，信號(hào)帶寬內(nèi)的量化噪聲功率減小為原來(lái)的1/M，M越大，量化噪聲功率越小。過(guò)采樣ADC在信號(hào)帶寬內(nèi)的信噪比為:

隨著過(guò)采樣率M的增加，信號(hào)帶寬內(nèi)的量化噪聲功率減少，SNR增加，使得有效位數(shù)（ENOB）增加。因此，利用過(guò)采樣技術(shù)可提高ADC的變換精度。7量化噪聲與輸入信號(hào)Vin無(wú)關(guān)量化噪聲的概率密度函數(shù)(PDF)在[-Δ/2~+Δ/2]之間是均勻分布的量化噪聲是相互獨(dú)立的，功率譜密度Se(f)均勻分布在(-fs/2~fs/2)之間ADC的量化噪聲（線性模型）量化誤差e:0~±Δ/2假定量化噪聲是加性白噪聲：1.Σ-?ADC簡(jiǎn)介81)量化噪聲的平均功率：2)設(shè)輸入正弦信號(hào)為：Vin(t)=Acos(ω0t+φ)，則其一個(gè)周期內(nèi)的平均功率為：Ps=A2/2=(Δ×2N-1)2/2

3)SNR=Ps/Pe=[(Δ×2N-1)2/2]/(Δ2/12)=1.5×22N

SNR(dB)=10log(Ps/Pe)=6.02N+1.76，量化器位數(shù)N每增加1-bit，SNR約增加6dB。功率密度譜Se(f)=1.Σ-?ADC簡(jiǎn)介

4)有效位數(shù)（ENOB）：

9

假設(shè)過(guò)采樣率為M，則采樣頻率為Mfs，此時(shí)量化噪聲功率均勻分布在(-Mfs/2~+Mfs/2)之間，即此時(shí)的量化噪聲功率譜密度Se(f)為：信號(hào)帶寬內(nèi)的量化噪聲功率為：M增加，Pe減小1.Σ-?ADC簡(jiǎn)介Σ-ΔADC在信號(hào)帶寬內(nèi)的最大信噪比：

隨著過(guò)采樣率M增加，信號(hào)帶寬內(nèi)的量化噪聲功率減少，SNR增加，有效位數(shù)（ENOB）增加。10噪聲整形技術(shù)（Noiseshaping）1.Σ-?ADC簡(jiǎn)介

利用高通濾波器將信號(hào)帶寬fb內(nèi)的量化噪聲進(jìn)一步衰減，而保持信號(hào)能夠正常通過(guò)，可進(jìn)一步提高信號(hào)帶寬內(nèi)的信噪比，從而提高過(guò)采樣ADC的變換精度。量化噪聲被高通濾波器整形，在信號(hào)帶寬fb內(nèi)的量化噪聲被減小。11

2.Σ-?調(diào)制器

在Σ-ΔADC中，過(guò)采樣與噪聲整形的功能均在Σ-Δ調(diào)制器（量化器）中實(shí)現(xiàn)，Σ-Δ調(diào)制器是Σ-ΔADC的核心電路模塊。

下面從增量調(diào)制的原理出發(fā)，然后逐步引入Σ-Δ調(diào)制器的結(jié)構(gòu)和工作原理。過(guò)采樣與噪聲整形12

2.Σ-?調(diào)制器

調(diào)制信號(hào)Xn(t)的產(chǎn)生：根據(jù)前一個(gè)采樣周期Δt結(jié)束時(shí)的Xa(t)與Xn(t)的相對(duì)大小，來(lái)決定下一個(gè)采樣周期Δt內(nèi)Xn(t)的值，如果Xa(t)>Xn(t)，則給Xn(t)增加一個(gè)Δ電壓值，如果Xa(t)<Xn(t)，則將Xn(t)減小一個(gè)Δ電壓值。

增量調(diào)制的編碼方式為：當(dāng)Xn(t)增加一個(gè)Δ時(shí)輸出編碼為1，減小一個(gè)Δ時(shí)輸出編碼為0。顯然，調(diào)制信號(hào)Xn(t)的兩相鄰階梯之間的差值被限制在Δ范圍內(nèi)，當(dāng)Δt足夠小時(shí)，且輸入模擬信號(hào)Xa(t)變化較慢時(shí)，Xn(t)可以近似表示Xa(t)。1-bit增量調(diào)制的思想Δt和Δ越小，Xn(t)與Xa(t)的接近程度越高，當(dāng)Δt和Δ都趨向于0時(shí)，Xn(t)與Xa(t)就完全相同。

13

2.Σ-?調(diào)制器

1-bit增量調(diào)制器的結(jié)構(gòu)將模擬輸入電壓Xa(t)與調(diào)制信號(hào)Xn(t)的差值e=Xa(t)-Xn(t)，輸入到量化編碼器進(jìn)行編碼，若e<0，輸出編碼為1，若e>0，則輸出編碼為0。積分器用來(lái)產(chǎn)生調(diào)制信號(hào)Xn(t)，每隔一個(gè)采樣間隔Δt，根據(jù)輸出編碼的值決定在積分器輸出電壓的基礎(chǔ)上增加或者減小一個(gè)Δ電壓值。如果輸出編碼為1，則積分器的輸出減小一個(gè)Δ電壓值，如果輸出編碼為0，則積分器的輸出增加一個(gè)Δ電壓值。量化編碼器的采樣頻率為fs（fs=1/Δt）14

1-bit增量調(diào)制器的過(guò)載量化噪聲當(dāng)輸入模擬信號(hào)Xa(t)的斜率發(fā)生陡變時(shí)，由于每個(gè)采樣間隔Δt內(nèi)，階梯信號(hào)Xn(t)只能增加或減小一個(gè)Δ電壓值，導(dǎo)致Xn(t)跟不上Xa(t)的變化，形成了很大的失真，這種失真稱(chēng)為過(guò)載現(xiàn)象，由此產(chǎn)生的誤差稱(chēng)為過(guò)載量化噪聲。

積分器的輸出信號(hào)上升或下降的斜率是固定不變的，其斜率為D=Δ/Δt=fsΔ，它稱(chēng)為調(diào)制器的最大跟蹤斜率。當(dāng)輸入模擬信號(hào)的斜率超過(guò)D時(shí)將發(fā)生過(guò)載現(xiàn)象。假定輸入模擬信號(hào)為Xa(t)=Asin(2πfat)，則其斜率的最大值為2Aπfa，因此為了不發(fā)生過(guò)載現(xiàn)象，必須滿(mǎn)足：2Aπfa≤fsΔ。輸入信號(hào)頻率越高，允許的最大輸入幅值A(chǔ)越小。

2.Σ-?調(diào)制器15

1-bit增量調(diào)制器的改進(jìn)對(duì)于前面所述的增量調(diào)制器，為了不發(fā)生過(guò)載失真，輸入信號(hào)的允許最大幅值與輸入信號(hào)的頻率有關(guān)。為了克服這一缺點(diǎn)，在增量調(diào)制器的前端增加一個(gè)積分器。假定輸入模擬信號(hào)為Xa(t)=Asin(2πfat)，則Xi(t)的最大斜率為A，因此為了不發(fā)生過(guò)載現(xiàn)象，只要滿(mǎn)足A≤fsΔ即可。此時(shí)，輸入信號(hào)的允許最大幅值與輸入信號(hào)的頻率無(wú)關(guān)。

2.Σ-?調(diào)制器16一階Σ-?調(diào)制器的基本結(jié)構(gòu)兩個(gè)積分器合并1-bit增量調(diào)制器中同時(shí)存在對(duì)誤差求增量（Δ）與求和（Σ）的運(yùn)算，故稱(chēng)為Σ-Δ調(diào)制器。17

一階Σ-?調(diào)制器的基本結(jié)構(gòu)一階Σ-?調(diào)制器的離散線性模型

為了便于在離散域?qū)崿F(xiàn)Σ-Δ調(diào)制器，需要將上述一階Σ-Δ調(diào)制器的結(jié)構(gòu)轉(zhuǎn)換為其離散線性模型（z域）。圖中，量化器用量化噪聲eq[n]表示，積分器用離散形式的累加器表示，1-bitDAC的傳遞函數(shù)用單位增益表示。18

一階Σ-?調(diào)制器的基本結(jié)構(gòu)一階Σ-?調(diào)制器的離散線性模型積分器的時(shí)域輸入-輸出關(guān)系為：v[n]=e[n-1]+v[n-1]，則其z域的傳遞函數(shù)為：由于Y(z)=V(z)+Eq(z)，E(z)=X(z)-Y(z)，

19

一階Σ-?調(diào)制器的基本結(jié)構(gòu)

噪聲傳遞函數(shù)（NoiseTransferFunction，NTF）

20

一階Σ-?調(diào)制器的基本結(jié)構(gòu)

當(dāng)頻率在0~fs/2之間時(shí)，由于噪聲的傳遞函數(shù)具有高通濾波器的特性，可使量化噪聲的低頻成分被衰減，高頻成分被增大，即實(shí)現(xiàn)了噪聲整形（Noiseshaping）。量化噪聲的高頻成分最終可用低通數(shù)字濾波器濾除，從而可實(shí)現(xiàn)高精度的A/D變換，這就是Σ-Δ調(diào)制器的噪聲整形原理。噪聲傳遞函數(shù)21

一階Σ-?調(diào)制器的基本結(jié)構(gòu)

M為過(guò)采樣率（fs=2Mfb），顯然，M越大，輸入信號(hào)帶寬內(nèi)的量化噪聲功率越小。22

一階Σ-?調(diào)制器的基本結(jié)構(gòu)

對(duì)于1-bitΣ-Δ調(diào)制器，其輸出y[n]只可能有兩個(gè)值：1或0。除非輸入信號(hào)恰好是這兩個(gè)值中的一個(gè)，否則輸入和輸出是不可能相等的，這樣輸入和輸出之間就存在一個(gè)誤差e[n]。

假設(shè)輸入信號(hào)x[n]是一個(gè)直流信號(hào)，如果輸出y[n]=1，則表明輸入信號(hào)比輸出小，此時(shí)的誤差e[n]是一個(gè)負(fù)值，e[n]經(jīng)過(guò)積分器的累積產(chǎn)生v[n]。經(jīng)過(guò)若干個(gè)時(shí)鐘周期后，當(dāng)負(fù)的誤差積累得足夠大時(shí)，就會(huì)使輸出y[n]=0（輸入信號(hào)比輸出大）。由于y[n]=0，將使誤差信號(hào)e[n]為正，同樣當(dāng)正的誤差積累得足夠大時(shí)，又會(huì)使輸出y[n]=1。

經(jīng)過(guò)平均，由于正負(fù)誤差相互抵消，使得輸入輸出之間的誤差不斷減小。經(jīng)過(guò)一段時(shí)間后，1和0出現(xiàn)的密度就代表了直流輸入的值，輸入的值越大，出現(xiàn)1的幾率就越大，反之出現(xiàn)0的幾率就越大。因此，輸出y(n)是一個(gè)1-bit數(shù)字碼流，它的平均值就是輸入的近似值。23

一階Σ-?調(diào)制器的基本結(jié)構(gòu)輸入為直流信號(hào)（5/9）時(shí)Σ-?調(diào)制器的輸出

輸入Xa(t)=5/9采樣點(diǎn)數(shù)24輸入為正弦信號(hào)時(shí)Σ-?調(diào)制器的輸出

采樣點(diǎn)數(shù)

一階Σ-?調(diào)制器的基本結(jié)構(gòu)25

一階Σ-?調(diào)制器的基本結(jié)構(gòu)一階1-bitΣ-?調(diào)制器的電路實(shí)現(xiàn)該電路由1-bit量化器（鎖存比較器，動(dòng)作頻率為fs）、1-bit開(kāi)關(guān)電容DAC以及一個(gè)積分器組成。積分器由開(kāi)關(guān)電容電路實(shí)現(xiàn)。26

一階Σ-?調(diào)制器的基本結(jié)構(gòu)Φ1和Φ2為一對(duì)互補(bǔ)的CMOS開(kāi)關(guān)。當(dāng)Φ1閉合時(shí)（Φ2斷開(kāi)），電容C1對(duì)輸入電壓Vin進(jìn)行采樣，A點(diǎn)的電荷QA=-C1Vin；當(dāng)Φ2閉合（Φ1斷開(kāi)）時(shí)，接入DAC的輸出電壓VDAC，電容C1上的電荷重新分配（OPAMP的反向輸入端為虛地），此時(shí)A點(diǎn)的電荷QA=C1(0-VDAC)+C2(0-VB)。由于A點(diǎn)的電荷守恒，可求得積分器的輸出電壓VB為：如果令C1=C2，積分器的離散域輸出電壓可表示為：

該電路可實(shí)現(xiàn)對(duì)誤差求增量（Vin與VDAC的差值）以及求和（積分）的運(yùn)算。27

一階Σ-?調(diào)制器的基本結(jié)構(gòu)一階1-bitΣ-Δ調(diào)制器電路中各點(diǎn)電壓的波形示意圖（Vin=+Vref/4）28

2.Σ-?調(diào)制器

進(jìn)一步提高Σ-?ADC分辨率（有效位數(shù)）的其它措施：隨著過(guò)采樣率M、量化bit數(shù)以及Σ-?調(diào)制器的階數(shù)的增加，Σ-?ADC的SNR和有效位數(shù)提高。但是，提高過(guò)采樣率M，但將導(dǎo)致電路高速化采用高階、多級(jí)Σ-?調(diào)制器采用多位量化器29

2.Σ-?調(diào)制器采用高階、多級(jí)Σ-?調(diào)制器二階Σ-Δ調(diào)制器在一階Σ-?調(diào)制器的前饋支路中增加一個(gè)積分器，則可形成二階Σ-?調(diào)制器

30

2.

Σ-?調(diào)制器采用高階、多級(jí)Σ-?調(diào)制器

Σ-Δ調(diào)制器的階數(shù)L越高，信號(hào)帶寬內(nèi)的量化噪聲傳遞函數(shù)幅值越小。因此，采用高階Σ-?調(diào)制器，可以更加有效地實(shí)現(xiàn)噪聲整形，使得信號(hào)帶寬內(nèi)的量化噪聲的功率密度顯著減小。但是，高階（三階及以上）的Σ-Δ調(diào)制器的穩(wěn)定性能變差，為此，需要引入多級(jí)Σ-?調(diào)制器。31

2.Σ-?調(diào)制器采用高階、多級(jí)Σ-?調(diào)制器

多級(jí)Σ-?調(diào)制器，稱(chēng)為MASH（Multi-stagenoiseshaping）方式Σ-?調(diào)制器，它是將多個(gè)低階Σ-?調(diào)制器級(jí)聯(lián)而形成的，這種結(jié)構(gòu)可提高高階Σ-?調(diào)制器的穩(wěn)定性。

例如，由于一階和二階Σ-?調(diào)制器的穩(wěn)定性較好，可將多個(gè)這種低階的Σ-?調(diào)制器級(jí)聯(lián)，即可形成一個(gè)高階的Σ-?調(diào)制器，這種多級(jí)Σ-?調(diào)制器既具有高階的噪聲整形效果、又具有良好的穩(wěn)定性。32

2.

Σ-?調(diào)制器采用多位量化器

前面討論的均為1-bitΣ-Δ調(diào)制器，采用多位（Multi-bit）量化器（4~6-bit），可提高Σ-Δ調(diào)制器的SNR。過(guò)采樣ADC在信號(hào)帶寬內(nèi)的信噪比SNR為：

隨著量化器的位數(shù)N增加，ADC的SNR提高?；蛘撸贏DC的SNR確定的前提下，采用多位量化器后（N增加），可以相應(yīng)降低高階Σ-?調(diào)制器的階數(shù)或過(guò)采樣率M，有利于設(shè)計(jì)穩(wěn)定的Σ-?調(diào)制器。

但是，對(duì)于采用多