《電子封裝、微機(jī)電與微系統(tǒng)》課件第11章

第十一章SOC技術(shù)11.1SOC技術(shù)的基本概念和特點(diǎn)11.2SOC技術(shù)的優(yōu)缺點(diǎn)11.3SOC的關(guān)鍵技術(shù)11.4SOC現(xiàn)狀11.5我國(guó)SOC發(fā)展策略11.6SOC技術(shù)面臨的問(wèn)題11.7SOC技術(shù)的新發(fā)展

1946年2月15日，世界上第一臺(tái)計(jì)算機(jī)ENIAC問(wèn)世，如圖11-1所示。ENIAC包含：70000個(gè)電阻、10000個(gè)電容、1500個(gè)繼電器、6000個(gè)手動(dòng)開(kāi)關(guān)。ENIAC長(zhǎng)30.48米，寬1米，占地面積170平方米，重達(dá)30噸。圖11-1世界上第一臺(tái)計(jì)算機(jī)ENIAC

11.1SOC技術(shù)的基本概念和特點(diǎn)

SOC技術(shù)始于20世紀(jì)90年代中期。隨著半導(dǎo)體工藝技術(shù)的發(fā)展，IC設(shè)計(jì)者能夠?qū)⒂鷣?lái)愈復(fù)雜的功能集成到單硅片上，SOC正是在集成電路(IC)向集成系統(tǒng)(IS)轉(zhuǎn)變的大方向下產(chǎn)生的。圖11-2SOC結(jié)構(gòu)SOC技術(shù)具有如下特點(diǎn)。

1)規(guī)模大、結(jié)構(gòu)復(fù)雜

2)速度高、時(shí)序關(guān)系嚴(yán)密

3)集成工藝要求極高

11.2SOC技術(shù)的優(yōu)缺點(diǎn)

SOC具有以下方面的優(yōu)勢(shì)：

●低耗電量。隨著電子產(chǎn)品向小型化、便攜化發(fā)展，省電需求越來(lái)越重要，由于SOC產(chǎn)品多采用內(nèi)部信號(hào)的傳輸，因此可以大幅降低功耗。

●減少體積。數(shù)片IC集成為一片SOC后，可有效縮小在電路板上占用的面積，滿足重量輕、體積小的要求?！褙S富的系統(tǒng)功能。隨著微電子技術(shù)的發(fā)展，在相同IC內(nèi)部，SOC可集成更多的功能元件和組件，系統(tǒng)功能豐富。

●傳輸速度快。隨著芯片內(nèi)部信號(hào)傳遞距離的縮短，信號(hào)的傳輸速度顯著加快，從而使產(chǎn)品性能得到大幅度提高。

●節(jié)省成本。成熟的IP模塊可以減少研發(fā)成本，降低研發(fā)時(shí)間。雖然，使用基于IP模塊的設(shè)計(jì)方法可以簡(jiǎn)化系統(tǒng)設(shè)計(jì)，縮短設(shè)計(jì)時(shí)間，但隨著SOC復(fù)雜性的提高和設(shè)計(jì)周期的進(jìn)一步縮短，也給IP模塊的復(fù)用帶來(lái)了許多問(wèn)題：

●要將IP模塊集成到SOC中，要求設(shè)計(jì)者完全理解復(fù)雜IP模塊的功能、接口和電氣特性，如微處理器、存儲(chǔ)器、控制器、總線等各自的特性。

●隨著系統(tǒng)復(fù)雜度的提高，要得到完全吻合的時(shí)序越來(lái)越困難。即使每個(gè)IP模塊的布局都是預(yù)先定義的，但把它們集成在一起，仍會(huì)產(chǎn)生一些不可預(yù)見(jiàn)的問(wèn)題，如噪聲、串?dāng)_、耦合等，這些都對(duì)系統(tǒng)的性能有很大的影響。

●由于芯片結(jié)構(gòu)的復(fù)雜度加大，導(dǎo)致測(cè)試成本增加，生產(chǎn)成品率下降。

11.3SOC的關(guān)鍵技術(shù)

11.3.1IP模塊復(fù)用設(shè)計(jì)

SOC設(shè)計(jì)的最大挑戰(zhàn)之一是IP模塊的有效使用和復(fù)用。由于設(shè)計(jì)一種復(fù)雜的系統(tǒng)芯片需要很長(zhǎng)的時(shí)間，系統(tǒng)設(shè)計(jì)、軟件開(kāi)發(fā)、工藝制作等的專(zhuān)業(yè)人員必須組成緊密合作的團(tuán)隊(duì)，以保證產(chǎn)品及時(shí)上市。近年來(lái)，電子產(chǎn)品的更新?lián)Q代周期不斷縮短，而系統(tǒng)芯片的設(shè)計(jì)時(shí)間卻在增長(zhǎng)。采用傳統(tǒng)的設(shè)計(jì)方法，必將加劇這一矛盾。

1.硬IP模塊

硬IP模塊的電路布局和工藝是固定的，它有全物理的晶體管和互連掩膜信息，完成了全部的前端和后端設(shè)計(jì)，制造也已固定。

2.軟IP模塊

軟IP模塊對(duì)電路用硬件語(yǔ)言或C語(yǔ)言進(jìn)行描述，包括邏輯描述、網(wǎng)表和用于測(cè)試的文檔。軟IP模塊需要綜合布局、布線才能完成模塊設(shè)計(jì)。它的優(yōu)點(diǎn)是靈活性大，可移植性好，不受顯示條件的限制，用戶能方便地把軟IP模塊設(shè)計(jì)為自己所需要的模塊。缺點(diǎn)是對(duì)模塊的預(yù)測(cè)性太低，增加了設(shè)計(jì)的風(fēng)險(xiǎn)，使用者在后續(xù)的設(shè)計(jì)中仍有發(fā)生差錯(cuò)的可能。

3.固IP模塊

固IP模塊通常是以RTL(RegisterTransferLevel)代碼和對(duì)應(yīng)具體工藝網(wǎng)表的混合形式提供的，是一種可綜合的、帶有布局規(guī)劃的軟核。11.3.2系統(tǒng)建模與軟硬件協(xié)同設(shè)計(jì)

SOC設(shè)計(jì)集成了復(fù)雜的系統(tǒng)，這些系統(tǒng)包含各種軟件和硬件，EDA工具必須提供能夠設(shè)計(jì)和驗(yàn)證這種軟、硬件系統(tǒng)的開(kāi)發(fā)工具。在傳統(tǒng)設(shè)計(jì)方法中，硬件和軟件的設(shè)計(jì)是分開(kāi)進(jìn)行的，最終的集成要在硬件投片完成后才能進(jìn)行，在軟件中不能糾正的設(shè)計(jì)錯(cuò)誤，只能通過(guò)硬件的修改和重新投片來(lái)解決，因此影響了進(jìn)入市場(chǎng)的時(shí)間，增加了設(shè)計(jì)成本。11.3.3低功耗設(shè)計(jì)

系統(tǒng)級(jí)芯片因?yàn)橛邪偃f(wàn)門(mén)以上的集成度，且在數(shù)百兆時(shí)鐘頻率下工作，所以將有數(shù)十瓦乃至上百瓦的功耗。巨大的功耗給封裝以及可靠性方面都帶來(lái)問(wèn)題。低功耗設(shè)計(jì)是系統(tǒng)級(jí)芯片設(shè)計(jì)的必然要求。11.3.4可測(cè)性設(shè)計(jì)技術(shù)

系統(tǒng)級(jí)芯片將芯核和邏輯器件相集成，由于芯核深埋在芯片中，因此芯核不能事先測(cè)試，只有在芯片被加工后，作為系統(tǒng)級(jí)芯片的一部分和芯片同時(shí)測(cè)試。11.3.5深亞微米SOC物理綜合設(shè)計(jì)

由于深亞微米互連線延遲是主要延遲因素，而延遲又取決于物理版圖，因此，傳統(tǒng)的自上而下的設(shè)計(jì)方法只有在完成物理版圖后才知道延遲大小。如果這時(shí)才發(fā)現(xiàn)時(shí)序錯(cuò)誤，必須返回前端，修改前端設(shè)計(jì)或重新布局，這種從布局布線到重新綜合的重復(fù)設(shè)計(jì)，可能要修改多次。

1.初始規(guī)劃

在初始規(guī)劃階段，首先完成初始布局，將RTL模塊安置在芯片上，并完成I/O布局、電源線規(guī)劃。根據(jù)電路時(shí)序和布線擁擠程度的分析，設(shè)計(jì)人員可重新劃分電路模塊。通過(guò)頂層布線、模塊間布線，提取寄生參數(shù)，生成精確線網(wǎng)模型，確定各個(gè)RTL模塊的時(shí)序約束，形成綜合約束。

2.?RTL規(guī)劃

RTL規(guī)劃階段對(duì)RTL模塊進(jìn)行更精確的面積和時(shí)序的估算。通過(guò)RTL估算器，快速生成門(mén)級(jí)網(wǎng)表，再進(jìn)行快速布局，獲得RTL模塊的更精確描述?；谶@種描述，對(duì)布局頂層布線、管腳位置作精細(xì)調(diào)整，獲得每一RTL模塊的線性負(fù)載模型和各精確模塊的綜合約束。

3.門(mén)級(jí)規(guī)劃

門(mén)級(jí)規(guī)劃對(duì)每一RTL級(jí)模塊獨(dú)立進(jìn)行綜合優(yōu)化，完成門(mén)級(jí)網(wǎng)表、布局布線。對(duì)每一RTL模塊和整個(gè)芯片，綜合產(chǎn)生時(shí)鐘樹(shù)，進(jìn)行時(shí)序分析、局部修改。由于物理綜合過(guò)程和前端邏輯綜合緊密相連，且邏輯綜合是在布局布線的基礎(chǔ)上進(jìn)行的，因此延遲模型準(zhǔn)確，設(shè)計(jì)反復(fù)少。

11.4SOC現(xiàn)狀

毫無(wú)疑問(wèn)，SOC技術(shù)是由CPU技術(shù)發(fā)展驅(qū)動(dòng)的，像Intel、AMD和Motorola等國(guó)外的這些廠商不僅資金雄厚，人才設(shè)施配套齊全，而且其產(chǎn)品在世界范圍內(nèi)成壟斷趨勢(shì)。由于國(guó)外眾多大型公司在SOC方面起步較早，所以自然領(lǐng)先于國(guó)內(nèi)。11.4.1國(guó)外SOC現(xiàn)狀

1.?Atmel公司的可編程SOC芯片技術(shù)及其開(kāi)發(fā)平臺(tái)

Atmel可編程SOC的市場(chǎng)目標(biāo)是便攜式、無(wú)線和因特網(wǎng)設(shè)備的商業(yè)和工業(yè)應(yīng)用，而低功耗、性能和成本適當(dāng)是這些設(shè)備的根本要求。Atmel可編程SOC可應(yīng)用于個(gè)人數(shù)字助理(PDA)及其附件、數(shù)碼相機(jī)、MP3播放機(jī)和GPS模塊以及通過(guò)因特網(wǎng)將家用電器(保安系統(tǒng)、溫度控制和大型家電)直接接至用戶終端和制造商業(yè)服務(wù)中心的無(wú)線家庭網(wǎng)絡(luò)等領(lǐng)域。

2.?Xilinx公司的可編程SOC芯片技術(shù)及其開(kāi)發(fā)平臺(tái)

Xilinx公司的SOC芯片主要市場(chǎng)目標(biāo)是需大量數(shù)字信號(hào)處理的高端寬帶和電信應(yīng)用。Xilinx使用IBM的PowerPC內(nèi)核，提供300MHz的性能。由于其器件內(nèi)含10萬(wàn)門(mén)以上的大型FPGA，因此其主要應(yīng)用于對(duì)價(jià)格和功耗等因素相對(duì)不太重要，且又需大量數(shù)據(jù)處理的設(shè)計(jì)領(lǐng)域。Xilinx公司的SOC芯片特別適合于網(wǎng)絡(luò)、電信、數(shù)據(jù)通信、嵌入式和消費(fèi)類(lèi)

市場(chǎng)。

3.?Altera公司的可編程SOC芯片技術(shù)及其開(kāi)發(fā)平臺(tái)

Altera公司的SOC芯片的市場(chǎng)目標(biāo)與Xilinx公司一樣，也是面向需要大量數(shù)字信號(hào)處理的高端寬帶和電信應(yīng)用的。Altera公司已經(jīng)在其可編程SOC中集成了ARM和MIPS的

200MHz位處理器以及Nios用戶可選擇的16位和32位的微處理器。這些MPUIP可從Altera可編程SOC芯片APEXTMEP20K系列的FPGA中獲得支持。11.4.2我國(guó)SOC研究現(xiàn)狀

1)關(guān)鍵電子信息產(chǎn)品核心芯片開(kāi)發(fā)

●關(guān)鍵電子信息產(chǎn)品核心芯片及IP核需求分析及技術(shù)預(yù)測(cè)。

●國(guó)家級(jí)IP庫(kù)的管理和運(yùn)行機(jī)制研究。

●超大規(guī)模集成電路IP核開(kāi)發(fā)。

●微處理器類(lèi)IP核。

●接口電路類(lèi)IP核。

●可編程邏輯電路類(lèi)IP核。

●智能電源電路類(lèi)IP核。2)?SOC設(shè)計(jì)關(guān)鍵技術(shù)和制造關(guān)鍵技術(shù)研究

●超大規(guī)模集成電路IP核。

●接口及相關(guān)設(shè)計(jì)技術(shù)。

●軟/硬件協(xié)同設(shè)計(jì)技術(shù)。

●超深亞微米設(shè)計(jì)關(guān)鍵技術(shù)。

●面向SOC的工藝模塊和兼容工藝技術(shù)研究。

●?SOC相關(guān)的新結(jié)構(gòu)電路。

●?SOC中的可靠性技術(shù)。

3)超大規(guī)模集成電路設(shè)計(jì)產(chǎn)業(yè)化環(huán)境建設(shè)

●國(guó)家級(jí)集成電路設(shè)計(jì)企業(yè)孵化器建設(shè)模式與運(yùn)行機(jī)制的研究。

●國(guó)家級(jí)多項(xiàng)目晶圓(MPW)服務(wù)體系建設(shè)研究。專(zhuān)項(xiàng)發(fā)展目標(biāo)是：

●研制若干具有代表性的網(wǎng)絡(luò)通信、信息安全和關(guān)鍵電子信息產(chǎn)品的核心芯片。

●初步建成具有自主知識(shí)產(chǎn)權(quán)、品種較為齊全和管理科學(xué)的國(guó)家級(jí)IP核庫(kù)。

●掌握國(guó)際水平的SOC軟/硬協(xié)同設(shè)計(jì)(Hardware/SoftwareCo-Design)、IP核復(fù)用和超深亞微米集成電路設(shè)計(jì)的關(guān)鍵技術(shù)。

●在與SOC相關(guān)的新工藝、新器件和可靠性等關(guān)鍵支撐技術(shù)上，取得較為明顯的突破。

●支持6～8個(gè)國(guó)家級(jí)集成電路設(shè)計(jì)產(chǎn)業(yè)化基地的建設(shè)，培育我國(guó)自主的多項(xiàng)目晶圓(MPW)的服務(wù)體系，支持培養(yǎng)多層次的超大規(guī)模集成電路設(shè)計(jì)人才和團(tuán)體。

11.5我國(guó)SOC發(fā)展策略

1.加強(qiáng)系統(tǒng)設(shè)計(jì)

加強(qiáng)系統(tǒng)設(shè)計(jì)具體來(lái)講就是將軟件和硬件人員結(jié)合在一起，根據(jù)系統(tǒng)的要求，分析體系結(jié)構(gòu)，包括芯片的總線結(jié)構(gòu)、系統(tǒng)平臺(tái)、測(cè)試結(jié)構(gòu)，劃分軟件與硬件功能，選擇IP，確定各設(shè)計(jì)階段的接口。

2.工藝線開(kāi)發(fā)

在SOC中，需要集成邏輯電路、模擬電路、存儲(chǔ)器、可編程器件、RF等，所以開(kāi)發(fā)以CMOS工藝為主，兼容各種工藝模塊的0.15～0.25μm兼容工藝，是進(jìn)行SOC開(kāi)發(fā)的基礎(chǔ)之一。

3.?IP開(kāi)發(fā)

IP開(kāi)發(fā)包括營(yíng)造IP產(chǎn)業(yè)發(fā)展環(huán)境，盡快開(kāi)發(fā)出真正的IP，包括CPU芯核、DSP芯核、存儲(chǔ)器模塊、RTOS以及編碼壓縮和編/解碼芯核等。

4.協(xié)議標(biāo)準(zhǔn)規(guī)范化

協(xié)議標(biāo)準(zhǔn)規(guī)范化的主要原因是在SOC設(shè)計(jì)時(shí)，必須考慮總體系統(tǒng)和CPU、DSP的連接、CPU和DSP之間的連接，包括數(shù)據(jù)格式、通信聯(lián)絡(luò)、時(shí)序、協(xié)議、總線等，而目前有許多關(guān)于總線的通用標(biāo)準(zhǔn)和實(shí)際標(biāo)準(zhǔn)以及各公司的標(biāo)準(zhǔn)。

5.推廣先進(jìn)設(shè)計(jì)語(yǔ)言

積極推廣先進(jìn)的設(shè)計(jì)語(yǔ)言，如硬/軟件協(xié)同設(shè)計(jì)語(yǔ)言。SystemC是一種很好的硬/軟件協(xié)同設(shè)計(jì)語(yǔ)言，利用它可以描述復(fù)雜的行為和IP。在設(shè)計(jì)的初始階段，進(jìn)行有效的硬件和軟件協(xié)同設(shè)計(jì)，可以大大縮短開(kāi)發(fā)產(chǎn)品的時(shí)間。

6.適合于SOC的設(shè)計(jì)流程與開(kāi)發(fā)工具

在整個(gè)芯片設(shè)計(jì)流程的早期，應(yīng)考慮與物理設(shè)計(jì)相關(guān)的問(wèn)題，以便能夠更快地滿足時(shí)序及門(mén)參數(shù)的要求。

7.專(zhuān)業(yè)廠商咨詢(xún)

由于SOC技術(shù)目前還不成熟，設(shè)計(jì)流程和部件都在不斷地發(fā)展變化，所以SOC設(shè)計(jì)人員免不了缺乏設(shè)計(jì)工具與設(shè)計(jì)經(jīng)驗(yàn)，所以咨詢(xún)就顯得十分重要。通過(guò)廠商提供的咨詢(xún)，可以得到諸如設(shè)計(jì)工具和設(shè)計(jì)方法、平臺(tái)建立、IP模塊評(píng)估、工具與流程集成、模型生成、軟件開(kāi)發(fā)以及功能驗(yàn)證等方面的知識(shí)，在減少設(shè)計(jì)風(fēng)險(xiǎn)的前提下，建立自己的SOC設(shè)計(jì)體系。

8.?SOC設(shè)計(jì)平臺(tái)開(kāi)發(fā)

SOC設(shè)計(jì)平臺(tái)是為了使SOC設(shè)計(jì)人員能夠快速地開(kāi)發(fā)出合格的SOC，由IP供應(yīng)商和ASIC公司提供的一套組合系統(tǒng)。

9.發(fā)展模式

SOC的發(fā)展不能走封閉的道路，必須采取開(kāi)放式和合作型的發(fā)展道路。由于SOC是在芯片的層次上設(shè)計(jì)系統(tǒng)的，所以集合了各類(lèi)專(zhuān)業(yè)知識(shí)，需要各類(lèi)人員充分地交流。SOC開(kāi)發(fā)公司需要和EDA公司聯(lián)合起來(lái)，建立標(biāo)準(zhǔn)的設(shè)計(jì)環(huán)境和設(shè)計(jì)流程。

10.高校相關(guān)專(zhuān)業(yè)課程的改革

SOC要發(fā)展，設(shè)計(jì)人才的培養(yǎng)是關(guān)鍵。為培養(yǎng)優(yōu)秀的SOC設(shè)計(jì)人員，應(yīng)該從基礎(chǔ)抓起，在高等院校的教學(xué)課程設(shè)置上，必須考慮學(xué)生的研究和創(chuàng)造能力、基礎(chǔ)理論與應(yīng)用技術(shù)的關(guān)系、數(shù)字模擬技術(shù)的關(guān)系、硬件與軟件的關(guān)系。

11.6SOC技術(shù)面臨的問(wèn)題

近幾年來(lái)，世界各國(guó)雖然推出多種SOC，但是SOC產(chǎn)業(yè)還是處于起步發(fā)展階段，存在著以下若干需要解決的問(wèn)題。

1.?SOC制造商與用戶的關(guān)系

2.缺乏復(fù)合型人才

3.?EDA工具能力

4.?IP兼容性與多樣化

5.測(cè)試、封裝與散熱更高的要求