數(shù)字電子技術(shù)項(xiàng)目教程（第2版）教案 項(xiàng)目2　編碼顯示電路的制作

教師備課紙第頁(yè)課題2.1組合邏輯電路的分析和設(shè)計(jì)課型理實(shí)一體授課班級(jí)集成電路23C1授課時(shí)數(shù)4教學(xué)目標(biāo)1.了解組合邏輯電路的分析步驟，掌握組合邏輯電路的分析方法；2.了解組合邏輯電路的設(shè)計(jì)步驟，掌握組合邏輯電路的設(shè)計(jì)方法；教學(xué)重點(diǎn)組合邏輯電路的分析和設(shè)計(jì)方法教學(xué)難點(diǎn)組合邏輯電路的設(shè)計(jì)學(xué)情分析學(xué)生已學(xué)過(guò)邏輯函數(shù)的基本知識(shí)教學(xué)效果較好教后記讓學(xué)生多練習(xí)，通過(guò)練習(xí)掌握組合邏輯電路的分析和設(shè)計(jì)方法。一、組合邏輯電路概述邏輯電路按照邏輯功能的不同分為兩大類：一類是組合邏輯電路，另一類是時(shí)序邏輯電路。組合邏輯電路的特點(diǎn)是沒(méi)有記憶元件、沒(méi)有反饋連接電路，電路任一時(shí)刻的輸出狀態(tài)僅取決于該時(shí)刻的輸入狀態(tài)，而與電路原有狀態(tài)無(wú)關(guān)。組合邏輯電路在結(jié)構(gòu)上由各類基本邏輯門電路組合而成，實(shí)現(xiàn)各種不同的邏輯功能。對(duì)于任何一個(gè)多輸入、多輸出的組合邏輯電路都可以用如下框圖表示。Y2=f2（A1、A2、A3……An）∶∶∶Yn=fn（A1、A2、A3……An）AA1A2AnY1Y2Yn組合邏輯電路......二、組合邏輯電路的分析組合邏輯電路的分析就是根據(jù)給定的組合邏輯電路，找出輸出信號(hào)和輸入信號(hào)間的邏輯關(guān)系，從而確定電路的邏輯功能。1.分析步驟（1）從輸入端向輸出端逐級(jí)寫出邏輯函數(shù)表達(dá)式。（2）化簡(jiǎn)邏輯函數(shù)表達(dá)式。（3）根據(jù)最簡(jiǎn)表達(dá)式列出真值表。（4）根據(jù)真值表或最簡(jiǎn)表達(dá)式確定電路的功能。組合邏輯電路的分析步驟可用框圖表示：組組合邏輯電路寫邏輯表達(dá)式得化最簡(jiǎn)簡(jiǎn)表達(dá)式列真值表確定電路功能組合邏輯電路的分析步驟2.舉例例1電路如圖所示，分析該電路的邏輯功能。=1=1=1=1ABCY1Y解：（1）逐級(jí)寫出輸出端的邏輯表達(dá)式：(2)無(wú)需化簡(jiǎn)，列出函數(shù)真值表，見(jiàn)下表所示。輸入輸出ABCY00000101001110010111011101101001確定電路邏輯功能。由上表可見(jiàn)，當(dāng)A、B、C三變量的取值組合中，有奇數(shù)個(gè)1時(shí)，輸出Y為1，否則為0。因此該電路為三位判奇電路，又稱奇校驗(yàn)電路。例2：試分析下圖所示邏輯電路的邏輯功能。解：（1）從給出的邏輯圖，由輸入向輸出，逐級(jí)推導(dǎo)出輸出端的邏輯函數(shù)表達(dá)式并化簡(jiǎn)：根據(jù)表達(dá)式，列出真值表，如下表所示。輸入輸出ABCF00001111001100110101010100010111由真值表可以看出，在三個(gè)輸入變量中，只要有兩個(gè)或兩個(gè)以上的輸入變量為1，則輸出函數(shù)F為1，否則為0，它表示了一種“少數(shù)服從多數(shù)”的邏輯關(guān)系。因此可以將該電路概括為：三變量多數(shù)表決電路。練習(xí)：根據(jù)下圖所示電路，寫出該電路的邏輯函數(shù)式，列出真值表，說(shuō)明它的邏輯功能。&&&&&&ABF三、組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)，就是根據(jù)給定的實(shí)際邏輯問(wèn)題，求出實(shí)現(xiàn)這一邏輯功能的最簡(jiǎn)邏輯電路。1.設(shè)計(jì)步驟（1）根據(jù)設(shè)計(jì)要求，確定輸入、輸出變量個(gè)數(shù)，并對(duì)它們進(jìn)行邏輯賦值。（2）根據(jù)邏輯功能要求列出真值表。（3）根據(jù)真值表寫出相應(yīng)的與或表達(dá)式，然后用公式法或卡諾圖法進(jìn)行化簡(jiǎn)。根據(jù)需要，有時(shí)還要轉(zhuǎn)換成命題所要求的邏輯函數(shù)表達(dá)式。（4）畫出邏輯電路圖。邏邏輯問(wèn)題分析賦值最化簡(jiǎn)簡(jiǎn)表得達(dá)式列真值表邏輯圖2.舉例例3試用與非門設(shè)計(jì)一個(gè)在三個(gè)地方均可對(duì)同一盞燈進(jìn)行控制的電路。要求當(dāng)燈泡亮?xí)r，改變?nèi)魏我粋€(gè)輸入可把燈熄滅；相反，若燈滅時(shí)，改變?nèi)魏我粋€(gè)輸入也可使燈亮。解：（1）確定輸入輸出變量的個(gè)數(shù)。輸入變量、、分別代表三個(gè)輸入輸出ABCY00000101001110010111011

101101001開關(guān)，1表示開關(guān)向上打，0表示開關(guān)向下打；輸出變量代表燈泡，燈亮為1，燈滅為0。（2）根據(jù)邏輯要求列真值表，見(jiàn)右表。（3）寫表達(dá)式：該式已是最簡(jiǎn)與或表達(dá)式。（4）畫電路圖先將上式變換為與非-與非表達(dá)式，用與非門實(shí)現(xiàn)電路。&&&&&A&&&&&ABCYABC例1—28電路圖例：用與非門設(shè)計(jì)一個(gè)數(shù)值判斷電路。輸入為三位二進(jìn)制數(shù)，當(dāng)輸入數(shù)據(jù)大等于5時(shí)，輸出為1，否則輸出為0。解：第一步：根據(jù)題意列出真值表。首選確定輸入、輸出變量的個(gè)數(shù):根據(jù)題意要求，用輸入變量Ａ、Ｂ、Ｃ表示三位二進(jìn)制數(shù),Ａ為最高位。輸出變量F表示比較結(jié)果。其真值表如下表所示。輸入輸出A

CF00001111001100110101010100000111第二步：根據(jù)真值表寫出其最小項(xiàng)表達(dá)式。按設(shè)計(jì)要求對(duì)邏輯函數(shù)表達(dá)式進(jìn)行化簡(jiǎn)，并變換成與非表達(dá)式形式。第三步：根據(jù)簡(jiǎn)化的與非表達(dá)式畫出如圖1-32所示的邏輯電路圖。用與非門設(shè)計(jì)一個(gè)數(shù)值判斷電路。輸入為三位二進(jìn)制數(shù)，當(dāng)輸入數(shù)據(jù)大等于5時(shí)，輸出為1，否則輸出為0。練習(xí)：1．設(shè)計(jì)3變量一致電路。輸入變量取值相同時(shí)，輸出為1，否則為0。（1）列出真值表；（2）寫出邏輯表達(dá)式；（3）畫出用與非門實(shí)現(xiàn)該功能的邏輯圖。2．設(shè)計(jì)一個(gè)裁判判決電路，有A、B、C三名裁判，A為主裁判，滿足條件：少數(shù)服從多數(shù)，且必須包含主裁判A在內(nèi)時(shí)表決通過(guò)。（1）列出真值表；（2）寫出邏輯表達(dá)式；（3）畫出用與非門實(shí)現(xiàn)該功能的邏輯圖。課題習(xí)題課課型理實(shí)一體授課班級(jí)集成電路23C1授課時(shí)數(shù)2教學(xué)目標(biāo)通過(guò)練習(xí)，進(jìn)一步掌握數(shù)制與代碼、邏輯代數(shù)基本知識(shí)、邏輯函數(shù)化簡(jiǎn)方法、組合邏輯電路的分析和設(shè)計(jì)。教學(xué)重點(diǎn)邏輯代數(shù)基本知識(shí)、邏輯函數(shù)化簡(jiǎn)、組合邏輯電路的分析和設(shè)計(jì)教學(xué)難點(diǎn)組合邏輯電路的設(shè)計(jì)學(xué)情分析學(xué)生以學(xué)過(guò)以上知識(shí)教學(xué)效果一般教后記講練結(jié)合，提高學(xué)生的學(xué)習(xí)興趣。一、復(fù)習(xí)相關(guān)知識(shí)1．?dāng)?shù)制（十進(jìn)制數(shù)、二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)及相互轉(zhuǎn)換）2.代碼（有權(quán)碼：8421碼、5421碼、2421碼；無(wú)權(quán)碼：余3碼、格雷碼）3.邏輯運(yùn)算（基本邏輯運(yùn)算、復(fù)合邏輯運(yùn)算）4.邏輯函數(shù)的表示方法及相互轉(zhuǎn)化表示方法：邏輯函數(shù)表達(dá)式、真值表、邏輯電路圖、卡諾圖、波形圖5.邏輯代數(shù)的基本定律和基本規(guī)則基本規(guī)則：代入規(guī)則、反演規(guī)則、對(duì)偶規(guī)則6.邏輯函數(shù)的化簡(jiǎn)公式法和卡諾圖化簡(jiǎn)法7.組合邏輯電路的分析8.組合邏輯電路的設(shè)計(jì)二、練習(xí)1.（36）10=（）2=（）16=（）8421BCD（54）10=（）2=（）16=（）8421BCD（1001）2=（）10=（）8=（）16(136)10=()2=()8=()162.證明與化簡(jiǎn)（1）（公式法化簡(jiǎn)為最簡(jiǎn)與或式）（2）F（A,B,C）=∑m(0，1,2,3,4,5)（卡諾圖化簡(jiǎn)）（3）（卡諾圖化簡(jiǎn)）（4）證明（5）（公式法化簡(jiǎn)）（6）F（A、B、C）=∑m(0，1,2，3,4，7)（卡諾圖化簡(jiǎn)）（7）證明加對(duì)乘的分配律成立。證：因此有（8）證明冗余律成立。證：（9）化簡(jiǎn)函數(shù)解：可以利用對(duì)偶規(guī)則，先求出Y的對(duì)偶函數(shù)Y＇，并對(duì)其進(jìn)行化簡(jiǎn)。（10）化簡(jiǎn)函數(shù)。解：3.寫出下列函數(shù)的對(duì)偶式F′及反函數(shù)。（1）（2）4.寫出如圖所示邏輯圖的函數(shù)表達(dá)式。5.設(shè)計(jì)3變量一致電路。輸入變量取值相同時(shí)，輸出為1，否則為0。（1）列出真值表；（2）寫出邏輯表達(dá)式；（3）畫出用與非門實(shí)現(xiàn)該功能的邏輯圖。6.用與非門設(shè)計(jì)一個(gè)數(shù)值判斷電路。輸入為三位二進(jìn)制數(shù)，當(dāng)輸入數(shù)據(jù)大等于5時(shí)，輸出為1，否則輸出為0。解：第一步：根據(jù)題意列出真值表。首選確定輸入、輸出變量的個(gè)數(shù):根據(jù)題意要求，用輸入變量Ａ、Ｂ、Ｃ表示三位二進(jìn)制數(shù),Ａ為最高位。輸出變量F表示比較結(jié)果。其真值表如下表所示。表真值表輸入輸

出ABC

00001111001100110101010100000111第二步：根據(jù)真值表寫出其最小項(xiàng)表達(dá)式。按設(shè)計(jì)要求對(duì)邏輯函數(shù)表達(dá)式進(jìn)行化簡(jiǎn)，并變換成與非表達(dá)式形式。第三步：根據(jù)簡(jiǎn)化的與非表達(dá)式畫出如圖3-2所示的邏輯電路圖。課題2.2加法器和數(shù)值比較器課型理實(shí)一體授課班級(jí)集成電路23C1授課時(shí)數(shù)2教學(xué)目標(biāo)1．了解加法器和數(shù)值比較強(qiáng)的概念。2．掌握半加器、全加器、數(shù)值比較器的功能和應(yīng)用。教學(xué)重點(diǎn)半加器、全加器、數(shù)值比較器的功能。教學(xué)難點(diǎn)多位加法器、多位數(shù)值比較強(qiáng)的功能。學(xué)情分析學(xué)生已學(xué)習(xí)過(guò)組合邏輯電路的分析和設(shè)計(jì)。教學(xué)效果較好教后記引導(dǎo)學(xué)生進(jìn)一步掌握組合邏輯電路的分析以及加法器的邏輯功能。一、加法器加法器是實(shí)現(xiàn)二進(jìn)制加法運(yùn)算的邏輯電路，是計(jì)算機(jī)系統(tǒng)中最基本的運(yùn)算器，計(jì)算機(jī)進(jìn)行的加、減、乘、除等算術(shù)運(yùn)算，都是利用加法運(yùn)算進(jìn)行的。1.半加器不考慮低位進(jìn)位，只進(jìn)行本位加數(shù)、被加數(shù)的二進(jìn)制加法運(yùn)算，即半加，實(shí)現(xiàn)半加運(yùn)算的電路即半加器。下表是半加器的邏輯真值表。分別為被加數(shù)和加數(shù)，是兩個(gè)1位二進(jìn)制數(shù)，本位和數(shù)用表示，向高位的進(jìn)位數(shù)用表示。ABSC0001101100101001根據(jù)半加器真值表得邏輯表達(dá)式：根據(jù)表達(dá)式畫出邏輯電路如圖（a）所示。圖（b）是半加器的邏輯符號(hào)。(a)邏輯電路(b)邏輯符號(hào)(a)邏輯電路(b)邏輯符號(hào)ABCS&=12.全加器兩個(gè)1位二進(jìn)制數(shù)相加時(shí)，除本位數(shù)相加外，還要考慮從低位來(lái)的進(jìn)位，這種加法電路稱為全加器。、分別是被加數(shù)和加數(shù)，是相鄰低位的進(jìn)位，是本位和，是本位的進(jìn)位。下表是全加器的邏輯真值表。由真值表直接寫出邏輯表達(dá)式，再經(jīng)代數(shù)法化簡(jiǎn)和轉(zhuǎn)換得：輸入輸出AiBiCi-1SiCi00000101001110010111011100101001100101113.多位加法器上述全加器只能實(shí)現(xiàn)一位二進(jìn)制數(shù)的加法運(yùn)算，要實(shí)現(xiàn)位二進(jìn)制數(shù)相加，就要用到多位加法器。多位加法器按照進(jìn)位方式不同，分為串行進(jìn)位加法器和超前進(jìn)位加法器兩種。（1）串行進(jìn)位加法器圖4位串行進(jìn)位加法器下圖所示是由四個(gè)全加器構(gòu)成的4位串行進(jìn)位加法器。由圖可以看出低位全加器的進(jìn)位輸出接到高位的進(jìn)位輸入，若將位全加器串聯(lián)起來(lái)，即構(gòu)成位串行進(jìn)位加法器。圖4位串行進(jìn)位加法器串行進(jìn)位加法器任一位的加法運(yùn)算必須在低位的運(yùn)算完成之后才能進(jìn)行，因此雖然邏輯電路比較簡(jiǎn)單，但它的運(yùn)算速度不快。為了提高運(yùn)算速度，可采用超前進(jìn)位加法器。（2）超前進(jìn)位加法器超前進(jìn)位加法器在做加法運(yùn)算的同時(shí)，利用快速進(jìn)位電路把各位的進(jìn)位也算進(jìn)來(lái)，從而加快了運(yùn)算速度。集成超前進(jìn)位加法器型號(hào)有74LS283和CD4008。二、數(shù)值比較器數(shù)值比較器就是對(duì)兩個(gè)位數(shù)相同的二進(jìn)制數(shù)A、B進(jìn)行比較，其結(jié)果有A＞B、A＜B和A=B三種可能性。1.1位數(shù)值比較器當(dāng)兩個(gè)一位二進(jìn)制數(shù)A和B比較時(shí)，輸入變量為兩個(gè)比較數(shù)A和B，輸出變量YA＞B、YA＜B、YA=B分別表示A＞B、A＜B和A=B三種比較結(jié)果，其真值表如下表所示。表一位數(shù)值比較器真值表表一位數(shù)值比較器真值表根據(jù)真值表寫出邏輯表達(dá)式：由邏輯表達(dá)式畫出邏輯圖如下圖所示。圖一位數(shù)值比較器2.多位數(shù)值比較器多位數(shù)值比較器的比較原理：從最高位開始逐步向低位進(jìn)行比較。例如，比較A=A3A2A1A0和B=B3B2B1B0的大小，過(guò)程如下：若A3＞B3，則A＞B；若A3＜B3，則A＜B；若A3=B3，則須比較次高位；若次高位A2＞B2，則A＞B；若A2＜B2，則A＜B；若A2=B2，則再去比較次更低位；以此類推，直至最低位比較結(jié)束，從而得出結(jié)論。集成四位數(shù)值比較器74LS85的功能表如下表所示。表集成數(shù)值比較器74LS85的功能表集成數(shù)值比較器74LS85的引腳排列圖和邏輯符號(hào)如下圖所示。A、B為數(shù)據(jù)輸入端；三個(gè)級(jí)聯(lián)輸入端：IA＜B、IA＞B、IA=B，表示低四位比較的結(jié)果輸入；三個(gè)級(jí)聯(lián)輸出端：FA＜B、FA＞B、FA=B，表示末級(jí)比較結(jié)果的輸出。引腳排列圖(b)邏輯符合圖74LS85集成數(shù)值比較器3.數(shù)值比較器位數(shù)擴(kuò)展74LS85數(shù)值比較器的級(jí)聯(lián)輸入端IA＞B、IA＜B、IA=B是為了擴(kuò)大比較器功能設(shè)置的，當(dāng)不需要擴(kuò)大比較位數(shù)時(shí)，IA＞B、IA＜B接低電平，IA=B接高電平；若需要擴(kuò)大比較器的位數(shù)時(shí)，只要將低位片的FA＞B、FA＜B和FA=B分別接高位片相應(yīng)的串接輸入端IA＞B、IA＜B、IA=B即可。用兩片74LS85組成八位數(shù)值比較器的電路如下圖所示。圖兩片74LS85組成8位數(shù)值比較器課題2.3編碼器及其應(yīng)用課型理實(shí)一體授課班級(jí)集成電路23C1授課時(shí)數(shù)2教學(xué)目標(biāo)1．了解編碼的概念。2．掌握二進(jìn)制編碼器、二—十進(jìn)制編碼器、優(yōu)先編碼器的功能和基本應(yīng)用。教學(xué)重點(diǎn)二進(jìn)制編碼器、二—十進(jìn)制編碼器、優(yōu)先編碼器的功能教學(xué)難點(diǎn)優(yōu)先編碼器功能擴(kuò)展學(xué)情分析學(xué)生生活中接觸過(guò)編碼的概念，未接觸過(guò)編碼器教學(xué)效果一般教后記學(xué)生對(duì)編碼的概念比較難理解，通過(guò)多舉生活中的例子讓學(xué)生理解掌握。復(fù)習(xí)門電路的特點(diǎn)；組合邏輯電路分析方法；3、組合邏輯電路設(shè)計(jì)方法。新課1．二進(jìn)制編碼器（1）編碼按照預(yù)先的約定，用文字、數(shù)碼、圖形等表示特定對(duì)象的過(guò)程，稱為編碼。實(shí)現(xiàn)編碼操作的數(shù)字電路稱為編碼器。常用的編碼器有二進(jìn)制編碼器、二-十進(jìn)制編碼器、優(yōu)先編碼器等。（2）二進(jìn)制編碼器若輸入信號(hào)的個(gè)數(shù)N與輸出變量的位數(shù)n滿足，此電路稱為二進(jìn)制編碼器。常用的二進(jìn)制編碼器有4線-2線、8線-3線和16線-4線等。下圖為8線-3線編碼器的框圖。下表為其真值表（假設(shè)輸入高電平有效，則任何時(shí)刻只允許一個(gè)端子為1，其余均為0）。輸輸入··I7I0I1A0A1A2輸出編碼器二進(jìn)制輸入輸出1000000001000000001000000001000000001000000001000000001000000001000001010011100101110111由真值表寫出各輸出的邏輯表達(dá)式如下，邏輯電路見(jiàn)下圖。==&&11111111&&2．二-十進(jìn)制編碼器線編碼器。它有?10?個(gè)信號(hào)輸入端和?4?個(gè)輸出端。下圖是二-十進(jìn)制編碼器框?圖。4?位二進(jìn)制代碼共有?0000～1111?十六種狀態(tài)，其中任何?10?種狀態(tài)都可表示?0～9?十個(gè)數(shù)碼，故方案很多。最常用的是?8421?編碼方式，在?4?位二進(jìn)制代碼的?16?種狀態(tài)中取出前?10?種狀態(tài)?0000～1001?表示?0～9?十個(gè)數(shù)碼，后?6?種狀態(tài)?1010～1111?去掉。下圖為二-十進(jìn)制編碼器的邏輯電路?圖。二-十進(jìn)制編碼器真值表如下表所示：當(dāng)編碼器某一輸入信號(hào)為?1?而其他輸入信號(hào)為?0?時(shí)，則有一組對(duì)應(yīng)的數(shù)碼輸出。如時(shí)，，因此上圖?為?8421BCD?碼編碼器。由上表可看出，編碼器在任何時(shí)刻只能對(duì)一個(gè)輸入信號(hào)編碼，不允許有兩個(gè)或兩個(gè)以上輸入信號(hào)同時(shí)請(qǐng)求編碼，這就是說(shuō)，10?個(gè)輸入端信號(hào)是相互排斥?的。3.優(yōu)先編碼器74LS148實(shí)際的數(shù)字設(shè)備中經(jīng)常出現(xiàn)多輸入情況，比如計(jì)算機(jī)系統(tǒng)中，可能有多臺(tái)輸入設(shè)備同時(shí)向主機(jī)發(fā)出中斷請(qǐng)求，而主機(jī)只接受其中一個(gè)輸入信號(hào)。因此，需要根據(jù)事情的輕重緩急，規(guī)定好先后順序，約定好優(yōu)先級(jí)別。（1）二進(jìn)制優(yōu)先編碼器?74LS14874LS148?是?8?線-3?線優(yōu)先編碼器，常用于優(yōu)先中斷系統(tǒng)和鍵盤編碼。下圖是?74LS148?優(yōu)先編碼器的引腳排列圖和邏輯符?號(hào)。（a）引腳排列圖（b）邏輯符號(hào)（a）引腳排列圖（b）邏輯符號(hào)14123456710111213141516814141414141414141414141414141474LS148974LS148～是編碼器輸入端，、、是編碼器輸出端，輸入輸出都是低電平有效，輸出為反碼，是使能端，、是用于擴(kuò)展功能的輸出端。下表是優(yōu)先編碼器74LS148邏輯功能真值表。輸入輸出1000000000××××××××111111110×××××××10××××××110×××××1110××××11110×××111110××1111110×1111111011111100000101001110010111011111100101010101010101為使能輸入端,只有＝0時(shí)編碼器工作。＝1時(shí)編碼器不工作，輸出111。8個(gè)輸入信號(hào)～中，為優(yōu)先級(jí)別最高，優(yōu)先級(jí)別最低。即只要＝0，不管其他輸入端是0還是1（表中以×表示），輸出只對(duì)編碼，且對(duì)應(yīng)的輸出為反碼有效，000。若當(dāng)＝1、＝0，其他輸入為任意狀態(tài)時(shí)，只對(duì)進(jìn)行編碼，輸出001。為使能輸出端。當(dāng)＝0允許工作時(shí)，如果～端有信號(hào)輸入,＝1；若輸入端無(wú)信號(hào)，＝0。為擴(kuò)展輸出端，當(dāng)＝0時(shí)，只要有編碼信號(hào)，就是低電平，表示本級(jí)工作，且有編碼輸入。采用兩片74LS148可以實(shí)現(xiàn)編碼功能擴(kuò)展。例1試用兩片74LS148接成16線—4線優(yōu)先編碼器，優(yōu)先權(quán)最高，優(yōu)先權(quán)最低。解：電路如圖所示。（1）將輸入信號(hào)～所對(duì)應(yīng)的輸出分別編為0000～1111的16個(gè)四位二進(jìn)制代碼。（2）將～八個(gè)優(yōu)先權(quán)高的輸入信號(hào)接到2號(hào)片的輸入端，將～八個(gè)優(yōu)先級(jí)別低的輸入信號(hào)接到1號(hào)片的輸入端。（3）2號(hào)片優(yōu)先權(quán)高，當(dāng)2號(hào)片無(wú)輸入信號(hào)時(shí)，才允許1號(hào)片編碼，所以要把2號(hào)片的接1號(hào)片的使能輸入端。（4）2號(hào)片有信號(hào)輸入時(shí)，＝0，無(wú)信號(hào)輸入時(shí)，＝1。對(duì)照2號(hào)片的端，其輸出與正好相同，所以可將作為輸出。（5）不工作的那片輸出為111，因此將兩片的低三位輸出取邏輯與即可。74LS14874LS148高位片Y374LS148低位片I0I1I3I2I15I4I5I6I7I8I9I10I11I12I13I14&&&Y2Y1Y0（2）（1）（2）二-十進(jìn)制優(yōu)先編碼器?74LS14710?線-4?線集成優(yōu)先編碼器常見(jiàn)型號(hào)為?74LS147，為集成二-十進(jìn)制優(yōu)先編碼器（8421BCD?碼優(yōu)先編碼器）。如下圖所示為74LS147引腳排列圖及邏輯符號(hào)。下表為其功能真值表。（a）引腳排列圖（b）邏輯符號(hào)（a）引腳排列圖（b）邏輯符號(hào)14123456710111213141516814141414141414141414141414141474LS147974LS147由真值表可知，74LS147編碼器由一組四位二進(jìn)制代碼表示一位十進(jìn)制數(shù)。編碼器有9個(gè)輸入端，其中優(yōu)先級(jí)別最高，優(yōu)先級(jí)別最低。4個(gè)輸出端，為最高位，為最低位，反碼輸出。當(dāng)無(wú)信號(hào)輸入時(shí)，9個(gè)輸入端都為“1”，則輸出反碼“1111”，即原碼為“0000”，表示輸入十進(jìn)制數(shù)是0。當(dāng)有信號(hào)輸入時(shí)，根據(jù)輸入信號(hào)的優(yōu)先級(jí)別，輸出級(jí)別最高信號(hào)的編碼。例如，當(dāng)、、為“1”，為“0”，其余信號(hào)任意時(shí)，只對(duì)進(jìn)行編碼，輸出為“1001”。其余狀態(tài)以此類推。輸入輸出1111111110××××××××10×××××××110××××××1110×××××11110××××111110×××1111110××11111110×11111111011110110011110001001101010111100110111104．編碼器的應(yīng)用如下圖所示為利用74LS148編碼器監(jiān)視8個(gè)污水處理池液面的報(bào)警編碼電路。當(dāng)8個(gè)池子中的任何一個(gè)液面超過(guò)預(yù)定高度時(shí)，其液位傳感器便輸出一個(gè)“0”電平到編碼器輸入端。編碼器輸出3位二進(jìn)制代碼到微控制器。通過(guò)編碼，微控制器僅需要3根輸入線就可以監(jiān)視8個(gè)獨(dú)立的測(cè)試點(diǎn)。在74LS148編碼器輸入信號(hào)有效的輸出標(biāo)志“0”，將其接入微控制器的中斷輸入端端，當(dāng)端接收到一個(gè)低電平后，就運(yùn)行報(bào)警處理程序，完成報(bào)警并驅(qū)動(dòng)相應(yīng)控制機(jī)構(gòu)。圖編碼報(bào)警電路例如，學(xué)生的學(xué)號(hào)、各地郵政編碼、公交車車號(hào)等“×”表示任意輸入舉例優(yōu)先編碼器的應(yīng)用課題2．4譯碼器及其應(yīng)用課型理實(shí)一體授課班級(jí)集成電路23C1授課時(shí)數(shù)2教學(xué)目標(biāo)1．了解譯碼的概念；2．掌握常用二進(jìn)制譯碼器的功能和基本應(yīng)用；3．掌握二-十進(jìn)制譯碼器的功能和基本應(yīng)用；4．掌握顯示譯碼器的功能和基本應(yīng)用。教學(xué)重點(diǎn)二-十進(jìn)制譯碼器的功能和基本應(yīng)用；顯示譯碼器的功能和基本應(yīng)用。教學(xué)難點(diǎn)顯示譯碼器的應(yīng)用學(xué)情分析學(xué)生已掌握編碼知識(shí)，對(duì)譯碼生活中有接觸教學(xué)效果一般教后記學(xué)生對(duì)顯示譯碼器的功能不太理解。復(fù)習(xí)1.二進(jìn)制編碼器的特點(diǎn)；2.二-十進(jìn)制編碼器的特點(diǎn)。新課1.二進(jìn)制譯碼器（1）譯碼概念及分類譯碼是編碼的逆過(guò)程，是將每一組輸入二進(jìn)制代碼“翻譯”成為一個(gè)特定的輸出信號(hào)。實(shí)現(xiàn)譯碼功能的數(shù)字電路稱為譯碼器。譯碼器分為變量譯碼器和顯示譯碼器。變量譯碼器有二進(jìn)制譯碼器和非二進(jìn)制譯碼器。顯示譯碼器按顯示材料分為熒光、發(fā)光二極管譯碼器、液晶顯示譯碼器；按顯示內(nèi)容分為文字、數(shù)字、符號(hào)譯碼?器。（2）二進(jìn)制譯碼器二進(jìn)制譯碼器輸入的是二進(jìn)制代碼，輸出是一系列與輸入代碼對(duì)應(yīng)的信息。若輸入有?n?個(gè)變量，則二進(jìn)制譯碼器輸出就有個(gè)變?量。例如2線-4線譯碼器。設(shè)輸入變量為A、B，輸出變量為、、、，輸出低電平有效。設(shè)控制端為E，當(dāng)E＝0時(shí)，譯碼器工作；當(dāng)E＝1時(shí)，譯碼器禁止工作。其真值表如表所示。由真值表寫邏輯表達(dá)式：輸入輸出0000010100111××11101101101101111111根據(jù)邏輯表達(dá)式，畫出邏輯電路圖。如圖所示。YY111111EAB&&&&Y0Y2Y3常用的集成二進(jìn)制譯碼器有：TTL系列中的54/74H138、54/74LS138；CMOS系列中的54/74HC138、54/74HCT138等。下圖為74LS138的邏輯符號(hào)、引腳排列圖，其邏輯真值表如下表所示。（a）引腳排列圖（b）邏輯符號(hào)（a）引腳排列圖（b）邏輯符號(hào)74LS13814123456710111213141516814141414141414141414141414141474LS1389輸入輸出備注0××1××××××111111111111111

1不工作11111111000000000000010100111001011101110111111110111111110111111110111111110111111110111111110111111110工作集成3線-8線譯碼器74LS138有3個(gè)輸入端、、，輸入高電平有效；8個(gè)輸出端～，輸出低電平有效；3個(gè)使能端、、。當(dāng)＝0或、中有一個(gè)為“1”時(shí)，譯碼器處于禁止?fàn)顟B(tài)；當(dāng)＝1且、均為“0”時(shí)，譯碼器工作。這時(shí)，若輸入=“000”時(shí)，則為低電平；若輸入＝“001”時(shí)，則為低電平。其他依次類推。2.二-十進(jìn)制譯碼器-10?線譯碼器。常用集成電路型號(hào)有：TTL?系列的?54/7442、54/74LS42；COMS?系列的?54/74HC42、54/74HCT42?等。上圖為?74LS42?的引腳排列圖和邏輯符號(hào)，其邏輯真值表如下表?所示。它有?4?個(gè)輸入端～，輸入?8421BCD?碼；10?個(gè)輸出端～，輸出與?10?個(gè)十進(jìn)制數(shù)相對(duì)應(yīng)的信號(hào)，低電平有效。當(dāng)=0000?時(shí)，輸出端=0，其余端子為?1，其他依次類推。當(dāng)輸入無(wú)效碼（1010～1111）中的一個(gè)時(shí)，輸出端均為?1，因此它具有拒絕偽碼的功?能。3.顯示譯碼器在生產(chǎn)生活中，常常要求把測(cè)量和運(yùn)算處理的結(jié)果用十進(jìn)制數(shù)字顯示出來(lái)，以便人們查看結(jié)果。這一任務(wù)由數(shù)字顯示電路實(shí)現(xiàn)。數(shù)字顯示電路由譯碼器、驅(qū)動(dòng)器和數(shù)碼顯示器件組成。通常譯碼器和驅(qū)動(dòng)器集成在一塊芯片中，簡(jiǎn)稱顯示譯碼?器。（1）數(shù)碼顯示器件常用的數(shù)字顯示器按顯示方式分，有字型重疊式、點(diǎn)陣式、分段式?等。按發(fā)光物質(zhì)分，有半導(dǎo)體發(fā)光二極管（LED）顯示器、熒光顯示器、液晶顯示器（LCD）、等離子體顯示板?等。①LED?顯示器LED?顯示器最常見(jiàn)的是如圖?2.10（a）所示的發(fā)光數(shù)碼管，又稱?LED?數(shù)碼管。將發(fā)光二極管七段數(shù)字圖形封裝在一起，就做成發(fā)光數(shù)碼管，又稱七段?LED?顯示?器。它有共陽(yáng)極和共陰極兩種接法。共陽(yáng)極接法如圖?（a）所示，各發(fā)光二極管陽(yáng)極相接，對(duì)應(yīng)極接低電平時(shí)亮。共陰極接法如圖?（b）所示，各發(fā)光二極管陰極相接，對(duì)應(yīng)極接高電平時(shí)亮。通過(guò)控制各段的亮與滅，顯示不同的數(shù)?字。LED?顯示器工作電壓低（1.5～3V），亮度高、體積小、壽命一般超過(guò)?1000h、響應(yīng)速度快（1～100ns），顏色豐富，工作可靠。生活中所見(jiàn)廣告牌大多采用?LED?顯示器。常用共陽(yáng)型號(hào)有?BS204、BS206、LA5011-11、LDD581R?等；常用共陰型號(hào)有?BS201、BS202、LC5011-11、LC5021-11?等。②液晶顯示器（LCD）液晶顯示器是一種平板座型顯示器件。其內(nèi)部的液晶材料，常溫下既有液體的流動(dòng)性又有固態(tài)晶體的某些光學(xué)特性。利用液晶在電場(chǎng)作用下產(chǎn)生光的散射或偏光作用原理，便可實(shí)現(xiàn)數(shù)字顯?示。液晶顯示器的電源電壓低（1.5～5V），功耗是各類顯示器中最低的，可直接用?CMOS?集成電路驅(qū)動(dòng)。它制造工藝簡(jiǎn)單，體積小而薄，因而廣泛應(yīng)用于各類便攜式儀器儀表?中。(2)顯示譯碼器數(shù)碼需要經(jīng)過(guò)譯碼器翻譯，再經(jīng)驅(qū)動(dòng)器驅(qū)動(dòng)，點(diǎn)亮對(duì)應(yīng)的發(fā)光段?a、b、c、d、e、f、g，才能將數(shù)碼代表的數(shù)顯示出來(lái)。常用的顯示譯碼器將?BCD?代碼譯成數(shù)碼管所需要的高低電平，使數(shù)碼管顯示?BCD?碼所代表的十進(jìn)制數(shù)。顯示譯碼器常見(jiàn)型號(hào)有：74LS48、CC4511?等。74LS48?是中規(guī)模集成?BCD?碼七段譯碼驅(qū)動(dòng)器，下圖為?74LS48?的引腳排列圖和邏輯符號(hào)，其邏輯功能表如下表?所?示。圖中是?8421BCD?碼輸入端，a～g?是顯示譯碼器輸出端，高電平有效，可直接驅(qū)動(dòng)共陰數(shù)碼管。、、是使能端，它們起輔助控制。74LS48?功能如?下：①

正常譯碼顯示。=1，=1?時(shí)，對(duì)輸入十進(jìn)制數(shù)?l～15?的二進(jìn)制碼（0001～1111）進(jìn)行譯碼，產(chǎn)生對(duì)應(yīng)的7段顯示?碼。②

滅零。當(dāng)=1，輸入二進(jìn)制碼?0000?時(shí)，只有當(dāng)=1?時(shí)，才顯示?0，如果=0，則譯碼器的?a～g?輸出全?0，使顯示器全滅；所以稱為滅零輸入?端。③

試燈。當(dāng)=0、=1?時(shí)，不論其他輸入端狀態(tài)如何，a～g?輸出全?1，數(shù)碼管?7?段全亮。由此可以檢測(cè)顯示器?7?個(gè)發(fā)光段的好壞。稱為試燈輸入?端。④

特殊控制端。它可以作輸入端，也可以作輸出?端。作輸入使用時(shí)，如果=0?時(shí)，不管其他輸入端為何值，a～g?均輸出?0，顯示器全滅。因此稱為滅燈輸入?端。作輸出端使用時(shí)，受控于。當(dāng)=0，輸入為二進(jìn)制碼?0000?時(shí)，=0，用以指示該片正處于滅零狀態(tài)。所以，又稱為滅零輸出?端。將和配合使用，可以實(shí)現(xiàn)多位數(shù)顯示時(shí)的“無(wú)效?0?消隱”功?能。4.譯碼器的應(yīng)用(1)實(shí)現(xiàn)邏輯函數(shù)因?yàn)槎M(jìn)制譯碼器的每個(gè)輸出端都表示一個(gè)最小項(xiàng)，而任何邏輯函數(shù)都可用最小項(xiàng)之和來(lái)表示，因此，可利用譯碼器產(chǎn)生最小項(xiàng)，再外接門電路取得最小項(xiàng)之和，從而得到邏輯函?數(shù)。例?2試用一片?74LS138?譯碼器和門電路實(shí)現(xiàn)函數(shù)。解：由表達(dá)式可知該函數(shù)是?3?變量邏輯函數(shù)，可以選用?3?線-8?線譯碼器?74LS138?來(lái)實(shí)?現(xiàn)。①

將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非—與非形?式。圖邏輯圖②連接?74LS138?譯碼器，令=1，==0。邏輯函數(shù)的變量?A、B、C?分別加到譯碼器輸入端、、，將譯碼器相應(yīng)輸出與一個(gè)與非門相連，與非門的輸出就是邏輯函數(shù)?L，如右圖?所?示。(2)譯碼器的擴(kuò)展例?3試用兩片?74LS138?譯碼器組成?4?線?16?線譯碼?器。解：利用譯碼器的使能端作為高位輸入端，如下圖?所示。當(dāng)=0?時(shí)，低位片?74LS138?工作，對(duì)輸入信號(hào)、、進(jìn)行譯碼，還原出～，同時(shí)禁止高位片工作；當(dāng)=1?時(shí)，高位片?74LS138?工作，還原出～，同時(shí)禁止低位片工?作。圖邏輯圖課題2.5數(shù)據(jù)選擇器和數(shù)據(jù)分配器課型理實(shí)一體授課班級(jí)集成電路23C1授課時(shí)數(shù)2教學(xué)目標(biāo)1．了解數(shù)據(jù)選擇器、數(shù)據(jù)分配器的邏輯功能和主要用?途；2．熟悉數(shù)據(jù)選擇器、數(shù)據(jù)分配器的基本應(yīng)?用。教學(xué)重點(diǎn)數(shù)據(jù)選擇器的應(yīng)用教學(xué)難點(diǎn)用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)的方法學(xué)情分析學(xué)生已學(xué)過(guò)組合邏輯電路教學(xué)效果一般教后記通過(guò)舉例讓學(xué)生掌握數(shù)據(jù)選擇器的應(yīng)用。復(fù)習(xí)編碼器、譯碼器的概念。新課一、數(shù)據(jù)選擇器它的功能相當(dāng)于下圖的單刀多擲開關(guān)，D0、D1、D2、D3為數(shù)據(jù)輸入，也稱輸入變量。A和B的作用是選擇哪一個(gè)輸入變量傳送到輸出端，稱為選擇變量，如果有四個(gè)輸入變量，應(yīng)有二位選擇變量。Y是數(shù)據(jù)輸出。&&≥1111BASD1D0D2D3YBADBAD3D1D0D2Y1.四選一數(shù)據(jù)選擇器（1）邏輯圖如上圖所示，A、B為控制數(shù)據(jù)準(zhǔn)確傳送的地址輸入信號(hào)，D0～D3為供選擇的電路并行輸入信號(hào)，S為選通端或者使能端，低電平有