計算機組成原理濃縮版

計算機組成原理

一、選擇題：1．機器數(shù)_____中，零的表示形式是唯一的。A．原碼B．補碼C．移碼D．反碼答案：B2．某計算機字長16位，采用補碼定點小數(shù)表示，符號位為1位，數(shù)值位為15位，則可表示的最大正小數(shù)為_____，最小負小數(shù)為_____。

A．B．C．D．答案：C3．加法器采用并行進位的目的是_____。A．提高加法器的速度B．快速傳遞進位信號C．優(yōu)化加法器結(jié)構(gòu)D．增強加法器功能答案：B4．組成一個運算器需要多個部件，但下面所列_____不是組成運算器的部件。A．狀態(tài)寄存器B．?dāng)?shù)據(jù)總線C．ALUD．地址寄存器答案：D二、判斷題：判斷下列說法是否正確，并說明理由。（注：理由書上自己找）1．ASCII編碼是一種漢字字符編碼；×2．一般采用補碼運算的二進制減法器，來實現(xiàn)定點二進制數(shù)加減法的運算；×3．在浮點數(shù)表示法中，階碼的位數(shù)越多，能表達的數(shù)值精度越高；×4．只有定點數(shù)運算才可能溢出，浮點數(shù)運算不會產(chǎn)生溢出?！寥?、簡答題：1．簡述奇偶校驗碼和海明校驗碼的實現(xiàn)原理。答：奇偶校驗碼原理：通常是為一個字節(jié)補充一個二進制位，稱為校驗位，通過設(shè)置校驗位的值為0或1的方式，使字節(jié)自身的8位和該校驗位含有1值的位數(shù)一定為奇數(shù)或偶數(shù)。在接收方，檢查接收到的碼字是否還滿足取值為1的總的位數(shù)的奇偶關(guān)系，來決定數(shù)據(jù)是否出錯。海明校驗碼原理：是在k個數(shù)據(jù)位之外加上r個校驗位，從而形成一個k+r位的新的碼字，使新的碼字的碼距比較均勻地拉大。把數(shù)據(jù)的每一個二進制位分配在幾個不同的偶校驗位的組合中，當(dāng)某一位出現(xiàn)錯誤，就會引起相關(guān)的幾個校驗位的值發(fā)生變化，這不但可以發(fā)現(xiàn)錯誤，還可以指出哪一位出錯，為進一步糾錯提供了依據(jù)。2．簡述教材中給出的MIPS計算機的運算器部件的功能和組成。答：MIPS計算機的運算器部件的功能和組成：運算器的首要功能是完成對數(shù)據(jù)的算術(shù)和邏輯運算,由其內(nèi)部的一個被稱之為算術(shù)與邏輯運算部件(英文縮寫為ALU)承擔(dān)；運算器的第二項功能，是暫存將參加運算的數(shù)據(jù)和中間結(jié)果,由其內(nèi)部的一組寄存器承擔(dān)；為了用硬件線路完成乘除指令運算,運算器內(nèi)一般還有一個能自行左右移位的專用寄存器,通稱乘商寄存器。這些部件通過幾組多路選通器電路實現(xiàn)相互連接和數(shù)據(jù)傳送；運算器要與計算機其它幾個功能部件連接在一起協(xié)同運行,還必須有接受外部數(shù)據(jù)輸入和送出運算結(jié)果的邏輯電路。3．浮點運算器由哪幾部分組成？處理浮點數(shù)指數(shù)部分的部件、處理尾數(shù)的部件、加速移位操作的移位寄存器線路以及寄存器堆等組成。4．假定X=0.0110011*211，Y=0.1101101*2-10（此處的數(shù)均為二進制），在不使用隱藏位的情況下，回答下列問題：（1）浮點數(shù)階碼用4位移碼、尾數(shù)用8位原碼表示（含符號位），寫出該浮點數(shù)能表示的絕對值最大、最小的（正數(shù)和負數(shù)）數(shù)值；解答：絕對值最大：111101111111、111111111111；絕對值最?。?00100000000、000110000000（2）寫出X、Y的浮點數(shù)表示。[X]?。?01100110011

[Y]?。?11001101101（3）計算X+YA：求階差：|△E|=|1011-0110|=0101B：對階：Y變?yōu)?0110000001101101C：尾數(shù)相加：00011001100000+00000001101101=00011011001101D：規(guī)格化：左規(guī)：尾數(shù)為011011001101，階碼為1010F：舍入處理：采用0舍1入法處理，則有001101100+1=001101101E：不溢出所以，X+Y最終浮點數(shù)格式的結(jié)果：101001101101，即0.1101101*210四、計算題：1．將十六進制數(shù)據(jù)14.4CH表示成二進制數(shù)，然后表示成八進制數(shù)和十進制數(shù)。14.4CH=(10100.01001100)2=(14.23)8=(20.21875)10答案為：14.4CH=(10100.01001100)2=(24.23)8=(20.296875)10,請各位同學(xué)自行學(xué)習(xí)驗證。2．對下列十進制數(shù)表示成8位（含一位符號位）二進制數(shù)原碼和補碼編碼。（1）17；

[X]原＝00010001，[X]補＝00010001（2）-17；[X]原＝10010001，[X]補＝111011113．已知下列各[x]原，分別求它們的[x]反和[x]補。（1）[x]原＝0.10100；[x]反＝010100，[x]補＝010100（2）[x]原＝1.00111；[x]反＝111000，[x]補＝111001（3）[x]原＝010100；[x]反＝010100，[x]補＝010100（4）[x]原＝110100；[x]反＝101011，[x]補＝1011004．寫出X＝10111101，Y＝－00101011的雙符號位原碼、反碼、補碼表示，并用雙符號補碼計算兩個數(shù)的差。

[X]原＝0010111101,[X]反＝0010111101,[X]補＝0010111101

[Y]原＝1100101011,[Y]反＝1111010100,[Y]補＝1111010101

[X]補+[Y]補＝0010010010（計算機組成原理A一、選擇題：1．計算機硬件能直接識別和運行的只能是_______程序。A．機器語言B．匯編語言C．高級語言D．VHDL答：A2．指令中用到的數(shù)據(jù)可以來自_______（可多選）。A．通用寄存器B．微程序存儲器C．輸入輸出接口D．指令寄存器E.內(nèi)存單元F.磁盤答：A、C、E3．匯編語言要經(jīng)過_______的翻譯才能在計算機中執(zhí)行。A．編譯程序B．?dāng)?shù)據(jù)庫管理程序C．匯編程序D．文字處理程序答：C4．在設(shè)計指令操作碼時要做到_______（可多選）。A．能區(qū)別一套指令系統(tǒng)中的所有指令B．能表明操作數(shù)的地址C．長度隨意確定D．長度適當(dāng)規(guī)范統(tǒng)一答：A、B、D5．控制器的功能是_______。A．向計算機各部件提供控制信號B．執(zhí)行語言翻譯C．支持匯編程序D．完成數(shù)據(jù)運算答：A6．從資源利用率和性能價格比考慮，指令流水線方案_______，多指令周期方案_______，單指令周期方案_______。A．最好B．次之C．最不可取D．都差不多答：A、B、C二、判斷題：判斷下列說法是否正確，并說明理由。1．變址尋址需要在指令中提供一個寄存器編號和一個數(shù)值?！?．計算機的指令越多，功能越強越好?！?．程序計數(shù)器PC主要用于解決指令的執(zhí)行次序?！?．微程序控制器的運行速度一般要比硬連線控制器更快?！寥?、簡答題：1．一條指令通常由哪兩個部分組成？指令的操作碼一般有哪幾種組織方式？各自應(yīng)用在什么場合？各自的優(yōu)缺點是什么？答：一條指令通常由操作碼和操作數(shù)兩個部分組成。指令的操作碼一般有定長的操作碼、變長的操作碼兩種組織方式。定長操作碼的組織方式應(yīng)用在當(dāng)前多數(shù)的計算機中；變長的操作碼組織方式一般用在小型及以上的計算機當(dāng)中。（注：存疑）定長操作碼的組織方式對于簡化計算機硬件設(shè)計，提高指令譯碼和識別速度有利。變長的操作碼組織方式可以在比較短的指令字中，既能表示出比較多的指令條數(shù)，又能盡量滿足給出相應(yīng)的操作數(shù)地址的要求。2．如何在指令中表示操作數(shù)的地址？通常使用哪些基本尋址方式？答：是通過尋址方式來表示操作數(shù)的地址。

通常使用的基本尋址方式有：立即數(shù)尋址、直接尋址、寄存器尋址、寄存器間接尋址、變址尋址、相對尋址、間接尋址、堆棧尋址等。3．為讀寫輸入/輸出設(shè)備，通常有哪幾種常用的尋址方式用以指定被讀寫設(shè)備？答：為讀寫輸入/輸出設(shè)備，通常有兩種常用的編址方式用以指定被讀寫設(shè)備，一是I/O端口與主存儲器統(tǒng)一的編制方式，另一種是I/O端口與主存儲器彼此獨立的編制方式。(存疑，此答案回答的是編碼方式，而非尋址方式--!)4．簡述計算機中控制器的功能和基本組成，微程序的控制器和硬連線的控制器在組成和運行原理方面有何相同和不同之處？答：控制器主要由下面4個部分組成：（1）程序計數(shù)器（PC），是用于提供指令在內(nèi)存中的地址的部件，服務(wù)于讀取指令，能執(zhí)行內(nèi)容增量和接收新的指令地址，用于給出下一條將要執(zhí)行的指令的地址。（2）指令寄存器（IR），是用于接收并保存從內(nèi)存儲器讀出來的指令內(nèi)容的部件，在執(zhí)行本條指令的整個過程中，為系統(tǒng)運行提供指令本身的主要信息。（3）指令執(zhí)行的步驟標記線路，用于標記出每條指令的各個執(zhí)行步驟的相對次序關(guān)系，保證每一條指令按設(shè)定的步驟序列依次執(zhí)行。（4）全部控制信號的產(chǎn)生部件，它依據(jù)指令操作碼、指令的執(zhí)行步驟（時刻），也許還有些另外的條件信號，來形成或提供出當(dāng)前執(zhí)行步驟計算機各個部件要用到的控制信號。計算機整機各硬件系統(tǒng)，正是在這些信號控制下協(xié)同運行，執(zhí)行指令，產(chǎn)生預(yù)期的執(zhí)行結(jié)果。由于上述后兩個部分的具體組成與運行原理不同，控制器被分為硬連線控制器和微程序控制器兩大類。微程序的控制器和組合邏輯的控制器是計算機中兩種不同類型的控制器。共同點：①基本功能都是提供計算機各個部件協(xié)同運行所需要的控制信號；②組成部分都有程序計數(shù)器PC，指令寄存器IR；③都分成幾個執(zhí)行步驟完成每一條指令的具體功能。不同點：主要表現(xiàn)在處理指令執(zhí)行步驟的辦法，提供控制信號的方案不一樣。微程序的控制器是通過微指令地址的銜接區(qū)分指令執(zhí)行步驟，應(yīng)提供的控制信號從控制存儲器中讀出，并經(jīng)過一個微指令寄存器送到被控制部件。組合邏輯控制器是用節(jié)拍發(fā)生器指明指令執(zhí)行步驟，用組合邏輯電路直接給出應(yīng)提供的控制信號。微程序的控制器的優(yōu)點是設(shè)計與實現(xiàn)簡單些，易用于實現(xiàn)系列計算機產(chǎn)品的控制器，理論上可實現(xiàn)動態(tài)微程序設(shè)計，缺點是運行速度要慢一些。組合邏輯控制器的優(yōu)點是運行速度明顯地快，缺點是設(shè)計與實現(xiàn)復(fù)雜些，但隨著EDA工具的成熟，該缺點已得到很大緩解。5．控制器的設(shè)計和該計算機的指令系統(tǒng)是什么關(guān)系？答：控制器的的基本功能，是依據(jù)當(dāng)前正在執(zhí)行的指令，和它所處的執(zhí)行步驟，形成并提供在這一時刻整機各部件要用到的控制信號。所以，控制器的設(shè)計和該計算機的指令系統(tǒng)是一一對應(yīng)的關(guān)系，也就是控制器的設(shè)計應(yīng)依據(jù)指令的要求來進行，特別是要分析每條指令的執(zhí)行步驟，產(chǎn)生每個步驟所需要的控制信號。6．指令采用順序方式、流水線方式執(zhí)行的主要差別是什么？各有什么優(yōu)點和缺點？順序方式是，在一條指令完全執(zhí)行結(jié)束后，再開始執(zhí)行下一條指令。優(yōu)點是控制器設(shè)計簡單，容易實現(xiàn)，；缺點是速度比較慢。指令流水線方式是提高計算機硬件性能的重要技術(shù)和有效措施，在成本增加不多的情況下很明顯地提高了計算機的性能。追求的目標是力爭在每一個指令執(zhí)行步驟中完成一條指令的執(zhí)行過程。實現(xiàn)思路是把一條指令的幾項功能劃分到不同的執(zhí)行部件去完成，在時間上又允許這幾個部件可以同時運行。缺點是控制器設(shè)計復(fù)雜，比較不容易實現(xiàn)，；突出的優(yōu)點是速度明顯提高。計算機組成原理A

一、選擇題：1．下列部件（設(shè)備）中，存取速度最快的是______。答：CA．光盤存儲器B．CPU的寄存器

C．軟盤存儲器D．硬盤存儲器2．某SRAM芯片，其容量為1K×8位，加上電源端和接地端，該芯片引出線的最少數(shù)目應(yīng)為______。答：DA．23B．25C．50D．203．在主存和CPU之間增加Cache的目的是______。A．?dāng)U大主存的容量B．增加CPU中通用寄存器的數(shù)量C．解決CPU和主存之間的速度匹配D．代替CPU中的寄存器工作答：C4．在獨立編址方式下，存儲單元和I/O設(shè)備是靠______來區(qū)分的。A．不同的地址和指令代碼B．不同的數(shù)據(jù)和指令代碼C．不同的數(shù)據(jù)和地址D．不同的地址答：A5．隨著CPU速度的不斷提升，程序查詢方式很少被采用的原因是______。A．硬件結(jié)構(gòu)復(fù)雜B．硬件結(jié)構(gòu)簡單C．CPU與外設(shè)串行工作D．CPU與外設(shè)并行工作答：D6．在采用DMA方式的I/O系統(tǒng)中，其基本思想是在____之間建立直接的數(shù)據(jù)通路。A．CPU與外設(shè)B．主存與外設(shè)C．CPU與主存D．外設(shè)與外設(shè)答：B二、判斷題：判斷下列說法是否正確，并說明理由。1．CPU訪問存儲器的時間是由存儲器的容量決定的，存儲器容量越大，訪問存儲器所需的時間越長?！?．引入虛擬存儲系統(tǒng)的目的，是為了加快外存的存取速度?！?．按主機與接口間的數(shù)據(jù)傳送方式，輸入/輸出接口可分為串行接口和并行接口?！?．DMA控制器通過中斷向CPU發(fā)DMA請求信號?！倘⒑喆痤}：1．在三級存儲體系中，主存、外存和高速緩存各有什么作用？各有什么特點？答：多級存儲器系統(tǒng)，是圍繞讀寫速度尚可、存儲容量適中的主存儲器來組織和運行的,并由高速緩沖存儲器緩解主存讀寫速度慢、不能滿足CPU運行速度需要的矛盾；用虛擬存儲器更大的存儲空間，解決主存容量小、存不下規(guī)模更大的程序與更多數(shù)據(jù)的難題，從而達到使整個存儲器系統(tǒng)有更高的讀寫速度、盡可能大的存儲容量、相對較低的制造與運行成本。高速緩沖存儲器的問題是容量很小，虛擬存儲器的問題是讀寫速太慢。追求整個存儲器系統(tǒng)有更高的性能/價格比的核心思路，在于使用中充分發(fā)揮三級存儲器各自的優(yōu)勢，盡量避開其短處。2．什么是隨機存取方式？哪些存儲器采用隨機存取方式？答：RAM,即隨機存儲器，可以看作是由許多基本的存儲單元組合起來構(gòu)成的大規(guī)模集成電路。靜態(tài)隨機存儲器（RAM）和動態(tài)隨機存儲器（DRAM）可采用隨機存取方式。3．什么是虛擬存儲器？它能解決什么問題？為什么？答：虛擬存儲器屬于主存－外存層次，由存儲器管理硬件和操作系統(tǒng)中存儲器管理軟件支持，借助于硬磁盤等輔助存儲器，并以透明方式提供給用戶的計算機系統(tǒng)具有輔存的容量，接近主存的速度，單位容量的成本和輔存差不多的存儲器。主要用來緩解內(nèi)存不足的問題。因為系統(tǒng)會使用一部分硬盤空間來補充內(nèi)存。4．什么是串行接口和并行接口？簡述它們的數(shù)據(jù)傳輸方式和適用場合。答：串行接口只需要一對信號線來傳輸數(shù)據(jù)，主要用于傳輸速度不高、傳輸距離較長的場合。并行接口傳輸按字或字節(jié)處理數(shù)據(jù)，傳輸速率較低，實用于傳輸速度較高的設(shè)備，如打印機等。5．CPU在每次執(zhí)行中斷服務(wù)程序前后應(yīng)做哪些工作？答：CPU在每次執(zhí)行中斷服務(wù)程序前完成：關(guān)中斷；保存斷點和被停下來的程序的現(xiàn)場信息；判別中斷源，轉(zhuǎn)中斷服務(wù)程序的入口地址；執(zhí)行開中斷指令。CPU在每次執(zhí)行中斷服務(wù)程序后完成：關(guān)中斷，準備返回主程序；恢復(fù)現(xiàn)場信息，恢復(fù)斷點；執(zhí)行開中斷；返回主程序。6．總線的信息傳輸有哪幾種方式？具體說明幾種方式的特點。答：總線的傳輸方式有：串行傳送、并行傳送、復(fù)用傳送和數(shù)據(jù)包傳送。計算機組成的五大部分：運算器，控制器，存儲器，適配器，輸入輸出設(shè)備。運算器內(nèi)實行算術(shù)運算和邏輯運算。漢字編碼根據(jù)用途可以分為：一，漢字的輸入編碼（直接使用西文標準鍵盤把漢字輸入到計算機）。二，漢字內(nèi)碼（用于漢字信息的存儲，交換，檢索等操作的機器代碼）。三，漢字字模碼（漢字的輸出形式）。運算器的組成部分：ALU（多種算術(shù)運算和邏輯運算的功能，而且具有先行進位邏輯，從而實現(xiàn)高速運算）。陣列乘除器，寄存器，多路開關(guān)，三態(tài)緩沖器，數(shù)據(jù)總線等邏輯開關(guān)。存儲器是計算機系統(tǒng)的記憶設(shè)備，用來存放程序和數(shù)據(jù)。存儲器分類：一，按存取方式：隨機存儲器，順序存儲器。二，按存儲內(nèi)容可變性：只讀存儲器，讀寫存儲器。三，按信息易失性：永久性記憶的存儲器，非永久性記憶的存儲器。四，按在系統(tǒng)中的作用：主存，輔存，高速緩存，控存存儲器分級的目的：同時兼顧存儲器容量大，速度快，成本低的特點。每個存儲單元都有一個地址編碼，用來尋找地址單元。微機中的最小編址單位是字節(jié)。存儲器與CPU之間連接的信號線有;地址線，數(shù)據(jù)線，控制線三類。刷新周期以及兩種刷新方式----從上一次對整個存儲器刷新結(jié)束到下一次對整個存儲器全部刷新一遍為止，，這段時間間隔叫做刷新周期。一般為2ms,4ms,8ms.兩種刷新方式：集中式，分散式。提高DRAM的方式：快頁，緩存，SDRAM。ROM只能讀出，不能寫入，故稱為只讀存儲器。分類：掩膜式，一次編程，多次編程。閃速存儲器是一種高密度，非易失性的讀/寫半導(dǎo)體存儲器。提高存儲速度的方法：雙端口，交叉模塊。Cache介于CPU和主存之間。功能：解決二者速度不匹配。命中率的高低與程序的行為，cache的容量，組織方式和塊有關(guān)。三種映射方法：全相連映射（比較器電路難于設(shè)計和實現(xiàn)，適合小容量cache使用）直接映射（硬件簡單，成本低。每個主存塊只有一個固定的行位置可以存放）組相連映射（前兩者的綜合）19）寫策略及寫一致性：寫回法：寫cache與寫主存異步進行，減少寫主存次數(shù)，但存在不一致性的隱患）；全寫法：寫cache與寫主存同步進行，cache中每行無需設(shè)置修改位，以及相應(yīng)的判斷邏輯。缺點：cache對CPU向主存的寫操作無高速緩沖的功能，降低了cache的功效。寫一致法：第一次寫命中時要同時寫入內(nèi)存。指令就是要計算機執(zhí)行某種操作的命令。計算機程序是由一系列的機器指令組成的。指令有微指令，機器指令，宏指令之分。微指令是微程序級的命令，屬于硬件。宏指令是由若干條機器指令組成的軟件指令，它屬于軟件。機器指令介于微指令和宏指令之間，通常簡稱為指令，每一條指令可以完成一個獨立的算數(shù)運算和邏輯運算操作。指令系統(tǒng)：一臺計算機中所有機器指令的集合。復(fù)雜指令系統(tǒng)計算機：CISC精簡指令系統(tǒng)計算機：CISC對指令系統(tǒng)的要求：完備性，有效性，規(guī)整性，兼容性。指令格式通常由操作碼字段和地址碼字段組成。操作數(shù)地址分為三地址，二，一，零（如停機操作）。二地址操作數(shù)指令的類型：存儲器-存儲器（SS），寄存器-寄存器（RR），寄存器-存儲器（RS）指令的尋址方式：順序，跳躍操作數(shù)的尋址方式：隱含，立即，直接，間接。精簡指令系統(tǒng)（RISC）的特點：選取使用頻率最高的一些簡單指令，指令條數(shù)少；指令長度固定，指令格式種類少，尋址方式種類少。只有取數(shù)存數(shù)指令訪問存儲器，其余都在寄存器之間運行。28）CPU的功能：指令，操作，時間控制，數(shù)據(jù)加工。主要寄存器：數(shù)據(jù)緩沖寄存器（DR）（一，作為CPU和內(nèi)存嗎，外部設(shè)備之間信息傳送的中轉(zhuǎn)站。二，在單累加器結(jié)構(gòu)的運算器中，兼作操作數(shù)寄存器。）指令寄存器（IR）（保存當(dāng)前正在執(zhí)行的一條指令）程序寄存器（PC）（又稱為指令計數(shù)器，確定下一條指令的地址。地址寄存器（AR）（保存當(dāng)前所訪問的內(nèi)存單元的地址）累加寄存器（AC）（暫時存放ALU運算的結(jié)果信息）狀態(tài)條件寄存器（PSW）（保存由算術(shù)指令和邏輯指令運行或測試的結(jié)果建立的各種條件碼內(nèi)容）時鐘周期通常稱為節(jié)拍脈沖或T周期，他是處理操作的最基本單位。CPU周期指讀取一個指令字的最短時間，它包含有若干個指令周期。CPU周期也稱為機器周期。指令周期指取出并執(zhí)行一條指令的時間，包含若干個CPU周期。時序信號的作用：保證計算機能夠準確，迅速，有條不紊的工作。時令序號產(chǎn)生器的組成：時鐘源：為環(huán)形脈沖發(fā)生器提供頻率穩(wěn)定且電平匹配的方波時鐘脈沖信號。環(huán)形脈沖發(fā)生器：產(chǎn)生一組有序的，間隔相等或不等的脈沖序列，以便通過譯碼電路產(chǎn)生最后所需的節(jié)拍脈沖。節(jié)拍脈沖。啟停控制邏輯。時序控制方式：一，同步控制方式：在任何情況下，已定的指令在執(zhí)行時所需的機器周期數(shù)和時鐘周期數(shù)都是固定不變的（1，采用完全統(tǒng)一的機器周期執(zhí)行各種不同的指令。2，采用不定長機器周期。3，中央控制與局部控制結(jié)合）二，異步控制方式：每條指令，每個操作控制信號需要多少時間就占用多少時間。三，聯(lián)合控制方式。微指令：控制部件通過控制線向執(zhí)行部件發(fā)出各種控制命令。微操作：執(zhí)行部件接受微命令后進行的操作。微操作是執(zhí)行部件中最基本的操作。微操作可分為相容性和相斥性。微指令：在機器的一個CPU周期中，一組實現(xiàn)一種操作功能的微命令的集合。微程序：一條機器指令的功能是由許多微指令組成的序列來實現(xiàn)的，這個微指令序列叫做微程序。微指令的構(gòu)成：操作控制（發(fā)出管理和指揮全機工作的控制信號。）順序控制（決定產(chǎn)生下一條微指令的地址）在串行方式的微指令控制器中，微指令周期就是只讀存儲器的工作周期。機器指令與微指令的關(guān)系：1，一條機器指令對應(yīng)一個微程序，這條微程序是由若干條微指令序列組成的。2，指令與微指令，程序與微程序，地址與為地址，前者與內(nèi)存有關(guān)，后者與控存有關(guān)。3，每一個CPU周期對應(yīng)一條微指令。微命令編碼的方法：1，直接表示法（操作控制字段中的每一位代表一個微命令）2，編碼表示法（把一組相斥性的微命令信號組成一個小組（字段），然后通過小組譯碼器對每一個微命令信號進行譯碼，譯碼輸出作為控制信號）3，混合表示法產(chǎn)生后繼地址的兩種方法：1，計數(shù)器方式（微指令的順序控制字段較短，微地址產(chǎn)生機構(gòu)簡單）2，多路轉(zhuǎn)移方式（能以較短的順序控制字段配合，實現(xiàn)多路并行轉(zhuǎn)移，靈活性好，速度較快）微指令格式：1，水平型（一次能定義并執(zhí)行多個并行操作微命令的微指令）2，垂直型（微指令中設(shè)置微操作碼字段，采用微操作碼規(guī)定微指令的功能）水平型微指令并行操作能力強，效率高，靈活性強，執(zhí)行一條指令的時間短，微指令字較長而微程序短，用戶難以掌握。并行處理的三種方式：時間并行，空間并行，時間并行+空間并行。總線是構(gòu)成計算機系統(tǒng)的互聯(lián)機構(gòu)，是多個系統(tǒng)功能部件之間進行數(shù)據(jù)傳送的公共通路。分為三類：1，內(nèi)部總線（CPU內(nèi)部連接各寄存器及運算部件）2，系統(tǒng)總線（CPU與存儲器、通道等連接）3，I/O總線（中、低速I/O設(shè)備互相連接）CPU與外設(shè)之間由適配器（接口）連接?？偩€的連接方式：1，單總線結(jié)構(gòu)。2，雙總線結(jié)構(gòu)（CPU與主存之間設(shè)置了存儲總線）3，三總線結(jié)構(gòu)（增加了I/O總線）信息傳輸方式：1，串行傳送（只需要一條傳輸線，成本低廉）2，并行傳送（速度快，系統(tǒng)總線使用這種傳送方式）3，分時傳送接口是指CPU和主存、外圍設(shè)備之間通過總線進行連接的邏輯部件。功能：控制，緩沖，狀態(tài)，轉(zhuǎn)換，整理，程序中斷?？偩€仲裁的目的：解決多個主設(shè)備同時競爭總線控制權(quán)的問題。仲裁的方式：集中式（鏈式，計數(shù)器定時，獨立請求），分布式定時方式：1，同步定時（適合總線長度較短，各功能模塊存取時間比較接近的情況下）2，異步定時（總線周期長短可變，不把響應(yīng)時間強加到功能模塊上）數(shù)據(jù)傳送模式：讀寫操作，塊傳送操作，寫后讀，讀后寫操作，廣播，廣集操作。計算機與外設(shè)之間的信息交換方式：1，程序查詢方式（單片機）。2，程序中斷方式（硬件結(jié)構(gòu)復(fù)雜，服務(wù)開銷時間大）。3，直接內(nèi)存訪問（DMA）方式：（完全由硬件執(zhí)行，傳輸速度高，僅受訪問內(nèi)存時間的限制，適用于內(nèi)存和高速外圍設(shè)備之間大批數(shù)據(jù)交換的場合）。4，通道方式。5，外圍處理機方式。單級中斷系統(tǒng)是中斷結(jié)構(gòu)中最基本的形式。在單級中斷系統(tǒng)中，所有的中斷源都屬于同一級，所有中斷源觸發(fā)器排成一行，其優(yōu)先次序是離CPU近的優(yōu)先權(quán)高。多級中斷系統(tǒng)是指計算機系統(tǒng)中有相當(dāng)多的中斷源，根據(jù)各中斷事件的輕重緩急程度而分成若干級別，每一中斷級分配給一個優(yōu)先權(quán)。Pentium有兩類中斷源：中斷，異常。直接內(nèi)存訪問（DMA）是一種完全由硬件執(zhí)行I/O交換的工作方式。優(yōu)點是速度快（CPU不參加傳送操作，省去了CPU取指令，取數(shù)，送數(shù)等操作）。一般執(zhí)行的過程：1，從外圍設(shè)備發(fā)出DMA請求。2，CPU響應(yīng)請求，把CPU工作改成DMA操作方式，DMA控制器從CPU接管總線的控制。3，由DMA控制器對內(nèi)存尋址，即決定數(shù)據(jù)傳送的內(nèi)存單元地址及數(shù)據(jù)傳送個數(shù)的計數(shù)，并執(zhí)行數(shù)據(jù)傳送的操作。4，向CPU報告DMA操作的結(jié)束。DMA傳送方式：1，停止CPU訪內(nèi)（控制簡單，適用于數(shù)據(jù)傳輸速率很高的設(shè)備成組傳送。缺點：DMA控制器訪內(nèi)階段，內(nèi)存的效能沒有充分發(fā)揮，相當(dāng)一部分內(nèi)存工作周期是空閑的）2，周期挪用（既實現(xiàn)了I/O傳送，又較好的發(fā)揮了內(nèi)存和CPU的效率，適用于I/O設(shè)備讀寫周期大于內(nèi)存存儲周期的情況）3，DMA與CPU交替訪內(nèi)。DMA數(shù)據(jù)傳送過程：傳送前預(yù)處理；正式傳送；傳送后處理。通道是一個特殊功能的處理器，他有自己的指令和程序?qū)ｉT負責(zé)數(shù)據(jù)輸入輸出的傳輸控制，而CPU只負責(zé)數(shù)據(jù)管理功能。這樣，通道與CPU分時使用內(nèi)存，實現(xiàn)了CPU內(nèi)部運算與I/O設(shè)備的平行工作。通道的基本功能：執(zhí)行通道指令，組織外圍設(shè)備和內(nèi)存進行數(shù)據(jù)傳輸，按I/O指令要求啟動外圍設(shè)備，向CPU報告中斷等。組成1一、選擇題（每小題選出一個最合適的答案，每小題2分，共20分）1、若十進制數(shù)為37.25，則相應(yīng)的二進制數(shù)是（）。（A）100110.01（B）110101.01（C）100101.1（D）100101.012、若[x]反=1.1011，則x=（A）-0.0101（B）-0.0100（C）0.1011（D）-0.10113、某機器字長16位，含一位數(shù)符，用補碼表示，則定點小數(shù)所能表示的最小正數(shù)是（）。（A）2-15（B）216（C）2-1（D）1-2-154、若采用雙符號位補碼運算，運算結(jié)果的符號位為10，則（）。（A）產(chǎn)生了負溢出（下溢）（B）產(chǎn)生了正溢出（上溢）（C）運算結(jié)果正確，為負數(shù)（D）運算結(jié)果正確，為正數(shù)5、在用比較法進行補碼一位乘法時，若相鄰兩位乘數(shù)yiyi+1為01時，完成的操作是（）。（A）無（B）原部分積+[X]補，右移一位（C）原部分積+[-X]補，右移一位（D）原部分積+[Y]補，右移一位6、堆棧指針SP的內(nèi)容是（）。（A）棧頂?shù)刂罚˙）棧底地址（C）棧頂內(nèi)容（D）棧底內(nèi)容7、在寄存器間接尋址方式中，操作數(shù)是從（）。（A）主存儲器中讀出（B）寄存器中讀出（C）磁盤中讀出（D）CPU中讀出8、在微程序控制器中，一條機器指令的功能通常由（）。（A）一條微指令實現(xiàn)（B）一段微程序?qū)崿F(xiàn)（C）一個指令碼實現(xiàn)（D）一個條件碼實現(xiàn)9、在串行傳輸時，被傳輸?shù)臄?shù)據(jù)（）（A） 在發(fā)送設(shè)備和接受設(shè)備中都是進行串行到并行的變換（B） 在發(fā)送設(shè)備和接受設(shè)備中都是進行并行到串行的變換（C） 發(fā)送設(shè)備進行串行到并行的變換，在接受設(shè)備中都是進行并行到串行的變換（D） 發(fā)送設(shè)備進行并行到串行的變換，在接受設(shè)備中都是進行串行到并行的變換10、系統(tǒng)總線是指（）。（A） 運算器、控制器和寄存器之間的信息傳送線（B） 運算器、寄存器和主存之間的信息傳送線（C） 運算器、寄存器和外圍設(shè)備之間的信息傳送線（D） CPU、主存和外圍設(shè)備之間的信息傳送線二、名詞解釋（每小題4分，共20分）1． 全相聯(lián)映像2． 指令系統(tǒng)3． 指令周期、CPU周期4． 向量中斷5． 微指令三、改錯題（在下列各小題的表述中均有錯誤，請改正。每小題3分，共12分）1、在中央處理器中，運算器可以向控制器發(fā)出命令進行運算操作。2、在單處理機總線中，相對CPU而言，地址線和數(shù)據(jù)線一般都為雙向信號線3、多重中斷方式，是指CPU同時處理多個中斷請求4、在“半互鎖”異步通信方式中，“請求”信號的撤消取決于“回答”信號的來到，而“請求”信號的撤消又導(dǎo)致“回答”信號的撤消四、簡答題（每小題5分，共15分）1、某機指令字長12位，每個地址段3位，試提出一種字段分配方案，使該機指令系統(tǒng)能有6條三地址指令和8條二地址指令。2、分別用NRZ-1、PE及FE制記錄方式記錄數(shù)據(jù)序列11001，畫出寫電流波形。3、簡述通道控制方式和DMA方式的異同。五、計算題（10分）用補碼加減交替一位除法進行6÷2運算，要求寫出運算過程和運算結(jié)果六、設(shè)計題（第一小題12分，第二小題11分，共23分）1、 CPU結(jié)構(gòu)如下圖所示，其中有一個累加寄存器AC、一個狀態(tài)條件寄存器和其他4個寄存器，各部件之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（1） 標明4個寄存器的名稱。（2） 簡述指令從主存取出送到控制器的數(shù)據(jù)通路。（3） 簡述數(shù)據(jù)在運算器和主存之間進行存取訪問的數(shù)據(jù)通路2、 用2K4位/片的RAM存儲器芯片設(shè)計一個8KB的存儲器，設(shè)CPU的地址總線為A12~A0（低），數(shù)據(jù)總線為D7~D0（低），由線控制讀寫。（1） 該存儲器需要多少片2K4位/片的存儲器芯片。（2） 請設(shè)計并畫出該存儲器的邏輯圖。組成1一、選擇題（每小題選出一個最合適的答案，每小題2分，共20分）1、D2、B3、A4、A5、B6、A7、B8、B9、D10、D二、名詞解釋（每小題4分，共20分）6． 全相聯(lián)映像：就是讓主存中的任何一個塊均可以映像裝入到Cache中任何一個塊的位置上。7． 指令系統(tǒng)：是指一臺計算機的所有指令的集合。8． 指令周期：是指從取指令、分析取數(shù)到執(zhí)行完該指令所需的全部時間。CPU周期：也叫機器周期，通常把一個指令周期劃分為若干個機器周期，每個機器周期完成一個基本操作。9． 向量中斷：是指那些中斷服務(wù)程序的入口地址是由中斷事件自己提供的中斷。10． 微指令：是指控制存儲器中的一個單元的內(nèi)容，即控制字，是若干個微命令的集合。三、改錯題（在下列各小題的表述中均有錯誤，請改正。每小題3分，共12分）1、在中央處理器中，運算器可以向控制器發(fā)出命令進行運算操作。改為：在中央處理器中，控制器可以向運算器發(fā)出命令進行運算操作。2、在單處理機總線中，相對CPU而言，地址線和數(shù)據(jù)線一般都為雙向信號線改為：在單處理機總線中，相對CPU而言，地址線為單向信號和數(shù)據(jù)線一般都為雙向信號線3、多重中斷方式，是指CPU同時處理多個中斷請求改為：多重中斷是指具有中斷嵌套的功能，CPU在響應(yīng)較低級別的中斷請求時，如果有更高級別的中斷請求，CPU轉(zhuǎn)去響應(yīng)更高級別中斷請求。4、在“半互鎖”異步通信方式中，“請求”信號的撤消取決于“回答”信號的來到，而“請求”信號的撤消又導(dǎo)致“回答”信號的撤消改為：在“半互鎖”異步通信方式中，“請求”信號的撤消取決于“回答”信號的來到，而“回答”信號的撤消由從設(shè)備自己決定。四、簡答題（每小題5分，共15分）1．000XXXYYYZZZ。。。101 XXXYYYZZZ110 000YYYZZZ。。。110 111YYYZZZ2．3．相同點：都是能在不需要CPU干預(yù)下實現(xiàn)外設(shè)和內(nèi)存間的數(shù)據(jù)交換（2分）不同點：1）DMA控制器是通過專門設(shè)計的硬件控制邏輯來實現(xiàn)對數(shù)據(jù)傳遞的控制，而通道具有自己的指令和程序，是一個有特殊功能的處理器2）DMA僅能控制一臺或幾臺同類設(shè)備，而通道能控制多臺同類或不同類設(shè)備五、計算題（10分）解題要領(lǐng)：首先要轉(zhuǎn)化為，然后進行列算式計算。沒有轉(zhuǎn)化，但會列算式，且最后結(jié)果正確給7分。六、設(shè)計題（第一小題12分，第二小題11分，共23分）1（1）a為MDR,b為IR,c為MAR,d為PC(2)取指令的數(shù)據(jù)通路：PC→MAR→MM→MDR→IR(3)數(shù)據(jù)從主存取出的數(shù)據(jù)通路（設(shè)數(shù)據(jù)地址為X）X→MAR→MM→MDR→ALU→AC數(shù)據(jù)存入主存的數(shù)據(jù)通路（設(shè)數(shù)據(jù)地址為Y）Y→MAR,AC→MDR→MM每小題4分，共12分2（1）共需8片（5分）（2）如下邏輯圖（6分）《計算機組成原理》期末自測試卷A一、填空題：（每空1分，共15分）1、原碼一位乘法中，符號位與數(shù)值位（

），運算結(jié)果的符號位等于（

）。2、碼值80H：若表示真值0，則為（

）碼；若表示真值―128，則為（

）碼。3、微指令格式分為（

）型微指令和（

）型微指令，其中，前者的并行操作能力比后者強。4、在多級存儲體系中，Cache存儲器的主要功能是（

）。5、在下列常用術(shù)語后面，寫出相應(yīng)的中文名稱：VLSI(

),RISC(

),DMA(

),DRAM(

)。6、為了實現(xiàn)CPU對主存儲器的讀寫訪問，它們之間的連線按功能劃分應(yīng)當(dāng)包括（

），（

）（

）。7、從計算機系統(tǒng)結(jié)構(gòu)的發(fā)展和演變看，近代計算機是以（

）為中心的系統(tǒng)結(jié)構(gòu)。二、單項選擇題：（每題2分，共40分）1、寄存器間接尋址方式中，操作數(shù)處于（

）中。A、通用寄存器

B、主存

C、程序計數(shù)器

D、堆棧2、CPU是指（

）。A、運算器B、控制器C、運算器和控制器

D、運算器、控制器和主存3、若一臺計算機的字長為2個字節(jié)，則表明該機器（

）。A、能處理的數(shù)值最大為2位十進制數(shù)。B、能處理的數(shù)值最多由2位二進制數(shù)組成。C、在CPU中能夠作為一個整體加以處理的二進制代碼為16位。D、在CPU中運算的結(jié)果最大為2的16次方4、在浮點數(shù)編碼表示中，（

）在機器數(shù)中不出現(xiàn)，是隱含的。A、基數(shù)

B、尾數(shù)

C、符號

D、階碼5、控制器的功能是（

）。A、產(chǎn)生時序信號

B、從主存取出一條指令

C、完成指令操作碼譯碼D、從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號，以解釋執(zhí)行該指令。6、虛擬存儲器可以實現(xiàn)（

）。A、提高主存儲器的存取速度B、擴大主存儲器的存儲空間，并能進行自動管理和調(diào)度C、提高外存儲器的存取周期D、擴大外存儲器的存儲空間7、32個漢字的機內(nèi)碼需要（

）。A、8字節(jié)

B、64字節(jié)

C、32字節(jié)

D、16字節(jié)8、相聯(lián)存儲器是按（

）進行尋址的存儲器。A、地址指定方式

B、堆棧指定方式C、內(nèi)容指定方式

D、地址指定方式與堆棧存儲方式結(jié)合9、狀態(tài)寄存器用來存放（

）。A、算術(shù)運算結(jié)果

B、邏輯運算結(jié)果C、運算類型

D、算術(shù)邏輯運算指令及測試指令的結(jié)果狀態(tài)10、在機器數(shù)（

）中，零的表示形式是唯一的。A、原碼

B、補碼

C、補碼和移碼

D、原碼和反碼11、計算機的存儲器采用分級方式是為了（

）。A、減少主機箱的體積

B、解決容量、價格、速度三者之間的矛盾C、保存大量數(shù)據(jù)方便

D、操作方便12、有關(guān)Cache的說法正確的是（

）。A、只能在CPU以外B、CPU內(nèi)外都可以設(shè)置CacheC、只能在CPU以內(nèi)D、若存在Cache，CPU就不能再訪問主存13、在定點二進制運算中，減法運算一般通過（

）來實現(xiàn)。A、原碼運算的二進制減法器

B、補碼運算的二進制減法器C、補碼運算的十進制加法器

D、補碼運算的二進制加法器14、堆棧常用于（

）。A、數(shù)據(jù)移位

B、程序轉(zhuǎn)移

C、保護程序現(xiàn)場

D、輸入、輸出15、計算機系統(tǒng)的層次結(jié)構(gòu)從內(nèi)到外依次為（

）。A、硬件系統(tǒng)、系統(tǒng)軟件、應(yīng)用軟件

B、系統(tǒng)軟件、硬件系統(tǒng)、應(yīng)用軟件C、系統(tǒng)軟件、應(yīng)用軟件、硬件系統(tǒng)

D、應(yīng)用軟件、硬件系統(tǒng)、系統(tǒng)軟件16、一個指令周期通常由（

）組成。A、若干個節(jié)拍B、若干個時鐘周期C、若干個工作脈沖

D、若干個機器周期17、在計算機系統(tǒng)中，表征系統(tǒng)運行狀態(tài)的部件是（

）。A、程序計數(shù)器

B、累加計數(shù)器

C、中斷計數(shù)器

D、程序狀態(tài)字18、某虛擬存儲器采用頁式內(nèi)存管理，使用LRU頁面替換算法，考慮下面的頁面訪問地址流（每次訪問在一個時間單位中完成），1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定內(nèi)存容量為4個頁面，開始時為空的，則頁面失效次數(shù)是（

）。A、4

B、5

C、6

D、719、某一SRAM芯片，其容量是1024×8位，除電源和接地端外，該芯片引腳的最小數(shù)目是（

）。A、20

B、22

C、25

D、3020、下面尾數(shù)（1位符號位）的表示中，不是規(guī)格化尾數(shù)的是（

）。A、010011101（原碼）B、110011110（原碼）

C、010111111（補碼）D、110111001（補碼）三、簡答題：（每題5分，共10分）1、Cache與主存之間的地址映像方法有哪幾種？各有何特點？2、DRAM存儲器為什么要刷新？有哪幾種常用的刷新方法？四、綜合題：（共35分）1、（本題7分）某機采用微程序控制器，其微程序控制器有18種微操作命令（采用直接控制法，即水平型微指令），有8個轉(zhuǎn)移控制狀態(tài)（采用譯碼形式），微指令格式中的下址字段7位。該機機器指令系統(tǒng)采用4位定長操作碼，平均每條指令由7條微指令組成。問：（1）該微指令的格式中，操作控制字段和判別測試字段各有幾位？控存的容量是多少（字數(shù)×字長）？（2）該機指令系統(tǒng)共有多少條指令？需要多少容量的控存？上述的控存是否合適？（3分）操作控制字段判別測試字段下址字段2、（本題12分）設(shè)浮點數(shù)的格式為：階碼4位，包含一位符號位，尾數(shù)5位，包含一位符號位，階碼和尾數(shù)均用補碼表示，排列順序為：階符（1位）階碼（3位）數(shù)符（1位）尾數(shù)（4位）則按上述浮點數(shù)的格式：（1）若（X）10=22/64，（Y）10=—2.75，則求X和Y的規(guī)格化浮點數(shù)表示形式。（6分）（2）求[X+Y]?。ㄒ笥醚a碼計算，列出計算步驟）（6分）3、（本題共16分）某機字長8位，CPU地址總線16位，數(shù)據(jù)總線8位，存儲器按字節(jié)編址，CPU的控制信號線有：MREQ#（存儲器訪問請求，低電平有效），R/W#（讀寫控制，低電平為寫信號，高電平為讀信號）。試問：（1）若該機主存采用16K×1位的DRAM芯片（內(nèi)部為128×128陣列）構(gòu)成最大主存空間，則共需多少個芯片？若采用異步刷新方式，單元刷新周期為2ms，則刷新信號的周期為多少時間？刷新用的行地址為幾位？（6分）（2）若為該機配備2K×8位的Cache，每塊8字節(jié)，采用2路組相聯(lián)映像，試寫出對主存地址各個字段的劃分（標出各個字段的位數(shù)）；若主存地址為3280H，則該地址可映像到Cache的哪一組？（4分）（3）若用4個8K×4位的SRAM芯片和2個4K×8位的SRAM芯片形成24K×8位的連續(xù)RAM存儲區(qū)域，起始地址為0000H，假設(shè)SRAM芯片有CS#（片選，低電平有效）和WE#（寫使能，低電平有效）信號控制端。試畫出SRAM與CPU的連接圖，在圖上標清楚地址譯碼連接，數(shù)據(jù)線、地址線、控制線連接。（6分）期末自測試卷A參考答案一、填空題（每空1分，共15分）1、分開計算，相乘兩數(shù)符號位的異或值。

2、移，補

3、水平，垂直4、匹配CPU和主存之間的速度5、超大規(guī)模集成電路，精簡指令系統(tǒng)計算機，直接存儲器存?。ㄔL問），動態(tài)隨機讀寫存儲器。6、地址總線，數(shù)據(jù)總線，讀寫控制線

7、存儲器二、單項選擇題（每題2分，共40分）1、b

2、c

3、c

4、a

5、d

6、b

7、b

8、c

9、d

10、c11、b

12、b

13、d

14、c

15、a

16、d

17、d

18、c

19、a

20、d三、簡答題（每題5分，共10分）1、映像方式有直接映像，全相聯(lián)映像，組相聯(lián)映像三種。直接映像是每個主存塊只能放到一個唯一對應(yīng)的Cache塊中，實現(xiàn)簡單但Cache利用率低；全相聯(lián)映像是每個主存塊可以放到任何一個Cache塊中，最靈活但實現(xiàn)的成本代價最大；組相聯(lián)映像時每個主存塊唯一對應(yīng)一個cache組，但可放到組內(nèi)任何一個塊中，是前兩種方式的折中。2、DRAM存儲器采用電容存放信息，由于電容漏電，保存信息經(jīng)過一段時間會丟失，故用刷新保證信息不丟失。常用的刷新方法有集中式刷新和分布式刷新。四、綜合題（共35分）1、（本題7分）（1）、操作控制字段18位，判別測試字段3位，控存容量是128×28；（2）、共16條指令，需112條微指令，控存合適，能滿足需要。2、（本題共12分）（1）、X和Y的表示為：X

階碼：1111

尾數(shù)：01011

Y

階碼：0010

尾數(shù)：10101（2）、①、對階：Ex―Ey=11.101

保留Ey，X尾數(shù)右移3位。②、尾數(shù)加：得：11.0110011③、規(guī)格化：已經(jīng)是

④、舍入：尾數(shù)：11.0110

⑤、判溢出：無溢出，故結(jié)果為：階碼0010

尾數(shù)10110

值：―0.1010×223、（本題共16分）（1）共需32個芯片，刷新信號周期約為15.6μs，刷新行地址7位；（2）主存字塊標記6位，組地址7位，塊內(nèi)地址3位。地址3280H在Cache的50H組內(nèi)。

（3）連接情況大致如圖：期末自測試卷B一、單項選擇題：（每題1分，共20分）1、目前我們所說的個人臺式商用機屬于

。A、巨型機

B、中型機

C、小型機

D、微型機2、下列數(shù)中最大的數(shù)是

。A、（10011001）2

B、（227）8

C、（98）16

D、（152）103、在小型或微型計算機里，普遍采用的字符編碼是

。A、BCD碼

B、16進制

C、格雷碼

D、ASCⅡ碼4、在下列機器數(shù)

中，零的表示形式是唯一的。A、原碼

B、補碼

C、反碼

D、原碼和反碼5、設(shè)［X］補=1.x1x2x3x4,當(dāng)滿足

時，X>-1/2成立。A、x1必須為1，x2x3x4至少有一個為1

B、x1必須為1，x2x3x4任意C、x1必須為0，x2x3x4至少有一個為1

D、x1必須為0，x2x3x4任意6、假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校驗的字符碼是

。A、11001011

B、11010110

C、11000001

D、110010017、在CPU中，跟蹤后繼指令地址的寄存器是

。A、指令寄存器

B、程序計數(shù)器

C、地址寄存器

D、狀態(tài)條件寄存器8、EPROM是指

。A、讀寫存儲器

B、只讀存儲器C、可編程的只讀存儲器

D、光擦除可編程的只讀存儲器9、堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP指示的棧頂單元。如果進棧操作的動作順序是（A）→MSP，(SP)―1→SP。那么出棧操作的動作順序應(yīng)為

。A、(MSP)→A，(SP)+1→SP

B、(MSP)→A，（SP）―1→SPC、(SP―1)→SP，(MSP)→A

D、(SP)+1→SP，(MSP)→A10、下面尾數(shù)（1位符號位）的表示中，不是規(guī)格化的尾數(shù)的是

。A、010011101（原碼）

B、110011110（原碼）C、010111111（補碼）

D、110111001（補碼）11、在主存和CPU之間增加cache存儲器的目的是

。A、增加內(nèi)存容量

B、提高內(nèi)存可靠性C、解決CPU和主存之間的速度匹配問題D、增加內(nèi)存容量，同時加快存取速度12、CPU主要包括

。A、控制器

B、控制器、運算器、cacheC、運算器和主存

D、控制器、ALU和主存13、設(shè)變址寄存器為X，形式地址為D，（X）表示寄存器X的內(nèi)容，變址尋址方式的有效地址為

。A、EA=(X)+D

B、EA=(X)+(D)

C、EA=((X)+D)

D、EA=((X)+(D))14、信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞椒Q為

。A、串行傳輸

B、并行傳輸

C、并串行傳輸

D、分時傳輸15、下述I/O控制方式中，主要由程序?qū)崿F(xiàn)的是

。A、PPU(外圍處理機)方式

B、中斷方式

C、DMA方式

D、通道方式16、系統(tǒng)總線中地址線的功能是

。A、用于選擇主存單元地址

B、用于選擇進行信息傳輸?shù)脑O(shè)備C、用于選擇外存地址D、用于指定主存和I/O設(shè)備接口電路的地址17、CRT的分辨率額為1024×1024，顏色深度為8位，則刷新存儲器的存儲容量是

。A、2MB

B、1MB

C、8MB

D、1024B18、設(shè)寄存器位數(shù)為8位，機器數(shù)采用補碼形式（含一位符號位）。對應(yīng)于十進制數(shù)-27，寄存器內(nèi)為

。A、27H

B、9BH

C、E5H

D、5AH19、根據(jù)國標規(guī)定，每個漢字在計算機內(nèi)占用

存儲。A、一個字節(jié)

B、二個字節(jié)

C、三個字節(jié)

D、四個字節(jié)20、某一SRAM芯片，其容量為512×8位，考慮電源端和接地端，該芯片引出線的最小數(shù)目應(yīng)為

。A、23

B、25

C、50

D、19二、填空題：（每空1分，共20分）1、設(shè)X=—0.1011，則[X]補為

。2、漢字的

、

、

是計算機用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。3、數(shù)控機床是計算機在

方面的應(yīng)用，郵局把信件自動分揀是在計算機

方面的應(yīng)用。4、計算機軟件一般分為

和

兩大類。5、RISC的中文含義是

；CISC的中文含義是

。6、對動態(tài)存儲器的刷新有兩種方式，它們是

和

。7、機器字長16位，表示浮點數(shù)時，階碼6位（階符1位），尾數(shù)10位（數(shù)符1位），則浮點補碼表示時，最大浮點數(shù)是

，絕對值最小的非0的正數(shù)是

。8、在存儲系統(tǒng)的Cache與主存層次結(jié)構(gòu)中，常會發(fā)生數(shù)據(jù)替換問題，此時我們較常使用的替換算法有

和

等。9、一條指令實際上包括兩種信息即

和

。10、按照總線仲裁電路的位置不同，可分為

仲裁和

仲裁。三、簡答題：（每題5分，共15分）1、CPU中有哪些主要寄存器？簡述這些寄存器的功能。2、RISC機器具有什么優(yōu)點，試簡單論述。3、計算機存儲系統(tǒng)分那幾個層次？每一層次主要采用什么存儲介質(zhì)？其存儲容