計(jì)算機(jī)組成原理試卷6

計(jì)算機(jī)組成原理試題6

一、選擇題（共20分，每題1分）

1.指令系統(tǒng)中采用不同尋址方式的目的主要是。

A.可降低指令譯碼難度；

B.縮短指令字長(zhǎng)，擴(kuò)大尋址空間，提高編程靈活性；

C.實(shí)現(xiàn)程序控制；

D.尋找操作數(shù)。

2.計(jì)算機(jī)使用總線(xiàn)結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，缺點(diǎn)是

A.地址信息、數(shù)據(jù)信息和控制信息不能同時(shí)出現(xiàn)；

B.地址信息與數(shù)據(jù)信息不能同時(shí)出現(xiàn)；

C.兩種信息源的代碼在總線(xiàn)中不能同時(shí)傳送；

D.地址信息與數(shù)據(jù)信息能同時(shí)出現(xiàn)。

3.一個(gè)16Kx32位的存儲(chǔ)器，其地址線(xiàn)和數(shù)據(jù)線(xiàn)的總和是

A.48；

B.46；

C.36；

D.38。

4.下列敘述中是正確的。

A.主存可由RAM和ROM組成；

B.主存只能由ROM組成；

C.主存只能由RAM組成；

D.主存只能由SRAM組成。

5.在三種集中式總線(xiàn)控制中，一方式響應(yīng)時(shí)間最快。

A.鏈?zhǔn)讲樵?xún)；

B.計(jì)數(shù)器定時(shí)查詢(xún)；

C.獨(dú)立請(qǐng)求；

D.以上都不是。

6.可編程的只讀存儲(chǔ)器。

A.不一定是可改寫(xiě)的；

B.一定是可改寫(xiě)的；

C.一定是不可改寫(xiě)的；

D.以上都不對(duì)。

7.下述種情況會(huì)提出中斷請(qǐng)求。

A.產(chǎn)生存儲(chǔ)周期“竊取”；

B.在鍵盤(pán)輸入過(guò)程中，每按一次鍵；

C.兩數(shù)相加結(jié)果為零；

D.結(jié)果溢出。

8.下列敘述中是錯(cuò)誤的。

A.采用微程序控制器的處理器稱(chēng)為微處理器；

B.在微指令編碼中，編碼效率最低的是直接編碼方式；

C.在各種微地址形成方式中，增量計(jì)數(shù)器法需要的順序控制字段較短；

D.以上都是錯(cuò)的。

9.直接尋址的無(wú)條件轉(zhuǎn)移指令功能是將指令中的地址碼送入o

A.PC；

B.地址寄存器；

C.累加器；

D.ACCo

10.響應(yīng)中斷請(qǐng)求的條件是。

A.外設(shè)提出中斷；

B.外設(shè)工作完成和系統(tǒng)允許時(shí)；

C.外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“1”時(shí)。

D.CPU提出中斷。

11.變址尋址和基址尋址的有效地址形成方式類(lèi)似，但是o

A.變址寄存器的內(nèi)容在程序執(zhí)行過(guò)程中是不可變的；

B.在程序執(zhí)行過(guò)程中，變址寄存器和基址寄存器和內(nèi)容都可變的；

C.在程序執(zhí)行過(guò)程中，基址寄存器的內(nèi)容不可變，變址寄存器中的內(nèi)容可變；

D.變址寄存器的內(nèi)容在程序執(zhí)行過(guò)程中是可變的。

12.在原碼加減交替除法中，符號(hào)位單獨(dú)處理，參加操作的數(shù)是。

A.原碼；

B.絕對(duì)值；

C.絕對(duì)值的補(bǔ)碼；

D.補(bǔ)碼。

13.DMA方式?

A.既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式；

B.不能取代中斷方式；

C.也能向CPU請(qǐng)求中斷處理數(shù)據(jù)傳送；

D.能取代中斷方式。

14.設(shè)機(jī)器字長(zhǎng)為32位，存儲(chǔ)容量為16MB,若按雙字編址，其尋址范圍是。

A.8MB；

B.2M；

C.4M；

D.16M。

15.設(shè)變址寄存器為X,形式地址為D,某機(jī)具有先間址后變址的尋址方式，則這種尋址方式的有效

地址為。

A.EA=(X)+D；

B.EA=(X)+(D)；

C.EA=((X)+D)；

D.EA=X+Do

16.程序計(jì)數(shù)器PC屬于。

A.運(yùn)算器；

B.控制器；

C.存儲(chǔ)器：

D.I/O設(shè)備。

17.計(jì)算機(jī)執(zhí)行乘法指令時(shí)，由于其操作較復(fù)雜，需要更多的時(shí)間，通常采用控制方式。

A.延長(zhǎng)機(jī)器周期內(nèi)節(jié)拍數(shù)的；

B.異步；

C.中央與局部控制相結(jié)合的；

D.同步。

18.目前在小型和微型計(jì)算機(jī)里最普遍采用的字母與字符編碼是o

A.BCD碼；

B.十六進(jìn)制代碼；

C.ASCII碼；

D.海明碼。

19.設(shè)寄存器內(nèi)容為10000000,若它等于-0,則為。

A.原碼；

B.補(bǔ)碼；

C.反碼；

D.移碼。

20.在下述有關(guān)不恢復(fù)余數(shù)法何時(shí)需恢復(fù)余數(shù)的說(shuō)法中，____是正確的。

A.最后一次余數(shù)為正時(shí)，要恢復(fù)一次余數(shù)；

B.最后一次余數(shù)為負(fù)時(shí)，?；謴?fù)一次余數(shù)；

C.最后一次余數(shù)為0時(shí)，要恢復(fù)一次余數(shù)：

D.任何時(shí)候都不恢復(fù)余數(shù)。

二、填空題（共20分，每空1分）

1.I/O與主機(jī)交換信息的方式中，A和B都需通過(guò)程序?qū)崿F(xiàn)數(shù)據(jù)傳送,其中

C體現(xiàn)CPU與設(shè)備是串行工作的。

2.設(shè)n=8（不包括符號(hào)位），機(jī)器完成一次加和移位各需100ns,則原碼一位乘最多需Ans.

補(bǔ)碼Booth算法最多需Bns。

3.對(duì)于一條隱含尋址的算術(shù)運(yùn)算指令，其指令字中不明確給出A,其中一個(gè)操作數(shù)通常隱

含在_______B中。

4.設(shè)浮點(diǎn)數(shù)階碼為4位（含1位階符），用移碼表示，尾數(shù)為16位（含1位數(shù)符），用補(bǔ)碼規(guī)格化表

示，則對(duì)應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為A，真值為B（十進(jìn)制表示）；對(duì)應(yīng)其絕

對(duì)值最小負(fù)數(shù)的機(jī)器數(shù)形式為C,真值為D（十進(jìn)制表示）。

5.在總線(xiàn)的異步通信方式中，通信的雙方可以通過(guò)A、B和C三種

類(lèi)型聯(lián)絡(luò)。

6.磁表面存儲(chǔ)器的記錄方式總的可分為A和B兩大類(lèi),前者的特點(diǎn)是C,

后者的特點(diǎn)是D。

7.在微程序控制器中，一條機(jī)器指令對(duì)應(yīng)一個(gè)A,若某機(jī)有38條機(jī)器指令，通?？蓪?duì)

應(yīng)B。

三、解釋下列概念（共10分，每題2分）

1.CMDR

2.總線(xiàn)判優(yōu)

3.系統(tǒng)的并行性

4.進(jìn)位鏈

5.間接尋址

四、計(jì)算題（6分）

設(shè)機(jī)器A的主頻為8MHz,機(jī)器周期含4個(gè)時(shí)鐘周期，且該機(jī)的平均指令執(zhí)行速度是0.4MIPS,試求

該機(jī)的平均指令周期和機(jī)器周期。每個(gè)指令周期包含幾個(gè)機(jī)器周期？如果機(jī)器B的主頻為12MHz，且機(jī)

器周期也含4個(gè)時(shí)鐘周期，試問(wèn)B機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?

五、簡(jiǎn)答題（共20分）

1.說(shuō)明微程序控制器中微指令的地址有幾種形成方式。（6分）

2.什么是計(jì)算機(jī)的主頻，主頻和機(jī)器周期有什么關(guān)系？（4分）（CU4）

3.某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序山高到低為L(zhǎng)O,L1,L2,L3,L4,現(xiàn)要求優(yōu)先順序改為

L3,L2,LO,L4,L1,寫(xiě)出各中斷源的屏蔽字。（5分）

屏蔽字

中斷源

01234

L0

L1

L2

L3

L4

4.某機(jī)主存容量為4Mxi6位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備65種操作。操作

碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、變址五種尋址方式。（5分）

（1）畫(huà)出一地址指令格式并指出各字段的作用；

（2）該指令直接尋址的最大范圍（十進(jìn)制表示）；

（3）一次間址的尋址范圍（十進(jìn)制表示）；

（4）相對(duì)尋址的位移量（十進(jìn)制表示）。

六、問(wèn)答題（共15分）

1.按序?qū)懗鐾瓿?條加法指令SUBa（a為主存地址）兩種控制器所發(fā)出的微操作命令及節(jié)拍安排。

（8分）

2.假設(shè)磁盤(pán)采用DMA方式與主機(jī)交換信息，其傳輸速率為2MB/S,而且DMA的預(yù)處理需1000個(gè)

時(shí)鐘周期，DMA完成傳送后處理中斷需500個(gè)時(shí)鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長(zhǎng)度為4KB,試問(wèn)在硬盤(pán)

工作時(shí)，50MHz的處理器需用多少時(shí)間比率進(jìn)行DMA輔助操作（預(yù)處理和后處理）。（7分）

七、設(shè)計(jì)題（10分）

設(shè)CPU共有16根地址線(xiàn)，8根數(shù)據(jù)線(xiàn)，并用畸■作訪存控制信號(hào)（低電平有效），用加作讀寫(xiě)控

制信號(hào)（高電平為讀，低電平為寫(xiě)）?，F(xiàn)有下列芯片及各種門(mén)電路（門(mén)電路自定），如圖所示。畫(huà)出CPU

與存儲(chǔ)器的連接圖，要求：

（1）存儲(chǔ)芯片地址空間分配為：0?8191為系統(tǒng)程序區(qū)：8192?32767為用戶(hù)程序區(qū)。

（2）指出選用的存儲(chǔ)芯片類(lèi)型及數(shù)量；

（3）詳細(xì)畫(huà)出片選邏輯。

AoAo

-Ocs

ROM

-------PD/Progr

???

D,Do74138譯碼器

RAM:1K>4位

ROM:2Kx8位G”二，豆為控制端

2Kx8位

8Kx8位

8Kx8位C,B,A為變量控制端

32Kx8位

16Kxi位

\為輸出端

4Kx4位Y,.......

計(jì)算機(jī)組成原理試題6答案

-、選擇題（共20分，每題1分）

1.C2.C3.C4.A5.C6.A7.B

8.A9.A10.B11.C12.C13.B14.B

15.B16.B17.C18.C19.A20.B

二、填空題（共20分，每空1分）

1.A.程序查詢(xún)方式B.中斷方式C.程序查詢(xún)方式

2.A.1600B.1700

3.A.操作數(shù)的地址B.累加器

4.A.……1(15個(gè)1)

B.27X(1-2'15)

C.0,000;1.01……1(14個(gè)1)

D.-2'8x(2''+2'15)

5.A.不互鎖B.半互鎖C.全互鎖

6.A.歸零制B.不歸零制

C.不論記錄的代碼是0或1,在記錄下一個(gè)信息之前，記錄電流要恢復(fù)到零電流

D.磁頭線(xiàn)圈中始終有電流

7.A.微程序B.41個(gè)微程序。

三、名詞解釋?zhuān)?0分）

1.答：CMDR是控存數(shù)據(jù)寄存器，用來(lái)存放從控存讀出的微指令；順序邏輯是用來(lái)控制微指令序列

的，具體就是控制形成下一條微指令（即后繼微指令）的地址，其輸入與微地址形成部件（與指令寄存器

相連）、微指令的下地址字段以及外來(lái)的標(biāo)志有關(guān)。

2.答：總線(xiàn)判優(yōu)就是當(dāng)總線(xiàn)上各個(gè)主設(shè)備同時(shí)要求占用總線(xiàn)時(shí)，通過(guò)總線(xiàn)控制器，按一定的優(yōu)先等級(jí)順

序確定某個(gè)主設(shè)備可以占用總線(xiàn)。

3.答：所謂并行包含同時(shí)性和并發(fā)性?xún)蓚€(gè)方面。前者是指兩個(gè)或多個(gè)事件在同一時(shí)刻發(fā)生，后者是指兩

個(gè)或多個(gè)事件在同一時(shí)間段發(fā)生。也就是說(shuō)，在同一時(shí)刻或同一時(shí)間段內(nèi)完成兩種或兩種以上性質(zhì)相同或不

同的功能，只要在時(shí)間上互相重疊，就存在并行性。

4.答：進(jìn)位鏈?zhǔn)莻鬟f進(jìn)位的邏輯電路。

5.答：間址需通過(guò)訪存（若是多次間址還需多次訪存）得到有效地址。

四、計(jì)算題（共5分）

答：根據(jù)機(jī)器A的主頻為8MHz,得時(shí)鐘周期為一1—=0.125即

8MHz

（1）機(jī)器周期=0.125x4=0.5|is

（2）平均指令執(zhí)行時(shí)間是工=2.5.

0.4

（3）每個(gè)指令周期含至=5個(gè)機(jī)器周期

0.5

（4）在機(jī)器周期所含時(shí)鐘周期數(shù)相同的前提下，兩機(jī)平均指令執(zhí)行速度與它們的主頻有關(guān)，即

A機(jī)的平均指令速-A機(jī)主頻

B機(jī)的平均指令速.B機(jī)主頻

則B機(jī)的平均指令執(zhí)行速度=°,MIPS"12MHz=06MIPS

8MHz

五、簡(jiǎn)答題（共20分）

1.（6分）答：

（1）直接由微指令的下地址字段指出。

（2）根據(jù)機(jī)器指令的操作碼形成。

（3）增量計(jì)數(shù)器法。

（4）根據(jù)各種標(biāo)志決定微指令分支轉(zhuǎn)移的地址。

（5）通過(guò)測(cè)試網(wǎng)絡(luò)形成。

（6）由硬件產(chǎn)生微程序入口地址。

2.（4分）答：一臺(tái)機(jī)器時(shí)鐘信號(hào)的頻率即為主頻，主頻的倒數(shù)稱(chēng)作時(shí)鐘周期，機(jī)器周期內(nèi)包含若干

個(gè)時(shí)鐘周期。

3.（5分）答：（每寫(xiě)對(duì)一個(gè)屏蔽字1分）

設(shè)屏蔽位為“1”時(shí)表示對(duì)應(yīng)的中斷源1陂屏蔽，屏蔽字排列如下：

屏蔽字

中斷源

01234

L011001

L101000

L211101

L311111

L401001

4.（5分）答:

（1）一地址指令格式為（1分）

OPMA

OP操作碼字段，共7位，可反映65種操作；

M尋址方式特征字段，共3位，可反映5種尋址方式；

A形式地址字段，共16-7-3=6位（1分）

（2）直接尋址的最大范圍為26=64（1分）

（3）山于存儲(chǔ)字長(zhǎng)為16位，故一次間址的尋址范圍為外6=65536（1分）

（4）相對(duì)尋址的位移量為-32?+31（1分）

六、問(wèn)答題（共15分）

1.（8分）組合邏輯控制器完成SUBa指令的微操作命令及節(jié)拍安排為：

取指周期(2分)

RPC-MAR,11R

T\M(MAR)-MDR,(PC)+1-PC

T2MDRTIR,OP(IR)-ID

執(zhí)行周期(2分)

ToAd(IR)-MAR,iTRCBg—MAR)

RM(MAR)-MDR

T2(ACQ-(MDR)TACC

微程序控制器完成ADDa指令的微操作命令及節(jié)拍安排為：

取指周期(2分)

ToPC—MAR,1-R

TiAd(CMDR)TCMAR

T2M(MAR)-MDR,(PC)+1-PC

八Ad(CMDR)TCMAR

T4MDR—IR

T5OP(IR)一微地址形成部件—CMAR

執(zhí)行周期(2分)

ToAd(IR)-?MAR,l—R^IJa—MAR)

T\Ad(CMDR)TCMAR

T2M(MAR)TMDR

T3Ad(CMDR)一CMAR

T4(ACC)+(MDR)