微機原理與接口技術(shù)chap5

03:581第五章存儲器一、存儲器分類二、隨機存取存儲器RAM三、只讀存儲器四、CPU與存儲器的連接五、存儲器空間的分配和使用內(nèi)容提要03:582學(xué)習要求掌握半導(dǎo)體存儲器的分類、組成及組成部件的作用及工作原理、讀/寫操作的基本過程。掌握SRAM、DRAM芯片的組成特點、工作過程、典型芯片的引腳信號、了解DRAM刷新的基本概念。掌握半導(dǎo)體存儲器的主要技術(shù)指標、芯片的擴充、CPU與半導(dǎo)體存儲器間的連接。了解Cache的基本概念、特點。03:583簡介存儲器是計算機的主要組成部分之一用來存放程序和數(shù)據(jù)的部件存儲器表征了計算機的“記憶”功能存儲器的容量和存取速度是決定計算機性能的重要指標。存儲器的容量越大，記憶的信息也就越多，計算機的功能也就越強。03:584存儲器的邏輯結(jié)構(gòu)示意圖03:585§5-1存儲器分類按存儲器用途分類1．內(nèi)部存儲器內(nèi)部存儲器也稱為內(nèi)存（主存儲器）。功能：存放當前正在使用的或經(jīng)常使用的程序和數(shù)據(jù)。特點：快速存取、容量較小，CPU直接訪問（半導(dǎo)體存儲器）容量：受到地址總線位數(shù)的限制

8086系統(tǒng)，20條地址線，尋址空間為1M（220）字節(jié)；

80386系統(tǒng)，32條地址線，尋址空間4G（232

）字節(jié)。存放內(nèi)容：系統(tǒng)軟件（系統(tǒng)引導(dǎo)程序、監(jiān)控程序或者操作系統(tǒng)中的ROMBIOS等）以及當前要運行的應(yīng)用軟件。03:586§5-1存儲器分類（按用途分類）2．外部存儲器外部存儲器也稱為外存，是輔助存儲器。功能：用來存放相對來說不經(jīng)常使用的程序或者數(shù)據(jù)或者需要長期保存的信息。特點：存取速度慢、容量大，可以保存和修改存儲信息，CPU不直接對它進行訪問，有專用的設(shè)備（硬盤驅(qū)動器、軟驅(qū)、磁帶機、光驅(qū)等）來管理，一般外部存儲器由磁表面存儲器件構(gòu)成。容量大小：不受限制存放內(nèi)容：系統(tǒng)軟件、應(yīng)用軟件、其他長期保存程序和數(shù)據(jù)。03:587§5-1存儲器分類（按用途分類）由內(nèi)存ROM中的引導(dǎo)程序啟動系統(tǒng)；從外存中讀取系統(tǒng)程序和應(yīng)用程序，送到內(nèi)存的RAM中，運行程序；程序運行的中間結(jié)果放在RAM中（內(nèi)存不夠時也放在外存中）；程序結(jié)束時將最后結(jié)果存入外部存儲器。計算機工作時存取程序和數(shù)據(jù)的過程03:588§5-1存儲器分類外存高速緩沖存儲器Cache隨機存取存儲器（RAM）只讀存儲器（ROM）靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）硬盤軟盤磁帶閃存盤只讀存儲器（ROM）可編程ROM（PROM）可擦除PROM（EPROM）電可擦除可編程ROM（E2PROM）存儲器閃存FlashMemory內(nèi)存光盤03:589§5-1存儲器分類【內(nèi)部存儲器】RAM隨機存取存儲器（RandomAccessMemory）CPU能根據(jù)RAM的地址，將數(shù)據(jù)隨機地寫入或讀出。電源切斷后，所存數(shù)據(jù)全部丟失。按照集成電路內(nèi)部結(jié)構(gòu)的不同，RAM又分為兩種：SRAM靜態(tài)RAM（StaticRAM）DRAM動態(tài)RAM（DynamicRAM）03:5810§5-1存儲器分類【內(nèi)部存儲器】RAM隨機存取存儲器（RandomAccessMemory）

（1）SRAM靜態(tài)RAM（Static

RAM）靜態(tài)RAM速度非常快，只要電源存在內(nèi)容就不會自動消失。它的基本存儲電路為6個MOS管組成1位，因此集成度相對較低，功耗也較大。存取時間可以小到2ηs。一般，高速緩沖存儲器（Cachememory）用它組成。03:5811§5-1存儲器分類【內(nèi)部存儲器】RAM隨機存取存儲器（RandomAccessMemory）（2）DRAM動態(tài)RAM（DynamicRAM）DRAM的存儲內(nèi)容在10-3～10-6秒之后自動消失，必須周期性的在內(nèi)容消失之前進行刷新（Refresh）。由于它的基本存儲電路由一個晶體管及一個電容組成，因此它的集成度高，成本較低，耗電少，但它需要一個額外的刷新電路。

DRAM運行速度較慢，存取時間50～200ηs，一般PC機的標準存儲器都采用DRAM組成。03:5812§5-1存儲器分類【內(nèi)部存儲器】ROM只讀存儲器（ReadOnlyMemory）ROM存儲器是將程序及數(shù)據(jù)固化在芯片中，數(shù)據(jù)只能讀出，不能寫入，也不會丟失，ROM中通常存儲操作系統(tǒng)的程序（BIOS）或用戶固化的程序。

ROM按集成電路內(nèi)部結(jié)構(gòu)的不同，可分為下面三種：（1）PROM可編程ROM

（ProgramableROM）（2）EPROM可擦除、可編程ROM（Eraseble

PROM）（3）EEPROM電可擦除可編程ROM（ElectricallyErasablePROM）（4）閃存（FlashMemory）03:5813§5-1存儲器分類【內(nèi)部存儲器】ROM只讀存儲器（ReadOnlyMemory）（1）PROM可編程ROM（ProgramableROM）將設(shè)計的程序固化進去后，ROM內(nèi)容不可更改。（2）EPROM可擦除、可編程ROM（EraseblePROM）可編程固化程序，且在程序固化后可通過紫外光照擦除，以便重新固化新數(shù)據(jù)。（3）EEPROM電可擦除可編程ROM（ElectricallyErasablePROM）可編程固化程序，并可利用電壓來擦除芯片內(nèi)容，以重新編程固化新數(shù)據(jù)。（4）FlashMemory閃存，高速、多線程、電可擦除。03:5814§5-1存儲器分類【外部存儲器】外部存儲器（輔助存儲器、海量存儲器）（1）特點：容量大、存取速度慢，需要專門的管理設(shè)備。（2）磁記錄存儲器：軟盤、硬盤。

IDE接口：普通PC機，兼容性好、速度慢；

SCSI接口：高檔PC機、工作站、服務(wù)器、光驅(qū)、掃描儀、打印機、光盤刻錄機，高性能、價格高、安裝復(fù)雜；

SATA接口：串行連接方式，高強糾錯能力，接口簡單，支持熱插拔。（3）光盤：CD-ROM（650MB）、DVD（4.7~7.95GB）、Blue-rayDisc（25~50GB）。（4）Flash存儲器（固態(tài)盤SSD）：高速、多線程、電可擦除。03:5815§5-1存儲器分類【內(nèi)部存儲器】

不同存儲器芯片，存取速度不相同，因此在選擇存儲器芯片時要考慮幾個方面：（1）只讀存儲器還是隨機存儲器。（2）存儲容量：表示存儲功能的指標。（KB/MB/GB/TB）（3）存取時間：即訪問存儲器的時間（指存儲器接收到穩(wěn)定的地址到完成一次讀出/寫入數(shù)據(jù)所需的時間）。（4）

功耗：MOS器件較雙極性存儲器低；CMOS器件功耗低，速度慢；HMOS的存儲器件在速度、功耗、容量方面進行了折中。（5）可靠性：存儲器對電磁場和溫度變化的抗干擾能力，以及高速使用下的正確存取能力（半導(dǎo)體存儲器的抗干擾能力較強）。（6）價格：存儲器本身的價格、附加電路的價格。（SRAM價格高、速度快，DRAM相對價廉，但速度較慢）03:5816§5-1存儲器分類金字塔結(jié)構(gòu)外存1外存2外存3外存4….….外存mM1M2….Mn高速CacheCPU速度、容量、價格03:5817第五章存儲器一、存儲器分類二、隨機存取存儲器RAM三、只讀存儲器四、CPU與存儲器的連接五、存儲器空間的分配和使用內(nèi)容提要03:5818§5-2

隨機存取存儲器RAM特點：

CPU能將數(shù)據(jù)隨機地寫入或讀出RAM。斷電所存數(shù)據(jù)全部丟失。

（1）SRAM靜態(tài)RAM（StaticRAM）速度非?？?，不斷電內(nèi)容不自動消失。集成度相對較低，功耗也較大。一般，高速緩沖存儲器（CacheMemory）用它組成。

（2）DRAM動態(tài)RAM（DynamicRAM）

DRAM的內(nèi)容在10-3～10-6秒之后自動消失，必須周期性地刷新（Refresh）。集成度高，成本較低，耗電少，但它需要一個額外的刷新電路。DRAM運行速度較慢，SRAM比DRAM要快2～5倍，一般，PC機的標準存儲器都采用DRAM組成。03:5819§5-2

隨機存取存儲器RAM一、靜態(tài)隨機存取存儲器（SRAM）1．靜態(tài)RAM的構(gòu)成（1）單元電路：（雙極型器件或MOS器件構(gòu)成）雙極型器件構(gòu)成的電路：存取速度快，但工藝復(fù)雜，集成度低，功耗大，較少使用；MOS器件構(gòu)成的電路：通常由6個MOS管組成的雙穩(wěn)態(tài)觸發(fā)器電路，存儲信息“0”或“1”，只要不掉電，“0”或“1”狀態(tài)能一直保持，直到重新寫入新的數(shù)據(jù)。讀出操作后，原信息不變。（2）靜態(tài)RAM的特點：訪問速度快，訪問周期達20～40ns；工作穩(wěn)定，不需要進行刷新，外部電路簡單；但基本存儲單元所包含的管子數(shù)目較多，且功耗也較大，它適合在小容量存儲器中使用。

03:5820§5-2

隨機存取存儲器RAM【靜態(tài)隨機存取存儲器】⑶靜態(tài)RAM存儲器芯片內(nèi)部結(jié)構(gòu)：通常由地址譯碼器、存儲矩陣、控制邏輯、三態(tài)數(shù)據(jù)緩沖器組成。03:5821§5-2

隨機存取存儲器RAM【靜態(tài)隨機存取存儲器】

①存儲矩陣一塊存儲器芯片由基本存儲單元構(gòu)成矩陣；一個基本存儲單元存放一位二進制信息。兩種構(gòu)成方式（字結(jié)構(gòu)、位結(jié)構(gòu)）字結(jié)構(gòu)方式：一個字節(jié)的8位制作在一塊芯片上，選中芯片可一次性讀/寫8位信息，封裝時引線較多。

例如：1K的存儲器芯片由128×8組成，訪問它要7根地址線和8根數(shù)據(jù)線。D7~D0A6~A003:5822§5-2

隨機存取存儲器RAM【靜態(tài)隨機存取存儲器】

①存儲矩陣位結(jié)構(gòu)方式：1個芯片內(nèi)的基本單元作不同字的同一位，8位由8塊芯片組成。優(yōu)點是芯片封裝時引線少。

例如：1K存儲器芯片由1024×1組成，訪問它要10根地址線和1根數(shù)據(jù)線。A9A8A7A6A5A4A3A2A1A0DA9A8A7A6A5A4A3A2A1A0D7D6D5D4D3D2D1D003:5823§5-2

隨機存取存儲器RAM【靜態(tài)隨機存取存儲器】②地址譯碼器

CPU讀/寫一個存儲單元時：先將地址

地址總線；高位地址

譯碼后產(chǎn)生片選信號；低位地址

存儲器

（地址譯碼器）譯碼選中所片內(nèi)存儲單元；最后在讀/寫信號控制下讀出或?qū)懭?。③控制邏輯與三態(tài)數(shù)據(jù)緩沖器CPU送出的高位地址經(jīng)譯碼后，送到邏輯控制器的CS端，即產(chǎn)生片選信號，根據(jù)讀寫控制信號進行讀/寫操作。數(shù)據(jù)經(jīng)三態(tài)數(shù)據(jù)緩沖器送到數(shù)據(jù)總線上或?qū)?shù)據(jù)寫入存儲器。03:5824§5-2

隨機存取存儲器RAM【靜態(tài)隨機存取存儲器】2．靜態(tài)RAM的例子典型的靜態(tài)RAM芯片：

2114（1K×4位）；

6116（2K×8位）；

6264（8K×8位）；

62128（16K×8位）；

62256（32K×8位）626412345678910111213142827262524232221201918171615NCA12A7A6A5A4A3A2A1A0IO0IO1IO2GNDVCCWECE2A8A9A11OEA10CE1IO7IO6IO5IO4IO3（8K×8位）03:5825§5-2

隨機存取存儲器RAM【靜態(tài)隨機存取存儲器】SRAM6264（8K×8）A12～A0

：13根地址線，選擇芯片內(nèi)213個存儲單元中的任一個單元。IO7~IO0：8根雙向數(shù)據(jù)線，并行傳送8位讀/寫數(shù)據(jù)。WE：寫入允許信號（低電平有效）OE：讀出允許信號（低電平有效）CE1、CE2：片選信號，兩者均為有效時，才能對芯片進行讀/寫操作。6264A12～A0CE1CE2WEOEIO7～IO0A12～A0地址譯碼器RDD7～D0WR03:5826§5-2

隨機存取存儲器RAM二、動態(tài)隨機存取存儲器（DRAM）

1．動態(tài)RAM的構(gòu)成（1）單元電路動態(tài)RAM基本單元主要有：4管動態(tài)RAM、3管動態(tài)RAM、單管動態(tài)RAM。它們各有特點：4管動態(tài)RAM：使用管子多，使芯片容量小，但器件的讀出過程就是刷新過程，不用為刷新而外部另加邏輯電路；3管動態(tài)RAM：所用管于少一點，但讀/寫數(shù)據(jù)線分開，讀/寫選擇線也分開，要另加刷新電路；單管動態(tài)RAM：所用器件最少，但讀出信號弱，要采用靈敏度高的讀出放大器來完成讀出功能。03:5827§5-2

隨機存取存儲器RAM【動態(tài)隨機存取存儲器】

以單管動態(tài)RAM為例，其基本存儲單元：一個晶體管

+

一個電容。刷新放大器列選擇信號行選擇信號數(shù)據(jù)輸入/輸出QC（2）存儲信息的原理①讀操作：行地址譯碼使行選擇信號為高電平

行上管子Q導(dǎo)通

刷新放大器讀取電容C上的電壓值折合為“0”或“1”

列地址譯碼使某列選通

行和列均選通的基本存儲單元允許驅(qū)動

讀出數(shù)據(jù)；②寫操作：行和列的選擇信號為“1”

基本存儲單元被選中

數(shù)據(jù)輸入/輸出線送來的信息通過刷新放大器和Q管送到電容C

數(shù)據(jù)寫入存儲單元；

03:5828§5-2

隨機存取存儲器RAM【動態(tài)隨機存取存儲器】（3）特點①集成度高，成本低，耗電少。②刷新和地址兩次打入。由于DRAM是利用電容存儲電荷保存信息的，電容通過MOS管的柵極和源極會緩慢放電而丟失信息，必須定時對電容充電，也稱作刷新。為了提高集成度，減少引腳的封裝數(shù)，DRAM的地址線分成行地址和列地址兩部分，因此，在對存儲器進行訪問時，總是先由行地址選通信號RAS把行地址送入內(nèi)部設(shè)置的行地址鎖存器，再由列地址選通信號CAS把列地址送入列地址鎖存器，并由讀/寫信號控制數(shù)據(jù)的讀出或?qū)懭搿?3:5829§5-2

隨機存取存儲器RAM【動態(tài)隨機存取存儲器】2．動態(tài)RAM的刷新（1）刷新把存儲單元的數(shù)據(jù)讀出，經(jīng)過讀放大器放大之后再寫入，以保存電荷上的信息。（2）原因動態(tài)RAM都是利用電容存儲電荷的原理來保存信息的，由于MOS管輸入阻抗很高，存儲的信息可以保存一段時間，但時間較長時電容會逐漸放電使信息丟失，所以動態(tài)RAM需要在預(yù)定的時間內(nèi)不斷進行刷新。（3）注意①兩次刷新的時間間隔與溫度有關(guān)。②動態(tài)存儲器的刷新是一行一行進行的，每刷新一行的時間稱為刷新周期。刷新方式有集中刷新方式和分散刷新方式兩種。03:5830§5-2

隨機存取存儲器RAM【動態(tài)隨機存取存儲器】（4）DRAM控制器CPU和DRAM之間的接口電路，把CPU的信號轉(zhuǎn)換成適合DRAM芯片的信號，解決DRAM芯片地址兩次打入和刷新控制等問題。DRAM控制器包括下列功能電路：

①地址多路器：把來自CPU的地址轉(zhuǎn)換成行地址和列地址，分兩次送到DRAM芯片，實現(xiàn)DRAM芯片地址的兩次打入。

②刷新定時器：完成對DRAM芯片進行定時刷新的功能。

③刷新地址計數(shù)器：只用RAS的刷新操作，需要提供刷新地址計數(shù)器。對內(nèi)部具有這種刷新地址計數(shù)器的芯片，可以來用CAS在RAS之前的刷新方式。

④仲裁電路：來自CPU的訪問存儲器的請求和來自刷新定時電路的刷新請求同時產(chǎn)生時，由仲裁電路對兩者的優(yōu)先權(quán)進行裁定。

⑤定時發(fā)生器：提供行地址選通信號RAS、列地址選通信號CAS和寫信號WE，供DRAM芯片使用。03:5831§5-2

隨機存取存儲器RAM【動態(tài)隨機存取存儲器】CASCPUDRAM刷新地址計數(shù)器

地址多路器刷新定時器

定時發(fā)生器仲裁電路數(shù)據(jù)緩沖器地址總線地址讀/寫RASWR03:5832§5-2

隨機存取存儲器RAM【動態(tài)隨機存取存儲器】典型的DRAM控制器有：8203芯片可以配合DRAM2164工作；MB1430、MB1431可以支持1M位的DRAM芯片和8086、80286CPU；W4006AF支持16M位的DRAM芯片和80386CPU。03:5833§5-2

隨機存取存儲器RAM【動態(tài)隨機存取存儲器】3．動態(tài)RAMIntel2164是64K×1的DRAM芯片，內(nèi)部有4個128×128基本存儲電路矩陣，如圖所示。其中：A0~A7：地址線

WE：讀/寫控制線，WE=1為讀出，WE=0為寫入RAS：行選通信號CAS：列選通信號DIN：數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出Vcc：+5VGND：地2164引腳圖VCCDoutA6A3A4A5A7A0A2A1GNDNCDinWERASCAS21641234567816151413121110903:5834§5-2

隨機存取存儲器RAM【動態(tài)隨機存取存儲器】2164片內(nèi)有64K個地址單元，需要16條地址線尋址。采用行和列兩部分地址，地址線只需8條。內(nèi)部有地址鎖存器，利用外接多路開關(guān)，先由RAS信號選通8位行地址并鎖存。再由CAS信號選通8位列地址并鎖存，16位地址選中64K存儲單元之中一個。

64K存儲體有4個128×128的存儲矩陣，每個128×128的存儲矩陣，由7條行地址和7條列地址進行選擇，再由1/4I/O門選中一個單元進行讀寫。刷新時由一個行地址同時對4個存儲矩陣的同一行，即4×128＝512個單元進行刷新。由WE控制數(shù)據(jù)的讀或?qū)懀?164芯片無專門的片選信號，行選通信號可認為是片選信號。03:5835§5-2

隨機存取存儲器RAM

【存儲器的工作時序

】三、存儲器的工作時序

存儲器對讀周期的時序

有效數(shù)據(jù)指定地址WE為高電平讀出周期讀取時間數(shù)據(jù)輸出有效時間數(shù)據(jù)輸出穩(wěn)定時間tAR03:58361.靜態(tài)存儲器對讀周期的時序要求tA：讀取時間，地址有效到數(shù)據(jù)讀出有效之間的時間，MOS器件在50~500ns之間。tco：片選到穩(wěn)定輸出，從CS片選信號有效到數(shù)據(jù)輸出穩(wěn)定的時間，一般tA＞tCO。tCX：片選到輸出有效，從CS片選信號有效到數(shù)據(jù)輸出有效的時間。tAR：讀恢復(fù)時間，輸出數(shù)據(jù)有效之后，存儲器不能立即輸入新的地址來啟動下一次讀操作，因為存儲器在輸出數(shù)據(jù)后要有一定的時間來內(nèi)部操作，這段時間稱恢復(fù)時間。

存儲器的讀出周期是指啟動一個讀操作到啟動下一次內(nèi)存操作（讀或?qū)懀┲g所需要的時間。

讀出周期tRC＝讀取周期tA十讀恢復(fù)周期tAR?！?-2

隨機存取存儲器RAM

【存儲器的工作時序

】03:58371.靜態(tài)存儲器對讀周期的時序要求（1）CPU送出存儲單元地址，讀周期開始，讀周期比讀取時間長。為了保證tA時間后，讀出數(shù)據(jù)在數(shù)據(jù)線上穩(wěn)定，要求在地址信號有效后，不超過tA~tCO的時間段中，片選信號CS有效。若CS不能及時到達，則tA之后可能數(shù)據(jù)僅出現(xiàn)在內(nèi)部數(shù)據(jù)總線上，而不能將數(shù)據(jù)送到系統(tǒng)總線上。（2）輸出數(shù)據(jù)有效后，只要地址信號和輸出允許信號沒撤消，輸出數(shù)據(jù)一直保持有效。（3）在整個讀周期，要求R/W應(yīng)保持高電平。在存儲器芯片和CPU連接時，必須保證下面時間要求：（1）從地址信號有效到CPU要求的數(shù)據(jù)穩(wěn)定之間的時間間隔必須大于tA。（2）從片選信號有效到CPU要求的數(shù)據(jù)穩(wěn)定之間的時間間隔必須大小tCO，否則外部電路必須產(chǎn)生WAIT信號，迫使CPU插入Tw周期來滿足上面的時間要求。§5-2

隨機存取存儲器RAM

【存儲器的工作時序

】03:5838

有效數(shù)據(jù)

指定地址A0-A19存儲器對寫周期時序§5-2

隨機存取存儲器RAM

【存儲器的工作時序

】寫周期寫脈沖寬地址建立時間數(shù)據(jù)有效時間數(shù)據(jù)保持時間03:58392.靜態(tài)存儲器對寫周期時序要求

tWC：寫周期時間。

tAW：地址建立時間，地址出現(xiàn)到穩(wěn)定的時間。

tW：寫脈沖寬，讀/寫控制線維持低電平的時間。

tDW：數(shù)據(jù)有效時間。

tDH：數(shù)據(jù)保持時間。

tWR：寫操作恢復(fù)時間，存儲器完成內(nèi)部操作所需時間?！?-2

隨機存取存儲器RAM

【存儲器的工作時序

】03:58402.靜態(tài)存儲器對寫周期時序要求（1）寫周期開始，要求有一段地址建立時間，此時WE必須為高電平，否則在地址變化期間可能會有誤寫入，使存儲單元內(nèi)容出錯。所以WE有效前，地址就已經(jīng)穩(wěn)定。同樣在WE變高電平后要經(jīng)過寫操作恢復(fù)時間，地址信號才能改變。（2）寫周期期間CS、WE為低電平，要求tw寫脈沖寬度必須大于規(guī)定的值，以保證可靠的寫入。（3）為了保證可靠地寫入，要寫入的數(shù)據(jù)必須在CS和WE有效前已穩(wěn)定地出現(xiàn)在數(shù)據(jù)總線上，并在CS和WE變高電平之前保持穩(wěn)定。（4）寫周期時間為地址建立時間、寫脈沖寬度和寫操作恢復(fù)時間三者之和?！?-2

隨機存取存儲器RAM

【存儲器的工作時序

】03:5841最小模式系統(tǒng)時鐘發(fā)生器RESVccCLKREADYRESETRDWRM/IOALE8086CPUA19~A16AD15~AD0DENDT/RMN/MXVccSTB8282/8283OE8286/8287T地址/數(shù)據(jù)地址存儲器DATAI/O芯片DATABHEOEBHE20位16位地址總線數(shù)據(jù)總線§5-2

隨機存取存儲器RAM

【存儲器的工作時序

】03:5842存儲器讀周期時序§5-2

隨機存取存儲器RAM

【存儲器的工作時序

】03:5843存儲器讀周期時序§5-2

隨機存取存儲器RAM

【存儲器的工作時序

】一個總線周期T1T2T3T4CLKBHEAD0～AD15ALEM/IORDRDY①②③④⑤⑥⑦⑧⑨⑩⑾地址數(shù)據(jù)有效03:5844存儲器寫周期時序§5-2

隨機存取存儲器RAM

【存儲器的工作時序

】03:5845存儲器寫周期時序§5-2

隨機存取存儲器RAM

【存儲器的工作時序

】一個總線周期T1T2T3T4CLKBHEAD0～AD15ALEM/IOWR①②③④⑤⑥⑦地址數(shù)據(jù)有效03:5846§5-2隨機存取存儲器RAM

當CPU進行第一次訪問時，也把數(shù)據(jù)存到高速緩存區(qū)。之后，當CPU再次訪問這一區(qū)域時，CPU就可以直接訪問高速緩存區(qū)，而不需要再去訪問低速主存儲器。由于高速緩存器容量遠小于低速大容量主存儲器，所以它不可能包含后者的所有信息。高速緩存器設(shè)計的目標就是使CPU訪問盡可能在高速緩存器中進行。

四、高速緩沖存儲器Cache

03:5847§5-2

隨機存取存儲器RAM高速緩沖存儲器CACHE

主要由硬件來實現(xiàn)，對程序員是透明的DRAM80~120ns1~16MB硬盤

240MB～1GBCACHERAM20~40ns32~256KBCPU80386(80486)CACHE控制器DRAM控制器CACHE在系統(tǒng)存儲器中的位置03:5848第五章存儲器一、存儲器分類二、隨機存取存儲器RAM三、只讀存儲器四、CPU與存儲器的連接五、存儲器空間的分配和使用內(nèi)容提要03:5849§5-3

只讀存儲器ROM特點：ROM存儲器是將程序及數(shù)據(jù)固化在芯片中，數(shù)據(jù)只能讀出，不能寫入，也不會丟失，ROM中通常存儲操作系統(tǒng)的程序(BIOS)或用戶固化的程序。（1）掩膜型ROM：

ROM中信息是在芯片制造是由廠家寫入的，用戶對這類芯片無法進行任何修改。（2）可編程只讀存儲器(PROM)：

將設(shè)計的程序固化進去后，ROM內(nèi)容不可更改。（3）可擦除可編程只讀存儲器(EPROM)：可編程固化程序，且在程序固化后可通過紫外光照擦除，以便重新固化新數(shù)據(jù)。（4）電可擦除可編程只讀存儲器(EEPROM)：可編程固化程序，并可利用電壓來擦除芯片內(nèi)容，以重新編程固化新數(shù)據(jù)。

03:5850§5-3

只讀存儲器ROMEPROM基本存儲電路及2764引腳圖字線浮空位線276412345678910111213142827262524232221201918171615VPPA12A7A6A5A4A3A2A1A0D0D1D2GNDVCCPGMNCA8A9A11OEA10CED7D6D5D4D303:5851§5-3

只讀存儲器ROMEPROM2764引腳說明：

276412345678910111213142827262524232221201918171615VPPA12A7A6A5A4A3A2A1A0D0D1D2GNDVCCPGMNCA8A9A11OEA10CED7D6D5D4D3A12～A0：地址線D7～D0：數(shù)據(jù)線（編程時為輸入，讀出時為輸出）CE：芯片允許端，低電平有效OE：輸出允許端，低電平有效（與RD相連）PGM：編程脈沖控制端（輸入）VPP：編程電壓輸入端VCC：工作電壓，+5V03:5852§5-3

只讀存儲器ROM2764EPROM只讀工作時2764A12～A0CEOED7～D0A12～A0地址譯碼器RDD7～D0VPP、VCC：接+5VPGM：接低電平，無編程信號

OE：接低電平，允許讀出

CE：接低電平，選中芯片【只讀工作時】根據(jù)CPU送來的地址信號A12～A0選中某存儲單元，進行讀出操作。03:5853§5-3

只讀存儲器ROMEPROM2764編程方式VCC：接+5VVPP：接+12~+25V（根據(jù)不同芯片）

OE：接低電平，允許讀出

CE：接低電平，選中芯片PGM：對每個存儲單元編程時，從該引腳上輸入一個50MS寬的正脈沖。A12~A0：地址線，選中存儲單元，逐字編程。2764A12～A0CEOEPGMD7～D0VCCVPPA12～A0D7～D0+5V+5V+5V+12~25V50MS正脈沖03:5854§5-3

只讀存儲器ROMEPROM編程器03:5855課堂小結(jié)重點：存儲器的分類、特點存儲器與CPU的連接P231：1、2、7、8作業(yè)：難點：

存儲器與CPU的連接03:5856第五章存儲器一、存儲器分類二、隨機存取存儲器RAM三、只讀存儲器四、CPU與存儲器的連接五、存儲器空間的分配和使用內(nèi)容提要03:5857§5-4CPU與存儲器的連接CPU與存儲器的連接時要考慮以下幾個問題：

（1）CPU總線的負載能力

一般來說，CPU總線的直流負載能力可帶一個TTL負載，目前存儲器基本上是MOS電路，直流負載很小，主要負載是電容負載。因此在小型系統(tǒng)中，CPU可以直接和存儲器芯片相連，在較大的系統(tǒng)中，必要時應(yīng)加上數(shù)據(jù)緩沖器（如74LS245）或總線驅(qū)動器來驅(qū)動存儲器負載。CPU在取指令和讀/寫操作數(shù)時，有它自己固定的時序，應(yīng)考慮選擇何種存儲器來與CPU時序相配合。若存儲器芯片已經(jīng)確定，應(yīng)考慮如何實現(xiàn)Tw周期的插入。

（2）CPU的時序和存儲器存取速度之間的配合03:5858CPU與存儲器的連接時要考慮以下幾個問題：（3）存儲器的地址分配和片選

內(nèi)存分為ROM區(qū)和RAM區(qū)，RAM又分為系統(tǒng)區(qū)和用戶區(qū)，每個芯片的片內(nèi)地址，由CPU的低位地址來選擇。一個存儲器系統(tǒng)有多片芯片組成，片選信號由CPU的高位地址譯碼后取得。應(yīng)考慮采用何種譯碼方式，實現(xiàn)存儲器的芯片選擇。8086CPU交換信息時提供的控制信號：M/IO、RD、WR、ALE、READY、WAIT、DT/R和DEN，這些信號與存儲器要求的控制信號如何連接才能實現(xiàn)所需要的控制功能。（4）控制信號的連接

§5-4CPU與存儲器的連接03:5859一、存儲器的地址選擇

存儲器的尋址必須有兩個部分：低位地址線連到所有存儲器芯片，實現(xiàn)片內(nèi)尋址；將高位地址線通過譯碼器或線性組合后輸出作為芯片的片選信號，實現(xiàn)片間尋址。1．線性選擇方式

無論ROM或RAM芯片，芯片引腳都包括地址線，數(shù)據(jù)線，讀/寫控制線和片選CS線，只有片選信號CS有效時，才可能對該芯片進行操作。§5-4CPU與存儲器的連接存儲芯片1存儲芯片2…譯碼器……片內(nèi)尋址高位地址低位地址片選片選03:58601．線性選擇方式(實例)

【例1】RAM芯片Intel6264容量為8K×8位，用2片靜態(tài)RAM芯片6264，組成16K×8位的存儲器系統(tǒng)。地址選擇的方式是將地址總線低13位（A12~A0）并行地與存儲器芯片的地址線相連，而CS端與高位地址線相連。§5-4CPU與存儲器的連接【存儲器的地址選擇】03:5861D7～D0D7～D0A12～A0A12～A0A12~A0A12~A0D7～D0D7～D06264

1#6264

2#CSCSA13M/IOA13=0A13=1§5-4CPU與存儲器的連接【存儲器的地址選擇】

03:5862

為區(qū)分兩不同的芯片，用A13~A19中任一根地址線來控制，用A13來控制。

A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

xxxx0000000000000000(00000H)

xxxx

00

0

1111111111111(01FFFH)

xxxx0100000000000000(04000H)

01

0

1111111111111(05FFFH)

xxxx1000000000000000(08000H)

10

0

1111111111111(09FFFF)

xxxx1100000000000000(0C000H)

11

0

1111111111111(0DFFFH)

可見，當A13=0時，選中#1芯片，在第一段中的地址范圍為：00000~01FFFH，04000~05FFFH，08000H~09FFFH，0C000~0DFFFH。在整個存儲空間內(nèi)共有24×4＝64個重疊區(qū)?！?-4CPU與存儲器的連接【線選法】

03:5863

A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

xxxx0010000000000000

001

1111111111111

xxxx0110000000000000

01

1

1111111111111

xxxx1010000000000000

10

1

1111111111111

xxxx1110000000000000

11

1

1111111111111

可見，當A13=1時，選中#2芯片，在第一段中的地址范圍為：02000~03FFFH，06000～07FFFH，0A000H~0BFFFH，0E000~0FFFFH。在整個存儲空間內(nèi)共有24×4＝64個重疊區(qū)?！?-4CPU與存儲器的連接【線選法】

03:5864線性選擇特點：方式簡單，節(jié)省譯碼電路，但地址分配重疊，且地址空間不連續(xù)，在存儲容量較小且不要求擴充的系統(tǒng)中，線性選擇法是一種簡單經(jīng)濟的方法采用線性控制方式時，不僅地址重疊，而且用不同的地址線作選片控制，它們的地址分配也是不同的。1．線性選擇方式（特點）§5-4CPU與存儲器的連接【線選法】

03:58652．全譯碼選擇方式

全譯碼選擇地址的方式是對全部地址總線進行譯碼，當有16根地址線時，可直接尋址216＝64K字節(jié)單元。

§5-4CPU與存儲器的連接03:5866【例2】

假設(shè)一個微機系統(tǒng)的RAM容量為4K字節(jié)，采用1K×8的RAM芯片，安排在64K空間的最低4K位置，210＝1K

，A9~A0作為片內(nèi)尋址，A15~A10譯碼后作為芯片尋址（如圖），則4K芯片占用的地址空間分別為：第#0組：地址范圍為0000~03FFH第#1組：地址范圍為0400~07FFH第#2組：地址范圍為0800~0BFFH第#3組：地址范圍為0C00~0FFFH全譯碼方法選擇地址，譯碼電路比較復(fù)雜，但所得的地址是唯一的連續(xù)的，并且便于內(nèi)存擴充。

A15A14A13A12A11A10A9A800000

0xx00000

1

xx00001

0

xx00001

1

xx

000100

xx

………………

111111

xx§5-4CPU與存儲器的連接【全譯碼選擇方式

】03:5867A9~A0D7~D0CSWEA9~A0D7~D0CSWEA9~A0D7~D0CSWEA9~A0D7~D0CSWE6:64譯碼器…...A15~A10M/IOD7~D0WRA9~A0A9~A063620123#1#0#2#3§5-4CPU與存儲器的連接【全譯碼選擇方式

】

03:5868第#0組：第#1組：第#2組：第#3組：A15A14A13A12A11A10

A9A8A7A6A5A4A3A2A1A0

地址

00000

000000000000000H…………

00000

0111111111103FFH00000

100000000000400H…………

00000

1111111111107FFH00001

000000000000800H…………

00001

011111111110BFFH00001

100000000000C00H…………

00001

111111111110FFFH§5-4CPU與存儲器的連接【全譯碼選擇方式

】03:58693.部分譯碼選擇方式

將高位地址線中的幾位經(jīng)過譯碼后作為片選控制，是線性選擇法與全譯碼選擇法的混合方式，通常采用3:8譯碼器74LS138，其管腳如圖所示。G1G2AG2BCBA輸出100000Y0=0

其余為1100001Y1=0

其余為1100010Y2=0

其余為1100011Y3=0

其余為1100100Y4=0

其余為1100101Y5=0

其余為1100110Y6=0

其余為1100111Y7=0

其余為174LS138§5-4CPU與存儲器的連接03:5870【例3】

如果要設(shè)計一個8K×8的存儲器系統(tǒng)，采用2K×8的RAM芯片4片，每片2K＝211

，選用A10~A0作為片內(nèi)尋址，用A13~A11作為74LS138的譯碼輸入（C、B、A）。74LS138§5-4CPU與存儲器的連接【部分譯碼選擇方式】

03:5871【例】

如果要設(shè)計一個8K×8的存儲器系統(tǒng)，采用2K×8的RAM芯片4片，選用A10~A0作為片內(nèi)尋址，用A13~A11作為74LSl38的譯碼輸入。

CBA

A15A14A13A12A11A10A9A8

A7A6A5A4A3A2A1A0

XX

00000000000000Y0有效

11111111111

XX

00100000000000Y1有效

11111111111

XX

01000000000000Y2有效

11111111111XX

01100000000000Y3有效

11111111111

XX

10000000000000Y4有效

11111111111

XX

10100000000000Y5有效

11111111111

XX

11000000000000Y6有效

11111111111

XX

11100000000000Y7有效

1111111111103:5872利用輸出端Y0~Y3作為片選信號，其地址分配為：第一片：0000~07FFH，4000~47FFH，8000~87FFH，C000~C7FFH

第二片：0800~0FFFH，4800~4FFFH，8800~8FFFH，C800~0CFFFH

第三片：1000~17FFH，5000~57FFH，9000~97FFH，D000~D7FFH

第四片：1800~1FFFH，5800~5FFFH，9800~9FFFH，D800~CFFFH

若利用輸出端Y4~Y7作為片選信號，4片RAM芯片的地址分配又不同，分別為：第一片：2000~27FFH，6000~67FFH，A000~A7FFH，E000~E7FFH

第二片：2800~2FFFH，6800~6FFFH，A800~AFFFH，E800~EFFFH

第三片：3000~37FFH，7000~77FFH，A000~A7FFH，F(xiàn)000~F7FFH

第四片：3800~3FFFH，7800~7FFFH，A800~AFFFH，F(xiàn)800~FFFFH

每片存儲器的地址重疊區(qū)有2×4＝8個。

§5-4CPU與存儲器的連接【部分譯碼選擇方式】

03:5873特點：部分譯碼方式的可尋址空間比線性選擇范圍大，比全譯碼選擇方式的地址空間要小。部分譯碼方式的譯碼器比較簡單，但地址擴展受到一定的限制，并且出現(xiàn)地址重疊區(qū)。使用不同信號作片選控制信號時，它們的地址分配也將不同，此方式經(jīng)常應(yīng)用在設(shè)計較小的微型計算機系統(tǒng)中。3.部分譯碼選擇方式§5-4CPU與存儲器的連接03:5874與8086CPU相連的存儲器，從硬件角度看是用2個512K字節(jié)的存儲體來組成的，它們分別稱為低位(偶地址)存儲體和高位(奇地址)存儲體，用A0和BHE信號分別來選擇兩個存儲體，用A19～A1來選擇存儲體體內(nèi)的地址。若A0＝0選中偶地址存儲體，它的數(shù)據(jù)線連到數(shù)據(jù)總線低8位D7～D0；若BHE＝0選中奇地址存儲體，它的數(shù)據(jù)線連到數(shù)據(jù)總線高8位D15～D8。若讀寫一個字，A0和BHE均為0，兩個存儲體全選中。二、存儲器的數(shù)據(jù)線及控制線的連接1.存儲器的數(shù)據(jù)線§5-4CPU與存儲器的連接03:5875若A0＝0選中偶地址存儲體，它的數(shù)據(jù)線連到數(shù)據(jù)總線低8位D7～D0；若BHE＝0選中奇地址存儲體，它的數(shù)據(jù)線連到數(shù)據(jù)總線高8位D15～D8。D7~D0

數(shù)據(jù)總線D15~D8

數(shù)據(jù)總線D7~D0奇地址存儲體SELA19~A1D7~D0偶地址存儲體SELA19~A1A0BHEA19~A1地址總線§5-4CPU與存儲器的連接03:58768086CPU與存儲器芯片連接的控制信號主要有地址鎖存信號ALE，讀選通信號RD，寫選通信號WR，存儲器或I/O選擇信號M／IO，數(shù)據(jù)允許輸出信號DEN，數(shù)據(jù)收發(fā)控制信號DT/R，準備好信號READY。在最小模式系統(tǒng)配置中，數(shù)據(jù)線和地址線經(jīng)過地址鎖存器8282及數(shù)據(jù)收發(fā)器8286輸出。二、存儲器的數(shù)據(jù)線及控制線的連接2.存儲器的控制線§5-4CPU與存儲器的連接03:5877二、存儲器的數(shù)據(jù)線及控制線的連接時鐘發(fā)生器RESVccCLKREADYRESETRDWRM/IOALE8086CPUA19~A16AD15~AD0DENDT/RMN/MXVccSTB8282/8283OE8286/8287T地址/數(shù)據(jù)地址存儲器DATAI/O芯片DATABHEOEBHE20位16位地址總線數(shù)據(jù)總線§5-4CPU與存儲器的連接03:5878【例】要求用4K×8的EPROM芯片2732，8K×8的RAM芯片6264，譯碼器74LS138構(gòu)成8K字ROM和8K字RAM的存儲器系統(tǒng)，系統(tǒng)配置為最小模式。ROM芯片：8K字，4片2732，片內(nèi)用12根地址線A1～A12尋址。RAM芯片：8K字，2片6264，片內(nèi)用13根地址線A1～A13尋址。片選：74LS138譯碼器輸出Y0、Y1。

§5-4CPU與存儲器的連接二、存儲器的數(shù)據(jù)線及控制線的連接03:5879ROM芯片由RD信號(連OE端)來完成數(shù)據(jù)讀出。RAM芯片由RD(連OE端)和WR(連WE端)來完成數(shù)據(jù)讀/寫，A0、BHE用來區(qū)分數(shù)據(jù)線的低8位及高8位。

ROM芯片容量為4K×8位，RAM芯片容量為8K×8位，用A13和Y0輸出進行二次譯碼，來選擇兩組ROM芯片。

74LS138譯碼器的輸入端C，B，A分別連地址線A16~A14，控制端G1、G2A和G2B分別連M/IO和A17、A18計算得到存儲器的地址范圍為：