臺積電先進制程規(guī)劃及相關(guān)供應(yīng)鏈 福邦投顧研究部202410

臺積電先進製程規(guī)劃及相關(guān)供應(yīng)鏈福邦投顧研究部2024.10結(jié)論結(jié)論圓代工產(chǎn)能64%。n臺積電為晶圓代工之領(lǐng)導廠商，並持續(xù)擴大海外產(chǎn)能日(/美/歐)、開發(fā)新製程n臺積電營收約有10%來自先進封裝，預(yù)計每年花費30億美元投資於先進封裝產(chǎn)底前產(chǎn)能仍無法滿足市場需求。廠商在後段製程上具備一定的自主研發(fā)能力，預(yù)期隨著臺積電在先進製程、封裝技術(shù)上的發(fā)展，加上臺積電近來年積極推動在地化供應(yīng)鏈，帶動相關(guān)設(shè)備廠商營運大幅成長。n相關(guān)個股22目錄目錄4 二臺積電為先進製程領(lǐng)導廠商8 四臺積電先進封裝商機23四四相關(guān)個股整理4333整體晶圓代工之產(chǎn)能利用率仍處於低檔整體晶圓代工之產(chǎn)能利用率仍處於低檔?晶圓代工之產(chǎn)能利用率自4Q22起下滑，因經(jīng)濟疲軟因素，消費性產(chǎn)品(手機、電腦、筆電)需求惡化，故自4Q22庫存調(diào)整至4Q23，產(chǎn)能利用率下滑至60-70%區(qū)間。?觀察晶圓代工產(chǎn)值變化，自2022年達1,310億美元高峰後，2023年進行庫存調(diào)整，2024年重回復(fù)甦軌道，2024-27年晶圓代工產(chǎn)值年複合成長率約6.6%。?2024-27年ASP平均年增低個位數(shù)，主要中美貿(mào)易戰(zhàn)下，中國晶圓代工廠商擴大成熟製程晶圓產(chǎn)能，整體產(chǎn)能利用率未達90%以上之水準；出貨量平均年增約一成，隨市場需求復(fù)甦而成長。圖1、晶圓代工存貨及產(chǎn)能利用率變化圖2、晶圓代工產(chǎn)值、ASP、出貨量CAGR6.6%【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：SEMI、Gartner、福邦投顧整理預(yù)估5全球半導體產(chǎn)業(yè)中以先進製程庫存狀況最佳，需求最強全球半導體產(chǎn)業(yè)中以先進製程庫存狀況最佳，需求最強?隨電子產(chǎn)品銷售增加、半導體產(chǎn)能增加，帶動全球半導體庫存穩(wěn)定增加，據(jù)統(tǒng)計，目前平均庫存周轉(zhuǎn)天數(shù)為88天。?因全球通膨居高不下、各國升息政策，造成電子終端市場需求趨緩，JPMorgan(JPM-US)1Q24報告指出自2H22起全球電子產(chǎn)品進入庫存調(diào)整期至2H24。?2024年隨AI需求、非AI(LDD需求預(yù)計於2H24落底反彈，帶動2024年全球半導體產(chǎn)業(yè)庫存回補動能。?在先進製程方面，因臺積電掌握AI晶片市場領(lǐng)導地位、先進製程產(chǎn)品定價能力，帶動毛利率、產(chǎn)能利用率提升，加上先進製程庫存天數(shù)持續(xù)降低，扮演全球晶圓代工的火車頭。圖3、全球半導體庫存變化圖4、先進製程產(chǎn)業(yè)庫存變化參考資料：臺灣、美國、日本、歐洲主要半導體公司庫存參考資料：臺積電庫存【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：各公司資訊、InternationalBusinessStrategies(IBS)、福邦投顧整理6?先進製程需求，主要來自HPC、AI伺服器、智慧型消費裝置等應(yīng)用，因該應(yīng)用對晶片運算能力要求高，優(yōu)先採用先進製程生產(chǎn)之。?因市場需求帶動7奈米以下出貨量成長，2022-26年CAGR約27%，7奈米以下先進製程滲透率持續(xù)提升，預(yù)計至2025年提升至總晶圓代工產(chǎn)能之64%。?根據(jù)臺積電(2330TT)2Q24法說會資訊，7奈米以下製程別營收佔比67%；營收規(guī)模達4,513億元。?臺積電2Q24HPC相關(guān)營收佔比52%，營收規(guī)模達3,502億元。AIGPU及ASIC年出貨量遞增，預(yù)計2022-26年CAGR為42%，出貨量自2022年4,525千個成長至2026年18,148千個，市場對於AI相關(guān)需求強勁。圖5、臺積電2Q24應(yīng)用別(%)圖6、AIGPU及ASIC出貨量單(位：千個)【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：Gartner、福邦投顧整理7臺積電為先進製程領(lǐng)導廠商各大晶圓代工廠之製程競爭無止盡各大晶圓代工廠之製程競爭無止盡?自2022年3奈米起，臺積電為多家企業(yè)之獨家供應(yīng)商，如：Apple、Qualcomm、Nvidia、AMD，3奈米供不應(yīng)求主因，為全球AI伺服器需求增加、iPhone16系列配備AI功能。?臺積電先進製程技術(shù)，領(lǐng)先晶圓代工同業(yè)至少3年以上時間：n2024年9月，Intel自家ArrowLake處理器放棄採用自家製程(20A)，將採用臺積電N3家族製程技術(shù)。n2024年9月，三星於SemiconTaiwan2024論壇表示，未來將與臺積電共同研發(fā)HBM4之第六代HBM技術(shù)，而不採用自家三星晶圓製程技術(shù)。20162017201820192020202120222023202420252026202720292031TSMCN16FFN10/12N7N7+N5/6N5PN4/3N3P、N3XN2GAAN2PGAAA14GAAA10GAAA7GAASamsungN14FFN10/12N8N7N5/6N43GAE3GAPSF2SF2PSF1.4IntelN1420A/18A14A-EUMCN14FFN22GFSN22FDSOIN12FFN12FDSOISMICN14FFN12FFN8、N10FF【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：各公司資訊、SemiconTaiwan2024、福邦投顧整理9臺積電領(lǐng)導先進製程技術(shù)，預(yù)計臺積電領(lǐng)導先進製程技術(shù)，預(yù)計2025年進入2奈米時代?因應(yīng)高速運算(HighPerformanceComputing,HPC)之需求，三大先進製程代工廠臺(積電、Samsung、Intel)持續(xù)推進製程節(jié)點升級，預(yù)計2024-25年開始量產(chǎn)2奈米製程，並於2027年進入1.4奈米之領(lǐng)域。?IBS機構(gòu)分析，2奈米製程成本將比3奈米高50%以上，2奈米晶圓價格將至30,000美元,以iPhoneAP製造成本為例，將自N3的50美元上漲至N2的85美元，漲幅達70%。?IBS機構(gòu)預(yù)估：建造一座月產(chǎn)能5萬片2奈米晶圓廠，所需成本約280億美元，同樣產(chǎn)能之3奈米晶圓廠，所需成本約200億美元，主要增加成本來自ASMLEUV設(shè)備數(shù)量增加。表2、三大先進製程代工廠量產(chǎn)時程臺積電5奈米(N5)臺積電7奈米(N7)臺積電5奈米(N5)臺積電7奈米(N7)臺積電2奈米(N2)臺積電1.4奈米(A14)臺積電3奈米(N3)Intel1010奈米Intel77奈米Intel33奈米Intel20/18A2/1.8Intel1010奈米Intel77奈米Intel33奈米Intel20/18A2/1.8奈米SamsungSamsung7奈米(N7)Samsung5奈米(N5)Samsung3奈米(3GAE)Intel14A1.4奈米Samsung2奈米(SF2)【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：各公司資訊、InternationalBusinessStrategies(IBS)、福邦投顧整理10臺積電最新之先進製程技術(shù)演進臺積電最新之先進製程技術(shù)演進(2/3nm)摩爾定律(Moore’sLaw)：說明晶片上電晶體，每18個月將增加1倍，等於性能每2年翻倍。?臺積電N3製程一共衍生4種製造工藝，分別為N3E、N3P、N3S、N3X，皆採用FinFET技術(shù)生產(chǎn)，允許客戶針對性能、功耗、面積目標等需求，客製化設(shè)計最優(yōu)配置。?臺積電N2製程採用GAA(Gate-All-Around)技術(shù)，稱為「NanosheetFET」，與競爭對手三星(GAAFET)、Intel(RibbonFET)使用技術(shù)差不多，預(yù)計最早於2025年開始量產(chǎn)。?資本支出：一座月產(chǎn)能5萬片的晶圓廠，N2成本約280億美元、N3成本約200億美元。圖7、MOSFET、FinFET、GAA技術(shù)比較【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、福邦投顧整理11臺積電先進製程生產(chǎn)技術(shù)差異臺積電先進製程生產(chǎn)技術(shù)差異GAA及FinFET主要技術(shù)差異：?臺積電N2製程比N3製程，速度快上10-15%、功耗降低25-30%、電晶體密度增加1.15倍。?GAA降低電壓(0.75V->0.7V)來提高功率、效率。?GAA調(diào)整通道寬度，增加面積驅(qū)動電流增強效能。?以臺積電一片12吋晶圓售價而言，N710,000美元、N320,000美元、N230,000美元。圖8、N2與N3E性能比較圖9、臺積電製程單價(美元)+50%+50%附註：GAA(Gate-All-Around)為閘極環(huán)繞式電晶體、FinFET為鰭式電晶體【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、Digitimes、福邦投顧整理預(yù)估12臺積電未來先進製程技術(shù)演進臺積電未來先進製程技術(shù)演進(奈米時代進入埃米時代)根據(jù)IMEC機構(gòu)所敘之藍圖：?GAA技術(shù)將被使用於N2、A14、A10、A7?自A5製程節(jié)點起，開始使用CFET技術(shù)，透過電晶體垂直堆疊，達到尺寸微縮目的。?臺積電將於2026年量產(chǎn)1.6奈米之A16製程，正式進入埃米時代(Angstrom)。?臺積電A16製程將結(jié)合超級電軌(SuperPowerRail)與奈米片電晶體，透過超級電軌將電網(wǎng)移至晶圓背面，釋出更多訊號網(wǎng)路空間，提升邏輯密度與效能。?臺積電A16製程相比N2製程，速度增加8-10%、功耗降低15-20%、晶片密度提高1.1倍。圖10、IMEC預(yù)估未來製程技術(shù)(2018-2036)圖11、臺積電製程技術(shù)藍圖(2018-2027)附註1：CFET(ComplementaryFieldEffectTransistor)為互補式堆疊電晶體附註2：1埃米等於10奈米【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、IMEC、福邦投顧整理13臺積電為全球晶圓代工產(chǎn)業(yè)之領(lǐng)導廠商，市佔率達臺積電為全球晶圓代工產(chǎn)業(yè)之領(lǐng)導廠商，市佔率達6成?臺積電於晶圓代工市場位居領(lǐng)導廠商，2023年市佔率59%；研究員預(yù)估2024年市佔率可達?2024年臺積電市佔率提升，主要動能為：(1)AI對GPU需求強進(2)N3製程除三星LSI事業(yè)部及一家中國虛擬貨幣晶片公司外，皆為臺積電客戶；2Q24N3製程營收佔比達15%；2Q24毛利率53.17%，長期目標維持53%以上之水準。圖12、晶圓代工市佔率(年度)【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：TrendForce、IEK、福邦投顧整理預(yù)估14臺積電先進製程之全球布局臺積電先進製程之全球布局臺積電新設(shè)海外據(jù)點?日本JASM|熊本：一廠(12/16/22/28nm)月產(chǎn)能5.5萬片、二廠(12nm以下)月產(chǎn)能6萬片、預(yù)計興建三廠(規(guī)劃中)?歐洲ESMC|德國：臺積電第一座歐洲12吋廠，生產(chǎn)(12/16/22/28nm)月產(chǎn)能4萬片 ,主要為車用晶片需求。以持股比例而言，臺積電70%、NXP10%?美國亞|利桑那：一廠(4/5nm)月產(chǎn)能2萬片、二廠(3/2nm)月產(chǎn)能3萬片圖13、臺積電全球新布局臺積電臺積電|熊本晶圓廠(23)?一廠：12/16/22/28奈米，預(yù)計4Q24量產(chǎn)?二廠：6/7奈米，預(yù)計2027年開始量產(chǎn)竹科廠|全球研發(fā)中心?0.45微米以上(2)?0.15-0.5微米(3)?0.11-0.18微米(5)?0.11-0.25微米(8)?3奈米-0.25微米(12)?2奈米(規(guī)劃中)中科廠?6/7/10/22/28奈米(15)?2奈米(規(guī)劃中)嘉科 高雄?0.11-0.18微米(6)?12奈米-0.13微米(14)?3-5奈米(18)?CoWoS先進封裝臺積電亞|利桑那晶圓廠(21) ?一期：4/5奈米，預(yù)計1H25量產(chǎn)?二期：2/3奈米，預(yù)計2028年量產(chǎn)?三期：2奈米or埃米製程臺積電|德勒斯登晶圓廠 ?一廠：12/16/22/28奈米，預(yù)計2027年開始量產(chǎn)嘉科廠?CoWoS先進封裝因挖到遺跡停工高雄廠(22)?2奈米，預(yù)計2025年量產(chǎn)中科d竹科【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、福邦投顧整理15臺積電先進製程廠房配置臺積電先進製程廠房配置表3、臺積電臺灣先進製程廠房及技術(shù)廠房位置N28/22/16/12N7N4/5N3N2/1.4現(xiàn)況Fab15臺中VV使用Fab16南京V使用Fab18臺南VV使用Fab20新竹V預(yù)計2H25使用Fab21亞利桑那VVVFab22高雄V預(yù)計2H25使用Fab23熊本V預(yù)計2H24使用未定臺中V預(yù)計2027使用未定龍?zhí)禫未定未定德國V預(yù)計2027使用【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：Gartner、福邦投顧整理預(yù)估16臺積電先進封裝廠房配置臺積電先進封裝廠房配置表4、臺積電臺灣先進封裝廠房及技術(shù)廠房位置BumpingInFOCoW-S/LoSSoIC現(xiàn)況AP1(RD)VVV新竹新竹V使用AP2(B)臺南V使用AP2(C)臺南臺南V建造中AP3龍?zhí)禫V使用AP5VVV臺中臺中預(yù)計4Q24使用AP6竹南VVV使用AP7(P1)V嘉義V因挖掘遺跡而停工AP7(P2)嘉義V預(yù)計2026年完工AP8臺南群(創(chuàng)廠)VV預(yù)計4Q25生產(chǎn)CoW-S補充：臺積電以171.4億元購入群創(chuàng)光電(3481TT)南科四廠5.5代廠，主要用於擴充CoWoS-S產(chǎn)能?！緝H供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、福邦投顧整理17臺積電臺積電2024-25年資本支出維持年成長臺積電資本支出規(guī)劃：?臺積電每年資本支出規(guī)劃，均以客戶未來數(shù)年需求及市場成長為考量。?2024年起，客戶對於AI需求強勁，帶動2024-25年資本支出年成長約2%及14%。?臺積電2Q24法說會說明，預(yù)計2024年資本支出約70-80%用在先進製程技術(shù)、10-20%用在特殊製程技術(shù)、10%用在先進封裝測試和光罩生產(chǎn)。?依據(jù)臺積電資本支出指引，2024-27年先進封裝資本支出預(yù)估為31、35、29、30億美元。?依據(jù)臺積電永續(xù)報告書目標，至2030年間接原物料、零配件採購比率將達64%及60%。圖14、2018-27年臺積電資本支出(USDMM)圖15、2024-27年臺積電先進封裝資本支出【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、Bloomberg、福邦投顧整理預(yù)估18全球半導體設(shè)備以晶圓廠設(shè)備為主全球半導體設(shè)備以晶圓廠設(shè)備為主們所看到的晶片。?目前全球半導體設(shè)備市場規(guī)模以晶圓廠相關(guān)設(shè)備占比最高，接近9成占比。圖16、半導體製造流程【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：Semi；福邦投顧整理20國內(nèi)晶圓廠設(shè)備商主要以幫國際大廠代工為主國內(nèi)晶圓廠設(shè)備商主要以幫國際大廠代工為主在2023年占比高達7成。?國內(nèi)廠商主要幫這五大國際廠商做代工，少部分廠商有自主研發(fā)的能力，像是天虹自主研發(fā)設(shè)備主要為PVD、ALD以及Bonder/De-Bonder等設(shè)備。擴散自有：天虹代理：辛耘代理：辛耘蝕刻自有：天虹代理：辛耘相關(guān)耗材：中砂【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：各家公司資料、Bloomberg；福邦投顧整理21臺積電積極推動在地化，助攻國內(nèi)後段設(shè)備廠發(fā)展臺積電積極推動在地化，助攻國內(nèi)後段設(shè)備廠發(fā)展?相較前段製程設(shè)備，國內(nèi)設(shè)備廠商在後段製程上具備一定的自主研發(fā)能力，隨著臺量測量測濕式製程自有：弘塑、辛耘相關(guān)耗材：昇陽半導體、中砂代工：公準、帆宣【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：各家公司資料、Bloomberg；福邦投顧整理22臺積電先進封裝商機臺積電先進封裝技術(shù)藍圖臺積電先進封裝技術(shù)藍圖臺積電成立3DFabric聯(lián)盟?整合不同封裝技術(shù)因應(yīng)市場需求，如：LogicChiplet、GPU、HBM、ASIC。?其中臺積電CoWoS封裝技術(shù)，於2023-28年平均CAGR超過50%，亦超過先進製程2023-28年平均CAGR23%。圖17、臺積電3DFabric聯(lián)盟【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：Yole、IEK、福邦投顧整理24臺積電臺積電3DFabric主要生產(chǎn)之封裝技術(shù)臺積電3DFabric聯(lián)盟主要技術(shù)?CoWoS：CoWoS-S(SIInterpos圖18、臺積電3DFabric技術(shù)3DSi3DSiStacking【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、福邦投顧整理25先進封裝技術(shù)介紹先進封裝技術(shù)介紹何謂先進封裝技術(shù)？?先進封裝技術(shù)，將多個半導體晶片(Logic,Memory,MEMS,RF)結(jié)合為單一電子封裝之製造程序，透過此技術(shù)可提升功能、降低成本。?常見的先進封裝技術(shù)，如：2D(InFO)、2.5D(CoWoS)、3D(SoIC)、異質(zhì)整合、FOPLP、系統(tǒng)級封裝等方法，透過封裝技術(shù)連結(jié)到IC載板或印刷電路板(PCB)上。?其中2D技術(shù)為最成熟者，約佔先進封裝產(chǎn)能70-80%，應(yīng)用於AppleA/M系列晶片。?3D相比2D封裝技術(shù)，主要透過矽穿孔「堆疊」技術(shù)，達到資料間高速傳輸。圖19、2.5D/3DIC先進封裝技術(shù)示意圖圖20、2D/3D封裝差異附註1：封裝主要作用為保護避(免裸晶Die接觸水器)、散熱、導通高(密集接點)等三項功能，附註2：TSV(Through-SiliconVia)矽穿孔技術(shù)，建立晶片間通訊以及與基板間通訊?！緝H供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、優(yōu)分析、福邦投顧整理26先進封裝市場規(guī)模與佔比?除半導體製程微縮外，得透過先進封裝技術(shù)在相同空間整合更多晶片。?先進封裝市場規(guī)模：2024年市場規(guī)模達470億美元，預(yù)估2022-28年平均CAGR達8.6%。?封裝市場佔比：2024年先進封裝佔48%，至2027年提升至53%。?先進封裝市場需求，主要來自於5G、AI、HPC、圖21、先進封裝市場規(guī)模(USDbn)圖22、封裝市場佔比CAGR+8.6%CAGR+8.6%【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：Yole、IEK、福邦投顧整理預(yù)估27臺積電先進封裝之合作夥伴及產(chǎn)能臺積電先進封裝之合作夥伴及產(chǎn)能臺積電3DFabric聯(lián)盟之封裝測試成員及技術(shù)?封裝：日月光、矽品、Amkor(美)日月光推出整合設(shè)計生態(tài)系統(tǒng)(IntegratedDesignEcosystem,IDE)，提升設(shè)計效率及縮短50%週期。臺積電先進封裝產(chǎn)能?研究員預(yù)估：每1萬片CoWoS產(chǎn)能將挹注臺積電營收1.0-1.2%。?預(yù)計2025年底，臺積電CoWoS月產(chǎn)能達7萬片，預(yù)估挹注2026年營收至少達7.0-8.4%。圖23、臺積電CoWoS產(chǎn)能仟(片)圖24、臺積電SoIC產(chǎn)能仟(片)預(yù)計2025預(yù)計2025年底達月產(chǎn)能70,000片【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：Yole、JPMorgan、福邦投顧整理預(yù)估28臺積電臺積電SoW策略，涵蓋InFo、CoWoS、SoIC技術(shù)圖25、臺積電SoW策略推出時間技術(shù)名稱CoWoS、SoICSoW(SystemonWafer)光罩尺寸3.3倍5.5倍8倍以上40倍以上HBM數(shù)量8個12個12個60個以上載板尺寸運算功耗1倍3.5倍以上7倍以上40倍以上【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、福邦投顧整理29臺積電臺積電CoWoS家族介紹臺積電3DFabric技術(shù)家族-CoWoS(2.5D)?CoWoS-S：中介層(Interposer)使用矽，成本為最高，主要應(yīng)用產(chǎn)品有NvidiaH100/200、AMDMI300/325/350、IntelGa?CoWoS-L：中介層(Interposer)使用LSI，來實現(xiàn)較S系列更密集之晶片間連接，主要應(yīng)用產(chǎn)品有NvidiaBlackwell(2025)、Rubin(2026-27)。?CoWoS-R：中介層(Interposer)使用RDL，透過布線連接小晶片，適合搭配HBM記憶體、SoC晶片，主要應(yīng)用產(chǎn)品有AWSInferentia(AI推論晶片)、Trainium(AI訓練晶片)。圖26、CoWoS-S圖27、CoWoS-R錫球錫球圖28、CoWoS-L【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、福邦投顧整理30臺積電臺積電CoWoS比較分析(表6)CoWoS-SCoWoS-LCoWoS-R中介層矽LSI(LocalSiliconInterconnect)RDL(RedistributionLayer)成本高中低成熟度高低中信號完整度中高低封裝HBM數(shù)量HBM2*8顆HBM3*8-12顆HBM2*2-4顆H100(1個邏輯、6個HBM(1個邏輯、6個HBM)(2個邏輯、8個HBM)產(chǎn)品應(yīng)用AI伺服器未來AI晶片網(wǎng)通產(chǎn)品LSI較矽堅固，有更佳光罩拼接利用整合InFO技術(shù)，中介層使優(yōu)勢技術(shù)最成熟能力，可使光照尺寸放大對應(yīng)更大的中介層、AI晶片。用RDL來連接小晶片，實現(xiàn)HBM及SoC整合目的。劣勢受限於光罩尺寸(ReticleSize)，主要因微影設(shè)備之光罩尺寸極限為858mm2。未來隨邏輯晶片、HBM數(shù)量愈多，所要求之中介層面積愈大。1.LSI缺乏矽的電氣性能，故I/O密度低於S系列。2.因RDL嵌入LSI強化I/O密度，導致晶圓翹曲(Warpage)問題，為良率低之主因。-【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、福邦投顧整理31因因CoWoS處於供不應(yīng)求，臺積電積極擴充先進封裝產(chǎn)能CoWoS產(chǎn)能供不應(yīng)求?2024年市場對於CoWoS需求一年需求量為355千片、供給量為372千片，供需比為1.05。?CoWoS需求主要來自於GPU及ASIC之AI產(chǎn)品，其中Nvidia佔整體需求量56%。?臺積電預(yù)期2022-26年CoWoS產(chǎn)能年複合成長率達50%，預(yù)計持續(xù)擴充CoWoS產(chǎn)能至2026年，佔全球產(chǎn)能8成以上。?臺積電近期以171.4億元購入群創(chuàng)光電南科4廠5.5代廠，主要用於擴充CoWoS-S/L產(chǎn)能。圖29、CoWoS市場需求及供給(千片)圖30、CoWoS客戶需求量(千片)【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、優(yōu)分析、福邦投顧整理32CoWoSCoWoS製程相關(guān)設(shè)備廠商內(nèi)容設(shè)備供應(yīng)廠商BottomDie?先將Siinterposer與晶片藉由ubump堆疊至一起。?填入Underfil保l護晶片與廉潔的結(jié)構(gòu)。撿晶、固晶、熱壓接合(TCB)以及填膠設(shè)備?萬潤、均華接合至載板暫(時)?將晶片接合至暫時用載板，以方便後面製程進行。?用化學機械平坦化製程(CMP)將Siinterposer薄化。?並將上面的化學藥劑清洗乾淨後，加上RDL以及Solderball。CMP設(shè)備(搭配研磨液、研磨墊、鑽石蝶等)、單晶圓&批次式清洗設(shè)備(Wetbench)?弘塑、辛耘、志聖、中砂切割晶圓&封裝?將晶圓從載板轉(zhuǎn)移至膠帶上，並進行切割。?將晶片從膠帶上取下並結(jié)合至PCBorABF載板上(Substrate)。?最後加上保護封裝體之環(huán)形框和蓋板，並使用熱介面金屬雷射剝離、切割設(shè)備?鈦昇、萬潤、竑騰備註：以臺積電CoWoS-S製程為例【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺大工學院、各家公司資料；福邦投顧整理33臺積電臺積電SoIC家族介紹臺積電3DFabric技術(shù)家族-SoIC(3D)SoIC(System-on-Integrated-Chips)為臺積電之3D矽堆疊技術(shù)，為SoC集合體，將多個SoC晶片以縱向、橫向方式，透過矽穿孔(Through-SiliconVia,TSV)技術(shù)堆疊，提升主晶片速度、功耗。?AMDMI300為首顆採用CoWoS+SoIC先進封裝技術(shù)之AI加速晶片。(竹南AP6)?Apple下一代M5晶片，將使用臺積電2奈米製程及SoIC先進封裝技術(shù)，預(yù)計4Q25量產(chǎn)。?SoIC製造過程在CMP研磨後需要清洗，臺廠主要受惠者為濕製程設(shè)備廠，如：弘塑、辛耘。圖31、SoIC圖32、SoIC代替SoC晶片TSV矽穿孔技術(shù)要製程包括薄化、鑽孔、填充導電材質(zhì)、晶圓連接等，將SoC晶片結(jié)合為一。TSV矽穿孔技術(shù)【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、福邦投顧整理34臺積電臺積電SoIC實現(xiàn)高密度互連之效果臺積電SoIC技術(shù)實現(xiàn)HybridBonding臺積電SoIC分為SoIC-P(錫球連接)、SoIC-X(銅對銅連接)兩項技術(shù)：?SoIC-P：為節(jié)省生產(chǎn)成本，臺積電於2025年推出採用錫球連接之方式，以滿足客戶有限預(yù)算。?SoIC-X：為主流SoIC技術(shù)，透過銅對銅之HybridBonding技術(shù)，省下錫球放置空間，可縮短上下SoC晶片接點之間距(BondPitch)，達到高密度互連之效果。圖33、SoIC技術(shù)分類錫球連接錫球凸塊微縮進入10μm以下面臨瓶頸，如：加熱時融化連接造銅對銅【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、福邦投顧整理35國內(nèi)濕製程設(shè)備商為國內(nèi)濕製程設(shè)備商為SoIC發(fā)展下主要受惠者?目前主流SoIC技術(shù)為SoIC-X，主要透過銅對銅之H?濕製程設(shè)備可用於CMP(化學機械研磨)、電漿活化後的表面清洗，因此預(yù)期國內(nèi)濕?在鍵合設(shè)備的研發(fā)難度上就相對較高，目前技術(shù)主要掌握在BESI、ASMPT、EVG圖34、Hybridbonding流程【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：Samsung、Trendforce；福邦投顧整理36臺積電臺積電InFO技術(shù)臺積電Fan-Out技術(shù)-InFO隨半導體微縮技術(shù)進展，使晶片尺寸持續(xù)縮小、I/O數(shù)量增加，臺積電扇出型封裝InFO(IntegratedFan-Out)技術(shù)發(fā)展已發(fā)展10年以上。?臺積電於2014年發(fā)展出InFO技術(shù)，該技術(shù)於2016年量產(chǎn)，先用於AppleiPhone7系列手機A10處理器封裝。?Fan-Out技術(shù)，可分為扇出型晶圓級封裝FOWLP(Fan-OutWaferLevelPackaging)及扇出型面板級封裝FOPLP(Fan-OutPanelLevelPackaging)兩種技術(shù)。?FOPLP技術(shù)特性為尺寸比晶圓更大、成本更低，主要用於消費性IC(PMIC、功率元件)、2.5DAI相關(guān)封裝；關(guān)鍵瓶頸為良率、品質(zhì)、封裝材料及製程設(shè)備重新開發(fā)設(shè)計。圖35、Fan-Out技術(shù)圖36、群創(chuàng)FOPLP技術(shù)【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、群創(chuàng)、Yolo、福邦投顧整理37臺積電臺積電FOPLP技術(shù)臺積電FOPLP技術(shù)臺積電目標2027年量產(chǎn)FOPLP技術(shù)，其中以TGV鑽孔為技術(shù)關(guān)鍵。?FOPLP+TGV生產(chǎn)技術(shù)，可實現(xiàn)更高之面積利用率，及更低成本之單位產(chǎn)能。?2Q24法說會指出，目前FOPLP生產(chǎn)技術(shù)未臻成熟，如：支持大於10倍光罩尺寸之晶片。?FOPLP與FOWLP相較，可挑出良好IC、提升良率、縮小封裝體積、大面積封裝等優(yōu)勢。?FOPLP生產(chǎn)瓶頸：尺寸愈大基板，愈容易發(fā)生翹曲(Warpage)問題，影響到精度及良率。?FOPLP技術(shù)演進(參考群創(chuàng))：2H24量產(chǎn)ChipFirst製程；2025-26年量產(chǎn)RDLFirst製程；2026-27年量產(chǎn)TGV製程。圖37、FOPLP生產(chǎn)示意圖圖38、玻璃芯封裝結(jié)構(gòu)【僅供內(nèi)部教育訓練使用，嚴禁外流】【僅供內(nèi)部教育訓練使用，嚴禁外流】資料來源：臺積電、Samtec、福邦投顧整理38FOPLPFOPLP市場發(fā)展現(xiàn)況大廠FOPLP發(fā)展現(xiàn)況FOPLP主要由臺積電、日月光投控(3711TT)、力成(6239TT)、群創(chuàng)(3481TT)、三星電機生產(chǎn)。?FOPLP封裝