《專用集成電路設計實踐》課件第1章

第1章緒論1.1集成電路的發(fā)展歷史1.2專用集成電路的發(fā)展歷史1.3實踐的重要性1.4本書的特點 1.1集成電路的發(fā)展歷史

1.1.1重大的技術突破

1.從真空到固體

20世紀初(1905年)世界上第一個真空電子管的發(fā)明,標志著人類社會進入了電子化時代,電子技術實現了第一次重大技術突破。這是為控制電子在真空中的運動規(guī)律和特性而產生的技術成果,從此產生了無線電通信、雷達、導航、廣播、電視和各種真空管電子儀器及系統(tǒng)。經過第二次世界大戰(zhàn)后,人們發(fā)現真空管還存在許多問題,如儀器設備的體積大,重量大,耗電量大,可靠性和壽命受限制等。因此,研究新型電子管的迫切需求被提出來了。正是在這種情況下,1946年1月,基于多年利用量子力學對固體性質和晶體探測器的研究以及對純凈晶體生長和摻雜技術的掌握,Bell實驗室正式成立了固體物理研究小組和冶金研究小組,其中固體物理小組由肖克萊(W.Schokley)領導,成員包括理論物理學家巴丁(J.Bardeen)和實驗物理學家布拉頓(W.H.Bratain)等人。該研究小組的主要工作是組織固體物理研究項目,“尋找物理和化學方法控制構成固體的原子和電子的排列和行為,以產生新的有用的性質”。在系統(tǒng)的研究過程中,肖克萊發(fā)展了前人的工作,預言通過場效應可以實現放大功能;巴丁成功地提出了表面態(tài)理論,開辟了新的研究思路,兼之他對電子運動規(guī)律的不斷探索,經過無數次實驗,終于在1947年12月發(fā)明了第一個點接觸型晶體管。一個月后被譽為電子時代先驅的科學家肖克萊發(fā)表了晶體管的理論基礎——PN理論。此后,結型晶體管研制成功,晶體管進入實用階段。晶體管的發(fā)明為微電子技術揭開了序幕,三位科學家的重大貢獻使他們共同獲得了1956年諾貝爾物理學獎。

2.從鍺到硅

晶體管發(fā)展初期是利用鍺單晶材料進行研制的。實驗發(fā)現,用鍺單晶制作的晶體管漏電流大,工作電壓低,表面性能不穩(wěn)定,且隨著溫度的升高其性能會下降,可靠性和壽命不佳。科學的道路是沒有盡頭的,科學家通過大量的實驗分析,發(fā)現半導體硅比鍺有更多的優(yōu)點。在鍺晶體管中所表現出來的缺點,利用硅單晶材料將會產生不同程度的改進,即硅晶體管的性能有大的提高。特別是硅表面可以形成穩(wěn)定性好、結構致密、電學性能好的二氧化硅保護層。這不僅使硅晶體管比鍺晶體管更加穩(wěn)定,性能更加好,而且更重要的是在技術上大大前進了一步,發(fā)明了晶體管平面工藝,為20世紀50年代末集成電路的問世奠定了可靠的基礎。這是微電子技術的第二次重大技術突破。

3.從小規(guī)模到大規(guī)模

從1958年到1987年這30年間集成電路的集成度從10個元件的數量級提高到了10萬個元件,是微電子技術的第三次重大技術突破。而今天,又一個20年后,集成度已進一步提高到了幾億個元件,許多公司已經做到了45納米(線寬)的批量生產。

4.從成群電子到單個電子

美國電話電報公司的貝爾實驗室于1988年研制成功隧道三極管。這種新型電子器件的基本原理是在兩個半導體之間形成一層很薄的絕緣體,其厚度在1～10nm之間,此時電子會有一定的幾率穿越絕緣層,這就是量子隧道效應。由于巧妙地利用了量子隧道效應,因此器件的尺寸比目前的集成電路小100倍,而運算速度提高1000～10000倍,功率損耗只有傳統(tǒng)晶體管的1/1000～1/10000。顯然,體積小、速度快和功耗低的嶄新器件,對超越集成電路的物理限制具有重要的意義,是微電子技術的第四次重大技術突破。隨著研究工作的深入發(fā)展,近年已研制成功單電子晶體管,只要控制單個電子就可以完成特定的功能。1.1.2集成電路的分類

集成電路(IntegratedCircuit,縮寫為IC)是指通過一系列特定的加工工藝,將多個晶體管、二極管等有源器件和電阻、電容等無源器件,按照一定的電路連接集成在一塊半導體單晶片(如硅或GaAs等)或陶瓷等基片上,作為一個不可分割的整體來執(zhí)行某一特定功能的電路組件。

根據集成電路中有源器件的結構類型和工藝技術,可以將集成電路分為三類,即雙極、MOS和雙極—MOS混合型(即BiCMOS)集成電路。

1.雙極集成電路

這種結構的集成電路是半導體集成電路中最早出現的電路形式,1958年制造出的世界上第一塊集成電路就是雙極集成電路。這種電路采用的有源器件是雙極晶體管,這正是雙極集成電路得名的原因。而雙極晶體管則由于它的工作機制依賴于電子和空穴兩種類型的載流子而得名。在雙極集成電路中,又可以根據雙極晶體管類型的不同而將它細分為NPN和PNP型雙極集成電路。

雙極集成電路的特點是速度高、驅動能力強,缺點是功耗較大、集成度相對較低。

2.金屬—氧化物—半導體WTHZ](MOS)集成電路

這種電路中所用的晶體管為MOS晶體管,故取名為MOS集成電路。MOS晶體管是由金屬—氧化物—半導體結構組成的場效應晶體管,它主要靠半導體表面電場感應產生的導電溝道工作。在MOS晶體管中,起主導作用的只有一種載流子(電子或空穴),因此有時為了與雙極晶體管對應,也稱它為單極晶體管。根據MOS晶體管類型的不同,MOS集成電路又可以分為NMOS、PMOS和CMOS(互補MOS)集成電路。

與雙極集成電路相比,MOS集成電路的主要優(yōu)點是:輸入阻抗高、抗干擾能力強、功耗小(約為雙極集成電路的1/10～1/100)、集成度高(適合于大規(guī)模集成)。因此,進入超大規(guī)模集成電路時代以后,MOS,特別是CMOS集成電路已經成為集成電路的主流。

3.Bipolar-MOS(BiCMOS)集成電路

同時包括雙極和MOS晶體管的集成電路稱為BiCMOS集成電路。根據前面的分析,雙極集成電路具有速度高、驅動能力強等優(yōu)勢,MOS集成電路則具有功耗低、抗干擾能力強、集成度高等優(yōu)勢。BiCMOS集成電路則綜合了雙極和MOS器件兩者的優(yōu)點,但這種電路具有制作工藝復雜的缺點。同時,隨著CMOS集成電路中器件特征尺寸的減小,CMOS集成電路的速度越來越高,已經接近雙極集成電路,因此,目前集成電路的主流技術仍然是CMOS技術。1.1.3集成電路的發(fā)展歷史

晶體管發(fā)明以后不到5年,即1952年5月,英國皇家研究所的達默(G.W.A.Dummer)就在美國工程師協(xié)會舉辦的座談會上發(fā)表的論文中第一次提出了集成電路的設想。文中說到:“可以想象,隨著晶體管和半導體工業(yè)的發(fā)展,電子設備可以在一個固體塊上實現,而不需要外部的連接線。這塊電路將由絕緣層、導體和具有整流放大作用的半導體等材料組成?！敝?經過幾年的實踐和工藝技術水平的提高,1958年以德克薩斯儀器公司的科學家基爾比(C.Kilby)為首的研究小組研制出了世界上第一塊集成電路,并于1959年公布了該結果。該集成電路是在鍺襯底上制作的相移振蕩和觸發(fā)器,共有12個器件,器件之間的隔離采用的是介質隔離,即將制作器件的區(qū)域用黑蠟保護起來,之后通過選擇腐蝕在每個器件周圍腐蝕出溝槽,形成多個互不連通的小島,在每個小島上制作一個晶體管;器件之間互連線采用的是引線焊接方法。集成電路與由分立元器件組成的電路相比較,有體積小、重量輕、功耗低、速度快、可靠性高和成本低等優(yōu)點,即性能/價格比高,因而引起學術界和工業(yè)界的極大興趣和關注。從此,集成電路技術逐步形成新興工業(yè)技術,成為整個電子工業(yè)技術的重要組成部分。微電子技術作為現代高技術的重要支柱,經歷了若干發(fā)展階段。20世紀50年代末發(fā)展起來的小規(guī)模集成電路(SSI),集成度為100個元器件;60年代發(fā)展了中規(guī)模集成電路(MSI),集成度為1000個元器件;70年代又發(fā)展了大規(guī)模集成電路(LSI),集成度大于1000個元器件;緊接著70年代末進一步發(fā)展了超大規(guī)模集成電路(VLSI),集成度在105個元器件以上;80年代更進一步發(fā)展了特大規(guī)模集成電路(ULSI),集成度又比VLSI提高了2個數量級,達到107個元器件以上。隨著集成電路集成度的提高,版圖設計的線寬不斷減小。1985年,1兆位特大規(guī)模集成電路的集成度達到200萬個元器件,要求線寬為1μm;1992年,16兆位的芯片,集成度達到3200萬個元器件,線寬減到0.5μm,即500nm;1995年,64兆位的集成電路的線寬已達0.3μm,即300nm;1998年,256兆位集成電路的線寬為0.25μm,即250nm。本世紀線寬更小,集成度更大,在計算機記憶芯片上將集成數十億個晶體管。表1－1劃分集成電路規(guī)模的標準類別(以規(guī)模分)數字集成電路(晶體管個數)模擬集成電路(晶體管個數)MOSIC雙極ICSSI<100<100<30MSI102～104100~50030~100LSI103～105500~2000100~300VLSI105～107>2000>300ULSI107～109__GSI>109__1.1.4集成電路展望

IC設計開發(fā)應面向四個方面:首先是移動通信市場,包括2.5G和3G芯片等;其次是數字和平板高清電視市場以及信息家電;第三是功率電子市場;第四是信息安全系統(tǒng)方面的應用。新一代的電子設備采用越來越多的半導體,以便能提供更多的特色應用功能,支持消費類電子產品的數字化,并符合世界各地的節(jié)能新規(guī)范。

微電子技術是目前蓬勃發(fā)展的高新技術之一。作為信息技術的基礎,它推動著計算機、通信和消費電子產品的不斷更新換代。在過去幾十年中,以半導體為代表的電子科學技術的蓬勃發(fā)展將世界帶進了信息時代,徹底改變了人類的生活方式和思維模式。人類帶著信息時代的特征跨入21世紀,在強勁的市場推動下,特大規(guī)模集成電路(ULSI)技術的發(fā)展一直遵循著“摩爾定律”,即每個芯片上集成的元件數每18個月提高一倍。硅基CMOSIC的特征線寬已達到0.13μm,并向0.1μm和亞0.1μm推進,即所謂深亞微米和超深亞微米芯片,大量生產的晶圓片直徑達到305mm。為滿足高速移動通信、寬帶數據傳輸的需求和信息家電、多媒體系統(tǒng)智能處理的需求,高頻IC和系統(tǒng)級芯片(SOC)技術正在迅速發(fā)展。在整個微電子集成電路技術領域,包括集成器件新結構、芯片微加工技術、集成電路設計技術、測試及封裝技術等各個方面每年都有大量的創(chuàng)新成果出現,推動著集成電路技術和產業(yè)的迅猛發(fā)展。

特征尺寸將繼續(xù)等比例縮小(scalingdown),包括新結構、新工藝、新材料的器件設計與制備技術以及光刻技術、互連技術將迅速發(fā)展;基于特征尺寸繼續(xù)等比例縮小,系統(tǒng)芯片(SOC)將取代目前的集成電路(IC)而最終成為主流產品。1.1.5發(fā)展重點和關鍵技術

1.亞100nm可重構SOC創(chuàng)新開發(fā)平臺與設計工具研究

當前,集成電路加工已進入亞100nm階段,與其對應的設計工具尚無成熟產品推向市場。而我國EDA工具產品雖與世界先進水平存有較大差距,但也具備了20多年的技術儲備和經驗積累,開發(fā)亞100nm可重構SOC創(chuàng)新開發(fā)平臺與設計工具是實現我國集成電路產業(yè)跨越式發(fā)展的重要機遇。

主要研究內容包括:基于亞100nm工藝的集成電路設計方法學研究與設計工具開發(fā)、可重構SOC創(chuàng)新開發(fā)平臺技術與IP測評技術研究、數?；旌吓c射頻電路設計技術研究及設計工具開發(fā)等。

2.SOC設計平臺與SIP重用技術

基于平臺的SOC設計技術和硅知識產權(SIP)的重用技術是SOC產品開發(fā)的核心技術,是未來世界集成電路技術的制高點。

主要研究內容包括:嵌入式CPU、DSP、存儲器、可編程器件及內部總線的SOC設計平臺;集成電路IP的標準、接口、評測、交易及管理技術;嵌入式CPU,使其主頻達1GHz,并有相應的協(xié)處理器;在信息安全、音視頻處理上的10～12種平臺;使集成電路IP數量達100種以上等。

3.新興及熱門集成電路產品開發(fā)

主要研究內容包括:64位通用CPU以及相關產品群、3G多功能融合的移動終端芯片組開發(fā)(802.11協(xié)議)、網絡通信產品開發(fā)、數字信息產品開發(fā)、平面顯示器配套集成電路開發(fā)等。

4.10nm1012HzCMOS研究

研究對象是特征寬度為10nm的CMOS器件,主要研究內容有:SiliconOnInsulator(SOI)技術,雙柵介質結構(DoubleGateStructure)技術,應變硅襯底(StrainedSi)技術,高介電常數(high－K)柵介質技術,金屬電極技術(MetalGate),超淺結形成技術(UltraShallowJunction),低介電常數(low－K)介質材料的選擇、制備及集成,銅互連技術的完善,CMP技術,清洗技術等。

5.12英寸90/65nm微型生產線

主要研究內容有:等離子體氮化柵SiON薄膜(等效膜厚<1.5nm)的形成工藝;Hf02、Zr02等新型高介電常數(high－K)柵介質的制備方法、high－K/Si界面質量控制、high－K柵介質的穩(wěn)定性和可靠性,探索金屬柵新結構的制備工藝,獲得適用于65nmCMOS制造的新型柵疊層(gatestack)結構技術;將超淺結形成技術、Co－Ni自對準金屬硅化物接觸互連技術與Si/SiGe選擇外延技術結合,探索提升源漏新結構的制備方法,形成超低接觸電阻率金屬接觸體系,獲得適用于納米CMOS制造的新型超淺結和自對準金屬硅化物技術;多晶SiGe電極的形成方法,獲得低耗盡多晶柵電極、低阻抗的柵電極形成技術;銅/低介電常數(Cu/low－K)介質的制備方法、low－K的穩(wěn)定性及可加工性、Cu/low－K界面的可靠性和質量控制,獲得適用于納米CMOS器件的后端互連技術等。

6.高密度集成電路封裝的工業(yè)化技術

主要研究內容包括:系統(tǒng)集成封裝技術、50μm以下的超薄背面減薄技術、圓片級封裝技術、無鉛化產品技術等。

7.SOC關鍵測試技術研究

主要研究內容包括:經過5～10年,建立若干個支持千萬門級、1GHz、1024Pin的SOC設計驗證平臺和生產測試平臺;SOC設計測試自動鏈接技術研究;DFT的測試實現和相關工具開發(fā);高頻、高精度測試適配器自主設計技術、測試程序設計方法及建庫技術;關鍵測試技術研究;SOC產業(yè)化測試關鍵技術研究等。

8.直徑450mm硅單晶及拋光片制備技術

根據《國際半導體發(fā)展指南》預測,直徑450mm硅單晶及拋光片將有可能在2016年左右投入應用,成為繼300mm之后大規(guī)模應用的硅片。預計屆時DRAM的線寬將達到22nm,硅拋光片的質量將達到前所未有的高度。比如,硅片的局部平整度要小于等于22nm,每片大于11nm的表面顆粒小于等于95個,晶體缺陷密度小于等于0.2個/cm2。這些都將對現有的硅片加工技術提出挑戰(zhàn),需要研發(fā)大量的創(chuàng)新性技術,從而帶動整個精細加工技術的發(fā)展和進步,而450mm硅片的開發(fā)和應用將帶動整個微電子領域的跨越式發(fā)展。以每個DRAM芯片預計面積238mm2計,每片硅片上將可以生產500個以上的芯片,這將大大提高生產效率,其應用范圍將十分廣泛。

9.應變硅材料制備技術

應變硅的電子和空穴遷移率明顯高于普通的無應變硅材料,其中電子遷移率的提高尤為明顯。以Si0.8Ge0.2層上的應變硅為例,其電子遷移率可以提高50％以上,這大大提高了NMOS器件的性能,對高速高頻器件來說有至關重要的作用。對現有的許多集成電路生產線而言,如果采用應變硅材料,則可以在基本不增加投資的情況下使生產的IC性能明顯改善,還可以大大延長花費巨額投資建成的IC生產線的使用年限。

目前有希望在未來幾年內獲得應用的應變硅材料采用的是應變Si/SiGe/SiO2(SOI)結構:在無應變的SiGe層上的Si層因二者間晶格參數的差異而形成應變硅,下面的SiO2可以起到電學隔離作用,這是淺結(全耗盡)器件所必需的。預計到2010～2013年,SiGe層中Ge的摩爾含量可以做到10%～20%,應變硅的電子遷移率可以比無應變硅提高約30%～70%。

10.納米節(jié)點刻蝕設備(介質刻蝕機)

主要研究內容:要求各向異性刻蝕,刻出符合CD偏差要求的線條;刻蝕剖面(EtchProfile)接近900;大面積片子上要保持均勻的密集線條與孤立線條,要求刻蝕速率一致,即要求小的微負載效應;在柵刻蝕中避免將柵刻穿,要求不同材料的刻蝕速率要大;為了保持各向異性刻蝕的剖面,刻蝕過程中要形成側壁鈍化,并要考慮刻蝕后的清除;要提高刻蝕成品率,必須設法降低缺陷密度和缺陷尺寸;要解決所謂天線效應造成的Plasma電荷積累損傷;對刻蝕殘留物要解決自清洗問題,以提高二次清洗間的平均間隔時間(MTBC)并縮短清洗和恢復平均時間(MTTCR),提高開機時間。需要解決新一代光刻膠帶來的線條邊緣粗糙度等一系列新問題。而對于大生產設備而言,還要解決生產率、重復性、成品率、耐久性、可靠性、安全環(huán)保和較大的工藝窗口等諸多問題。

11.納米節(jié)點曝光設備(F2準分子激光曝光機)

F2準分子激光步進掃描機將從70nm介入,可引申到50nm,因此它涵蓋了60nm技術節(jié)點。與下一代曝光機(NGL)比,它最為重要的特點是可在大氣下工作,而NGL都要在真空中工作。據SEMATECH比較,157nm機的成本比EUV低,而產量比EUV高,它是光學曝光技術平臺的延伸,更能為用戶接受。157nm機的研發(fā)可借用很多193機的部件,其成本約$2000萬/臺。現在ASML公司和SVGL公司合并后與CarlZeiss、AMD、Motorola、Philips、TSMC等公司聯合在2003年推出生產型157nm曝光機,分辨率為70nm。157nm機的設備根據SVGL設計共18個部件,其中需要6個新部件,分別是曝光光源、光束傳輸系統(tǒng)、照明光學系統(tǒng)、劑量/曝光量控制、投影光學和環(huán)境控制系統(tǒng)。從材料上講,用CaF2材料制作的分束器立方體單晶的制造是十分關鍵的問題。SVGL已發(fā)展出了15寸CaF2大單晶鍵。此外,窄帶寬激光器、折/反射光學系統(tǒng)等關鍵技術問題均有待突破。系統(tǒng)集成芯片(SOC)是21世紀集成電路的發(fā)展方向,它以IP核復用技術、超深亞微米工藝技術和軟硬件協(xié)同設計技術為支撐,是系統(tǒng)集成和微電子設計領域的一場革命。隨著網絡和多媒體技術的迅速發(fā)展及大量便攜系統(tǒng)的涌現,傳統(tǒng)芯片在速度、性能、功耗、體積上已不能完全滿足需要。并且隨著芯片加工能力的進一步提高,在一塊芯片上實現完整的系統(tǒng)功能已成為可能，系統(tǒng)集成芯片SOC的出現和發(fā)展已勢在必行。2005年SOC的收入達到了數百億美元,這一數字有望在2008年再翻一番。SOC的應用領域主要包括:移動電話及其基礎設施、存儲設備、便攜式數字音/視頻設備和游戲機、數字電視與媒體播放器、個人電腦用主板、寬帶接入設備等。SOC已成為集成電路發(fā)展的趨勢和主流技術之一。為了適應科技發(fā)展和市場競爭的需要,系統(tǒng)設計者不斷尋求更短的上市時間、更高的性能和更低的成本,所有這些都是推動SOC發(fā)展的主要動力。

SOC從整個系統(tǒng)的角度出發(fā),把處理機制、模型算法、軟件(特別是芯片上的嵌入式操作系統(tǒng))、芯片體系結構、各層次電路直至器件的設計緊密結合起來,在單個芯片上完成整個系統(tǒng)的功能。SOC是ASIC的更高發(fā)展,在單一芯片上可實現信號采集、轉換、存儲、處理和I/O接口等全部系統(tǒng)功能。如移動電話芯片包括微處理器、數字信號處理器、控制、存儲等功能部件;數字相機芯片包括傳感器、成像、顯示、存儲、處理、控制等功能。SOC不但集成度高,更重要的是具有應用系統(tǒng)的行為和功能特征,系統(tǒng)的知識含量高。

微電子技術所引起的世界性的技術革命比歷史上任何一次技術革命對社會經濟、政治、國防、文化等領域產生的沖擊都更為巨大。電子信息產業(yè)將成為世界第一大產業(yè),人類社會將進入信息化世紀。微電子技術是信息社會的核心技術,正以其巨大的動力推動人類社會的更大進步。

1.2專用集成電路的發(fā)展歷史

1.2.1專用集成電路的概念及發(fā)展概況

當半導體技術從分立器件跨入集成電路的初期,元件產品幾乎沒有改變其通用的屬性。電子系統(tǒng)設計師從集成電路制造廠商提供的系列化產品目錄上了解集成電路產品的電學和物理設計與用集成電路構成整機或系統(tǒng)功能的設計是兩個相互獨立的過程。集成電路技術和計算機輔助設計(CAD)技術的發(fā)展促成了專用集成電路的出現。盡管在集成電路發(fā)展初期就已著手探索以陣列方式排布門電路或改變母片上互連引線來獲得不同功能的集成電路產品,但是,直到20世紀80年代初期,集成電路技術和CAD技術日趨成熟時,專用集成電路(ASIC)產品才開始步入市場。通常認為,20世紀60年代出現的標準半導體單元電路如TTL電路、運算放大器等為第一代集成電路,20世紀70年代的微處理器及存儲器則為第二代,而ASIC是第三代半導體集成電路產品。市場需求增加又推動了ASIC的飛速發(fā)展。半導體協(xié)會公布,1996年ASIC的增長率為84％,2003年為74％,2007年為69％,一直都保持高速增長。中、小規(guī)模集成電路品種可以在不同的電子系統(tǒng)中獲得應用,因而具有較長的市場生命周期。但是,除存儲器外的大規(guī)模集成電路(LSI)或超大規(guī)模集成電路(VLSI)產品的更新換代都與電子系統(tǒng)產品的市場更迭密切相關。

顧名思義,專用集成電路是指按照預定用途,被設計成能夠執(zhí)行在設計任務書中所載明的各種功能的集成電路,它以其專門的用途區(qū)別于通用的標準集成電路。一片專用集成電路可以代替好幾十片標準集成電路、若干微處理器和存儲器。最早的ASIC確實是完全量身訂做的,過程中要設計每一個PN界面、每一條繞徑布線。此種做法耗時費力,但芯片的性能效益也最好,不過這對于高速發(fā)展的數字邏輯電路來說卻是緩不濟急,因此除非是真有必要(所謂的必要,是指真的無法以更高層次的設計方式來達到目標與要求表現),才局部使用這種更具體、低階的設計手法。

一個專用集成電路是指能被對半導體物理和半導體工藝不是很了解的工程師所設計的一種芯片。ASIC的銷售商已經創(chuàng)建了元件和功能庫,設計者可以在不需準確知道這些功能如何在硅片上實現的情況下來使用這些庫。ASIC的銷售商也提供各自的軟件工具,這些工具能對上述過程自動進行綜合和電路的布局布線。ASIC供應商甚至還提供專門的工程師幫助ASIC設計者完成設計工作。這時供應商會對芯片布線、制造光刻板并流片。隨著集成電路技術的迅猛發(fā)展,當一個電子部件甚至一個系統(tǒng)可以集成在一個半導體芯片上的時候,部件(系統(tǒng))的功能設計和芯片的物理設計就越來越難以分離。就半導體集成電路工藝技術而言,ASIC似乎沒有引入任何新的原理或新的概念,然而ASIC卻導致了電子系統(tǒng)和集成電路設計概念上的根本變革。ASIC的設計涉及從電子系統(tǒng)到集成電路制造的整個過程。用ASIC實現電子系統(tǒng)的同時隱含著知識的集成。

ASIC設計師應當具有邏輯抽象、電路技術、器件物理、加工工藝等方面的綜合知識。電子系統(tǒng)設計師和集成電路工程師在先進的CAD工具協(xié)助下實現合作,是克服知識缺陷、實現高質量ASIC設計的關鍵。一般說來,當系統(tǒng)設計師(ASIC的用戶)掌握了CAD工具的必要部分之后,可以在邏輯級以上的層次獨立設計,以充分發(fā)揮他的知識優(yōu)勢和設計風格。在此以后,可以由集成電路工程師給予不同程度的協(xié)助。最后階段的設計工作往往由集成電路工程師來完成。就像一個電路板工程師不需要對他設置在電路板上的集成電路有本質的了解一樣,ASIC的設計師也不需要對他在ASIC設計中使用到的每一個單元完全了解。但這并不意味著不需要任何知識。就像一個印刷電路板工程師需要知道電容性負載和連線電阻這樣的表面特性一樣,ASIC設計者需要明白ASIC銷售商提供給他的那些在設計中要使用到的元件和功能庫的說明書。

商品市場和激烈競爭對多品種、小批量生產和低成本、短周期開發(fā)集成電路產品提出了更苛刻的要求。市場和技術的綜合因素促成了過去十多年來ASIC蓬勃發(fā)展的態(tài)勢。目前ASIC產品在邏輯電路領域內已占有超過50％的市場銷售量。1.2.2專用集成電路的分類

1.可編程序邏輯器件(PLT)

PLT簡稱可編程電路,是單片存儲器公司(MMI)和飛利浦的子公司SINETICS于20世紀70年代末率先推出的產品。其后,這種技術很快得到發(fā)展,形成一種系列。這種電路由兩個分別實現“與”或“或”功能的邏輯門矩陣構成。常見的這類電路有可編程邏輯陣列(PAL)、EPLT、LCA或EEPAL等。其復雜度限于1萬門左右,專用功能的實現極其方便,只需通過微熔絲技術或類似于EPROM的電寫方法,切斷或接通門與門之間的內部聯系即可,花費很少,并且完全可以由用戶自行操作。一個受過培訓的操作員利用一臺簡單的微機,參照有關電路手冊,就足以將這種電路組成一種應用形式,實現復雜的邏輯功能。用戶只用一種電路就可以實現一定的規(guī)模經濟,同時保留適時修改邏輯陣列功能的自由。因此,選擇這種電路,對于相對較簡單、需要量不大的應用具有雙重效益,不失為一種較好的解決方案。

2.預擴散陣列電路

預擴散陣列電路是專用集成電路中目前最常采用的技術,通常由規(guī)則排列的四位一組的晶體管構成。這些晶體管組很容易組合成雙端輸入邏輯門,其專用功能是在生產工序的最后階段,借助1~3塊符合用戶要求的、定制的引線掩膜版,對硅片上的邏輯門陣列進行互連來完成的。此種電路雖不如可編程邏輯陣列靈活,但更適于大批量生產。預擴散陣列技術中近年出現的所謂“門?！彪娐坊蚍Q為連續(xù)陣列,完全免除了互連問題,集成度可達十萬門以上,大大超過其他預擴散陣列技術能達到的范圍。

3.標準單元電路

標準單元電路又稱為預賦特性電路,可以說是一種十足的“標準化”產品。目前,這種電路的年增長率很高,達65％。利用這種技術設計專用集成電路的步驟是:按照用戶的設計任務書,將預先設計好并存儲在計算機數據庫中的標準單元電路圖形,通過適當的軟件調用并置在硅片上,即所謂“布局”,然后將這些并置的標準單元恰當地互連,即通過所謂的“布線”來完成。所謂標準單元，是指一系列為人熟知的標準邏輯功能模塊電路。從已知的、充分掌握了的基本單元電路出發(fā),實際上可以設計出任何種類的數字電路、模擬電路或混合電路。這類專用電路在制造時所需的全部掩膜均應定做。為獲得生產用的掩膜,必須經過10～12次連續(xù)的處理過程,時間較長。采用傳統(tǒng)的制造工藝,大約需要幾個月,產品才能從生產線上脫胎而出。

4.用戶全定制電路

該種電路通常含3萬個以上的邏輯門,是專用集成電路中最復雜的一類。其研制過程包括設計、制造及樣片測試等,所需費用最貴,時間最長。全部研制過程是針對用戶的要求進行的。

實際上,可編程邏輯陣列和預擴散陣列都屬于預擴散電路型。它們都由大量的邏輯門構成,均適于大批量生產,僅在形成專用功能的方式上有所不同。它們已經相當于一種工業(yè)標準出現在專用集成電路市場上。1.2.3專用集成電路的優(yōu)點

全世界電子工業(yè)中,專用集成電路所取得的不斷增長的重要性是很明顯的。盡管不能完全替代集成電路的前兩代產品,但是從市場增長情況來看,未來數年中,專用集成電路將顯示出最高的增長率。將近1／2的專用集成電路用于信息處理領域,如信號處理、圖像處理、家務自動化、綜合業(yè)務數字網等。盡管其主要應用領域仍是信息與電信,但是絕大部分工業(yè)領域,特別是大眾電子、軍事裝備、空間設備、儀器儀表、汽車等工業(yè)領域都受到它的影響。電子表、單放機、攝像機等都是由于利用了專用集成電路而獲得成功的應用范例。專用集成電路的優(yōu)勢在于:

(1)對于生產制造者而言,在設計上帶來便利性,特別是因為有了計算機輔助設計技術和新的信息處理工具，如個人微機工作站、模擬及測試軟件等,給設計帶來了方便。

(2)對于使用者而言,相對于采用標準電路的傳統(tǒng)解決方案在電路布線上則更加簡便,相對于程序邏輯在執(zhí)行任務上更快速,成本更低廉,更安全可靠,可防止仿造。

專用集成電路的發(fā)展帶來的最有意義的進步之一在于用戶有了自行定義自己所需要的集成電路的可能性。用戶自行設計甚至自己制造專用集成電路,是一個重要的發(fā)展趨勢,也是專用集成電路能夠得以迅速發(fā)展的一個重要原因。一個全新集成電路品種的設計周期一向是需要以年來計算的,當要求設計時間短(一至幾個月)、生產批量小、成本低、集成度較高時,專用集成電路就顯示了其優(yōu)越性。事實上,專用集成電路的飛速發(fā)展應歸功于各種合適的軟、硬信息處理工具的迅速發(fā)展。今后,對集成電路的掌握和控制將是芯片制造商和用戶共同的事情。有一臺IP機或兼容機再配以適當的軟件工具,任何公司都足以自己開發(fā)一種數千門的專用集成電路,并在幾周之內得到首批樣片。如果擁有一個較高級的CAD工作站,就能進行更復雜的單片電路設計工作。運用各種復雜而完善的模擬、驗證手段如邏輯模擬、電氣模擬、工藝摸擬、設計規(guī)則檢查等,能在電路投產之前找出設計中可能存在的問題,從而保證設計工作的正確性。在很多情況下,集成電路驗證程序直接來自于電路的設計文件。這里,計算機輔助設計技術也使生產成本降低。依靠大批量生產來獲得盡可能低的成本,從而實現具有競爭能力的性能價格比,這是通用集成電路生產者取得市場成功的關鍵。而ASIC生產者必須把產品的快周期開發(fā)放在首要位置,力求適時地將產品推向市場以取得優(yōu)勢,不能因執(zhí)意追求最佳性能價格比而延誤時機。ASIC產品還衍生出了全新的集成電路生產和市場經營觀念,新的ASIC產品的數目可能有大幅度下降,但其銷售額仍然相當高,尤其是在亞太區(qū)。此外,采用混合式方法,