《微處理器系統(tǒng)與嵌入式系統(tǒng)》全冊配套課件

1《微處理器系統(tǒng)與嵌入式系統(tǒng)》全冊配套課件2計算機是什么3后PC時代：通用計算機、嵌入式計算機計算機的分類4嵌入式系統(tǒng)是一門交叉學(xué)科，涉及計算機、微電子、網(wǎng)絡(luò)、通信、信號處理、傳感器等諸多領(lǐng)域。隨著現(xiàn)代微電子技術(shù)、微機電系統(tǒng)MEMS、片上系統(tǒng)SoC、納米材料、無線通信技術(shù)、信號處理技術(shù)、計算機網(wǎng)絡(luò)技術(shù)等的進步以及互聯(lián)網(wǎng)的迅猛發(fā)展，嵌入式系統(tǒng)向集成化、微型化，智能化、網(wǎng)絡(luò)化方向發(fā)展。嵌入式(計算機)系統(tǒng)5

CPU>90%<10%無所不在的計算(普適計算)67891946年，美國賓夕法尼亞大學(xué)莫爾學(xué)院的物理學(xué)博士Mauchley和電氣工程師Eckert領(lǐng)導(dǎo)的小組研制成功世界上第一臺數(shù)字式電子計算機ENIAC

。著名的美籍匈牙利數(shù)學(xué)家VonNeumann參加了為改進ENIAC而舉行的一系列專家會議，研究了新型計算機的體系結(jié)構(gòu)。1949年，英國劍橋大學(xué)的威爾克斯等人在EDSAC

機上實現(xiàn)了馮·諾依曼模式。直至今天馮·諾依曼體系結(jié)構(gòu)依然是絕大多數(shù)數(shù)字計算機的基礎(chǔ)。計算機的體系結(jié)構(gòu)10計算機的組成(1)11同步數(shù)字系統(tǒng)計算機的組成(2)12核心系統(tǒng)架構(gòu)軟件基礎(chǔ)本課程涉及主要內(nèi)容：計算機體系結(jié)構(gòu)與組成原理；

微處理器系統(tǒng)結(jié)構(gòu)；嵌入式系統(tǒng)設(shè)計技術(shù)；硬件基礎(chǔ)計算機專業(yè)課程13考核方式考核方式：有限開卷成績構(gòu)成平時成績：10％實驗成績：15％期中考試：15％期末考試：60％14教材微處理器系統(tǒng)結(jié)構(gòu)及嵌入式系統(tǒng)設(shè)計，李廣軍等，電子工業(yè)出版社，2009.8微處理器系統(tǒng)結(jié)構(gòu)及嵌入式系統(tǒng)設(shè)計，李廣軍等，電子工業(yè)出版社（第2版），20011.815參考書目郭新房等譯.StephenD.Burd著.系統(tǒng)體系結(jié)構(gòu)（第5版），清華大學(xué)出版社，2007年張晨曦、王志英等編著.計算機系統(tǒng)結(jié)構(gòu)，高等教育出版社，2008年潘松，潘明編著.現(xiàn)代計算機組成原理，科學(xué)出版社，2007年張昆藏等譯.WilliamStallings著.計算機組織與體系結(jié)構(gòu)-性能設(shè)計（第七版），清華大學(xué)出版社，2006年杜春雷編著.ARM體系結(jié)構(gòu)與編程，清華大學(xué)出版社，2007年任哲等編著.ARM體系結(jié)構(gòu)及其嵌入式處理器，北京航空航天大學(xué)出版社，200716學(xué)時分配課堂教學(xué)：64學(xué)時概述（2學(xué)時）計算機系統(tǒng)組成與工作原理（10學(xué)時）微處理器體系結(jié)構(gòu)及關(guān)鍵技術(shù)（6學(xué)時）總線技術(shù)與總線標(biāo)準(zhǔn)（6學(xué)時）存儲器系統(tǒng)（8學(xué)時）輸入/輸出接口（8學(xué)時）ARM微處理器編程模型（4學(xué)時）ARM匯編指令（4學(xué)時）ARM程序設(shè)計（4學(xué)時）基于ARM微處理器的硬件系統(tǒng)設(shè)計（5學(xué)時）基于ARM微處理器的軟件系統(tǒng)設(shè)計（5學(xué)時）基于ARM微處理器核的SoC設(shè)計（2學(xué)時）17學(xué)時分配實驗：16學(xué)時基于ARM的嵌入式Linux開發(fā)環(huán)境建立ARM平臺下多線程應(yīng)用程序設(shè)計實驗基于ARM的SCI/SPI串行通訊實驗基于ARM的觸摸屏驅(qū)動程序設(shè)計實驗基于ARM的AC97音頻驅(qū)動及應(yīng)用實驗多平臺兼容的ARM9硬件開發(fā)環(huán)境搭建基于ARM的模塊方式驅(qū)動程序設(shè)計實驗基于ARM的SD卡讀寫及文件系統(tǒng)設(shè)計實驗基于ARM的USBOTG接口實驗基于ARM的GPRS通訊實驗基于ARM的以太網(wǎng)通訊實驗基于ARM的無線傳感器網(wǎng)絡(luò)實驗18實驗設(shè)備19課程簡介是電子類專業(yè)最重要的專業(yè)基礎(chǔ)課程之一，研究微處理器系統(tǒng)結(jié)構(gòu)及嵌入式系統(tǒng)原理及設(shè)計方法前修課程：數(shù)字邏輯電路設(shè)計，計算機技術(shù)基礎(chǔ)后修課程：嵌入式系統(tǒng)，工業(yè)控制課程目標(biāo)：理解微處理器系統(tǒng)結(jié)構(gòu)、工作原理，具備初步設(shè)計微處理器硬件系統(tǒng)、編寫較簡單程序的能力，熟悉使用微處理器系統(tǒng)的設(shè)計開發(fā)工具課程主要內(nèi)容微處理器芯片結(jié)構(gòu)、模塊功能及作用微處理器系統(tǒng)結(jié)構(gòu)及工作原理微處理器系統(tǒng)接口ARM指令系統(tǒng)及編程嵌入式系統(tǒng)設(shè)計20第一章概述第一章 概述1.1計算機發(fā)展概述（了解）電子計算機發(fā)展概述普適計算與泛在通信1.2集成電路與SoC設(shè)計（理解）集成電路技術(shù)的發(fā)展基于IP的SoC設(shè)計1.3先進的處理器技術(shù)（了解）片上多核處理器(CMP)流處理器(StreamProcessor) PIM(ProcessorInMemory)可重構(gòu)計算處理器1.4嵌入式系統(tǒng)（了解）嵌入式系統(tǒng)的概念

嵌入式系統(tǒng)的特點嵌入式系統(tǒng)中的處理器嵌入式系統(tǒng)的組成嵌入式系統(tǒng)的發(fā)展現(xiàn)狀與趨勢學(xué)習(xí)嵌入式系統(tǒng)的意義2122現(xiàn)代信息科學(xué)的六大組成部分信息的生成、獲取、存儲、傳輸、處理及其應(yīng)用是現(xiàn)代信息科學(xué)的六大組成部分，計算機在信息的后五部分都起到關(guān)鍵作用計算機的發(fā)展一直和數(shù)字電路設(shè)計的發(fā)展相輔相成，互相促進從計算機學(xué)科的角度分析，嵌入式系統(tǒng)在一定程度上代表了未來計算機發(fā)展的方向23IT行業(yè)的四大定律①Moore定律：微處理器內(nèi)晶體管集成度每18個月翻一番；②Bell定律：如果保持計算能力不變，微處理器的價格每18個月減少一半；③Gilder定律：未來25年（1996年預(yù)言）里，主干網(wǎng)的帶寬將每6個月增加一倍；④Metcalfe定律：網(wǎng)絡(luò)價值同網(wǎng)絡(luò)用戶數(shù)的平方成正比241.1 計算機發(fā)展概述

機械式計算機的啟蒙時代公元前3000年，中國古代使用珠子計數(shù)后來發(fā)明算盤25中世紀(jì)（1822）CharlesBabbage(1791-1871）出生于英國，父親是銀行家提出分析引擎的設(shè)計，用于差分運算differenceengine26分析引擎照片DifferenceEngineNumber2

4,000個部件7英尺高,11英尺長,18英寸厚500,000磅重analyticalengine,1834271.1.1電子計算機發(fā)展概述美國發(fā)明家佛斯特（LeedeForest）于1906年發(fā)明了電子管1909年起，BELL實驗室相繼發(fā)明電子管收音機、電子管錄放機、電子管電視機、唱片機、無線電發(fā)報機1920年在美國賓夕法尼亞大學(xué)摩爾電子工程學(xué)院開始研究大規(guī)模數(shù)字計算機1943年MauchlyandEckert等給美國軍方建議研制數(shù)字積分器，每秒能計算一個軌道參數(shù)1943年5月，ENIAC開始設(shè)計，1944年初，提出程序存儲的概念1944年7月，2個累加器正常工作1945年春，ENIAC研制成功累加器：28個真空管1．電子管時代28ENIAC18,000電子管1500個繼電器70,000電阻5M個焊點占地1,800平方英尺功率180,000瓦重量30噸運算速度5000次/秒29ENIAC30英國ManchesterMarkI(1948)開發(fā)成功固體電子存儲器程序存儲存儲器：32字×32位1949年10月全部完成31EDSAC英國劍橋，1945年322．晶體管(transistor)時代1947年12月，肖克萊、巴丁和布拉頓鍺點接觸型晶體管1950年面結(jié)型硅晶體管1953年半導(dǎo)體材料區(qū)域提純1958年第一塊集成電路德克薩斯儀器公司(TI)-GeIC仙童公司(Fairchild)-SiIC1960年MOS場效應(yīng)管33第一個點接觸型鍺晶體管巴丁(左)肖克萊(中)布拉頓1947年12月，3人研制出點接觸型晶體管1948年1月肖構(gòu)思了面結(jié)型晶體管，直到1950年4月研制成功34第一臺集成電路的計算機IBM360(第三代)1964年4月，IBM研制第一臺采用集成電路的計算機，兼顧科學(xué)計算和事務(wù)處理35中、小規(guī)模集成電路計算機第三代計算機是中、小規(guī)模集成電路計算機時代，它是以集成電路作為基礎(chǔ)元件，這是微電子與計算機技術(shù)相結(jié)合的一大突破，并且有了操作系統(tǒng)。36INTEL40041971.11.15集成2250個元件第1個微處理器37INTEL80081972.4集成了3500第1個8位微處理器38集成度的迅猛發(fā)展半導(dǎo)體技術(shù)發(fā)展的事實像Moore定律所預(yù)言的一樣，科學(xué)家和工程師解決了一個又一個的技術(shù)障礙，使MOS工藝每隔幾年現(xiàn)款就縮小二分之一計算機進入是大規(guī)模集成電路(LargeScaleIntegration)和超大規(guī)模集成電路(VLSI)時代，軟件方面發(fā)展了數(shù)據(jù)庫系統(tǒng)，分布式操作系統(tǒng)，網(wǎng)絡(luò)軟件等39集成度的迅猛發(fā)展40INTEL處理器處理器

時間

寬度存儲器

速度MIPS4004 1971 4 1K8008 1972 8 16K8080 1974 8 64K8088 1980 8 1M .3380286 1982 16 1M 380386 1985 32 4G 1180486 1989 32 4G 41Pentium1993 644G 111……41奔騰系列處理器奔騰處理器1994,100MHz,3.3V,集成3M元件奔騰II:1997.5.7,266MHz,3.3V,集成7.5M個元件42IntelPentium(IV)Microprocessor:1999,1.2GHz,1.8V,42MComponents43Intelcorei7四核處理器44新型的計算機生物計算機模糊計算機光計算機量子計算機超導(dǎo)計算機…思考：還有哪些公司的什么處理器和計算機？請舉例說明計算機發(fā)展過程示意圖1.1.2普適計算與泛在通信普適計算（Ubiquitouscomputing）：45小型、便宜、網(wǎng)絡(luò)化的處理設(shè)備廣泛分布在日常生活的各個場所，計算設(shè)備將不只依賴命令行、圖形界面進行人機交互，而更依賴“自然”的交互方式泛在通信(無所不在的計算機)46無線傳感器網(wǎng)絡(luò)47物聯(lián)網(wǎng)技術(shù)48物聯(lián)網(wǎng)技術(shù)49501.2集成電路與SoC設(shè)計美國德州儀器杰克，基爾比（Jack,Kilby）1958年9月，集成了5個元件，鍺材料，相移振蕩器第一塊集成電路1.2.1集成電路技術(shù)的發(fā)展51第一塊集成電路1959年7月，美國仙童公司諾伊斯(RobertRoyce)二氧化硅屏蔽的擴散技術(shù)和PN結(jié)的隔離技術(shù)，硅平面上的集成電路，更具商業(yè)化都申請了專利，且諾伊斯的先批準(zhǔn)，都認(rèn)為是集成電路的發(fā)明者RobertRoyce集成電路工藝年

度199920022005200820112014特征尺寸(

m)0.180.130.090.0650.500.035集成規(guī)模(transistors)120M330M880M2.5G7.1G19.9G521.2.2基于IP的SOC設(shè)計系統(tǒng)知識

(硬件與軟件)電路設(shè)計知識

(DAC、ADC等)制造工藝知識

(90nm,65nm,45nm)晶圓工藝知識

(300mm晶圓)A/DA/D數(shù)字射頻處理器數(shù)字濾波與控制混合信號處理器

數(shù)字基帶混合信號處理器軟硬件協(xié)同設(shè)計設(shè)計及驗證技術(shù)IP核生成和復(fù)用技術(shù)超深亞微米工藝及納米IC設(shè)計技術(shù)53片上網(wǎng)絡(luò)(NOC)技術(shù)P處理器M存儲器C緩存rni網(wǎng)絡(luò)接口S交換開關(guān)Dsp核re可重構(gòu)邏輯L專用邏輯541.3先進的處理器技術(shù)多核處理器5556多核處理器并行結(jié)構(gòu)提高計算機性能的方法提高時鐘頻率，以加快CPU的執(zhí)行速度流水線技術(shù)并行處理技術(shù)計算機系統(tǒng)模型單指令單數(shù)據(jù)SISD單指令多數(shù)據(jù)SIMD多指令單數(shù)據(jù)MISD多指令多數(shù)據(jù)MIMD多處理器組織方式對稱多處理機(SymmetricMultiProcessor，SMP)機群系統(tǒng)(cluster)57用單總線連接的多處理器58通過網(wǎng)絡(luò)連接的多處理器59片內(nèi)多處理器和多線程技術(shù)多個微處理器通過互連網(wǎng)絡(luò)連接共享的一種替代方式是片內(nèi)處理器在這種設(shè)計中，處理器通常共享一些高速緩存和外部內(nèi)存接口。很明顯，當(dāng)所有的部件都在同一芯片上時，芯片間通信的延遲就會小得多601.4嵌入式系統(tǒng)嵌入式系統(tǒng)或嵌入式計算機系統(tǒng)，是專用的計算機系統(tǒng)，隨著技術(shù)的發(fā)展，嵌入式系統(tǒng)無處不在.61按應(yīng)用來分類信息家電類移動終端類通信類汽車電子類工業(yè)控制類62一、嵌入式系統(tǒng)的概念I(lǐng)EEE定義:嵌入式系統(tǒng)(embededsystem)是“控制、監(jiān)視或者輔助設(shè)備、機器和車間運行的裝置”(devicesusedtocontrol,monitor，orassisttheoperationequipment,machineryorplants)國內(nèi)普遍認(rèn)同的定義：以應(yīng)用為中心，以計算機技術(shù)為基礎(chǔ)，軟硬件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對功能、可靠性、成本、體積和功耗的嚴(yán)格要求的專用計算機系統(tǒng)，即“嵌入到對象體系中的專用計算機系統(tǒng)”63二、嵌入式系統(tǒng)的特點嵌入式系統(tǒng)通常是面向特定應(yīng)用的，如ARM系列多用于移動電話中，PowerPC用于網(wǎng)絡(luò)設(shè)備中。嵌入式系統(tǒng)是一個技術(shù)密集、資金密集、高度分散并不斷創(chuàng)新的知識集成系統(tǒng)，嵌入式系統(tǒng)的開發(fā)和應(yīng)用不容易在市場上形成壟斷。嵌入式系統(tǒng)的硬件和軟件都必須高效率地設(shè)計。嵌入式處理器的應(yīng)用軟件是實現(xiàn)嵌入式系統(tǒng)功能的關(guān)鍵，和通用計算機有以下不同點：軟件要求固件化，大多數(shù)嵌入式系統(tǒng)的軟件固化在只讀存儲器中；要求高質(zhì)量、高可靠性的軟件代碼；許多應(yīng)用中要求系統(tǒng)軟件具有實時處理能力。嵌入式系統(tǒng)和具體應(yīng)用有機地結(jié)合在一起，嵌入式系統(tǒng)產(chǎn)品一旦進入市場，就具有較長的生命周期。嵌入式系統(tǒng)需要有一套開發(fā)工具和環(huán)境以應(yīng)用為中心軟、硬件可裁剪對體積、功耗、實時性、可靠性、功能、成本等有嚴(yán)格約束嵌入式系統(tǒng)的特點65三、嵌入式系統(tǒng)的組成嵌入式系統(tǒng)分為如下三大部分嵌入式系統(tǒng)的硬件,嵌入式系統(tǒng)的硬件包括嵌入式核心芯片、存儲器系統(tǒng)及外部接口。嵌入式系統(tǒng)的軟件。嵌入式系統(tǒng)的軟件主要包括兩大部分：嵌入式操作系統(tǒng)和應(yīng)用軟件。嵌入式系統(tǒng)的開發(fā)工具和開發(fā)系統(tǒng)

硬件軟件開發(fā)系統(tǒng)嵌入式處理器存儲器系統(tǒng)外部接口EMPUEMCUEDSPESoCEPSoC程序ROM數(shù)據(jù)RAM參數(shù)EEPROMNVRAM并行接口串行接口音視頻接口

網(wǎng)絡(luò)接口嵌入式操作系統(tǒng)應(yīng)用軟件VxWorksμc/OSWindowsCE嵌入式Linux編譯器鏈接器調(diào)試器集成軟件環(huán)境硬件工具仿真器編程器在線調(diào)試工具外圍設(shè)備鍵盤LCD存儲設(shè)備音頻設(shè)備專用設(shè)備嵌入式系統(tǒng)的組成70四、嵌入式系統(tǒng)的發(fā)展趨勢開發(fā)平臺的完備化嵌入式系統(tǒng)的網(wǎng)絡(luò)化系統(tǒng)的集成度的提高和性能指標(biāo)的提高友好的人機界面作業(yè)：2、3、5、8思考：4、6、97172第2章計算機系統(tǒng)組成與工作原理10學(xué)時第2章計算機系統(tǒng)組成與工作原理2.1計算機系統(tǒng)的基本結(jié)構(gòu)與組成（掌握）計算機系統(tǒng)的層次模型計算機系統(tǒng)的結(jié)構(gòu)、組織與實現(xiàn)2.2計算機系統(tǒng)的工作原理（掌握）馮·諾依曼計算機架構(gòu)模型機系統(tǒng)結(jié)構(gòu)模型機指令集模型機工作流程73第2章計算機系統(tǒng)組成與工作原理2.3微處理器體系結(jié)構(gòu)的改進（理解）馮·諾依曼結(jié)構(gòu)的改進并行技術(shù)的發(fā)展流水線結(jié)構(gòu)超標(biāo)量與超長指令字結(jié)構(gòu)多機與多核結(jié)構(gòu)2.4計算機體系結(jié)構(gòu)分類（理解）2.5計算機性能評測（掌握）字長、存儲容量、運算速度74（a）軟硬件層次（b）語言層次2.1.1計算機系統(tǒng)的層次模型（a）圖自下而上反映了系統(tǒng)逐級生成的過程，自上而下反映了系統(tǒng)求解問題的過程；軟硬件的邏輯等價性可以表現(xiàn)為：硬件軟化（如RISC思想）、軟件硬化（如CISC思想）、固件化（如微程序）；（b）圖中的虛擬機：與某種特殊編程語言對應(yīng)的假想硬件機器微體系結(jié)構(gòu)層（微程序或硬連邏輯）操作系統(tǒng)層語言處理層（解釋、編譯）用戶程序?qū)樱ㄕZ言編程）系統(tǒng)分析層（數(shù)學(xué)模型、算法）硬核級數(shù)字邏輯層（硬件）指令系統(tǒng)層（機器語言指令）應(yīng)用語言虛擬機高級語言虛擬機匯編語言虛擬機操作系統(tǒng)虛擬機機器語言級微程序級寄存器級（硬件）硬件系統(tǒng)：異常處理機構(gòu)、指令系統(tǒng)、CPU、存儲器、I/O及通信子系統(tǒng)系統(tǒng)軟件：操作系統(tǒng)、編譯器、數(shù)據(jù)庫管理系統(tǒng)、Web瀏覽器、設(shè)備驅(qū)動、中斷服務(wù)程序應(yīng)用軟件752.1.2計算機系統(tǒng)的結(jié)構(gòu)、組成與實現(xiàn)體系結(jié)構(gòu)Architecture

程序員關(guān)心的計算機概念結(jié)構(gòu)與功能特性

如：確定指令集中是否有乘法指令；計算機組成Organization

從硬件角度關(guān)注物理機器的組織 如：乘法指令由專用乘法器還是用加法器實現(xiàn)計算機實現(xiàn)Realization

底層的器件技術(shù)、微組裝技術(shù)、冷卻技術(shù)等 如：加法器底層的物理器件類型及微組裝技術(shù)系列機76計算機的體系結(jié)構(gòu)

1946年，美國賓夕法尼亞大學(xué)莫爾學(xué)院的物理學(xué)博士Mauchley和電氣工程師Eckert領(lǐng)導(dǎo)的小組研制成功世界上第一臺數(shù)字式電子計算機ENIAC

。著名的美籍匈牙利數(shù)學(xué)家VonNeumann參加了為改進ENIAC而舉行的一系列專家會議，研究了新型計算機的體系結(jié)構(gòu)。

1949年，英國劍橋大學(xué)的威爾克斯等人在EDSAC

機上實現(xiàn)了馮·諾依曼模式。直至今天馮·諾依曼體系結(jié)構(gòu)依然是絕大多數(shù)數(shù)字計算機的基礎(chǔ)。77馮·諾伊曼計算機系統(tǒng)結(jié)構(gòu)框圖78體系結(jié)構(gòu)角度的多層結(jié)構(gòu)硬件向上提供的接口：指令系統(tǒng)異常事件端口定義79體系結(jié)構(gòu)、組成與實現(xiàn)體系結(jié)構(gòu)Architecture

程序員關(guān)心的計算機概念結(jié)構(gòu)與功能特性

如：確定指令集中是否有乘法指令；計算機組成Organization

從硬件角度關(guān)注物理機器的組織 如：乘法指令由專用乘法器還是用加法器實現(xiàn)計算機實現(xiàn)Realization

底層的器件技術(shù)、微組裝技術(shù)、冷卻技術(shù)等 如：加法器底層的物理器件類型及微組裝技術(shù)系列機80計算機的組成（1）81計算機的組成（2）總線結(jié)構(gòu)82計算機的組成（3）同步數(shù)字系統(tǒng)83組織角度的多層結(jié)構(gòu)84體系結(jié)構(gòu)、組成與實現(xiàn)體系結(jié)構(gòu)Architecture

程序員關(guān)心的計算機概念結(jié)構(gòu)與功能特性

如：確定指令集中是否有乘法指令；計算機組成Organization

從硬件角度關(guān)注物理機器的組織 如：乘法指令由專用乘法器還是用加法器實現(xiàn)計算機實現(xiàn)Realization

底層的器件技術(shù)、微組裝技術(shù)、冷卻技術(shù)等 如：加法器底層的物理器件類型及微組裝技術(shù)系列機85計算機的實現(xiàn)半導(dǎo)體技術(shù)制造技術(shù)封裝技術(shù)裝配技術(shù)電源技術(shù)冷卻技術(shù)……86872.2.1馮·諾依曼體系架構(gòu)硬件組成五大部分以存儲器為中心信息表示：二進制計算機內(nèi)部的控制信息和數(shù)據(jù)信息均采用二進制表示，并存放在同一個存儲器中工作原理：存儲程序/指令(控制)驅(qū)動編制好的程序(包括指令和數(shù)據(jù))預(yù)先經(jīng)由輸入設(shè)備輸入并保存在存儲器中計算機開始工作后，在不需要人工干預(yù)的情況下由控制器自動、高速地依次從存儲器中取出指令并加以執(zhí)行2.2.2模型機系統(tǒng)結(jié)構(gòu)基于總線的馮·諾依曼架構(gòu)模型機總線子系統(tǒng)：作為公共通道連接各子部件，用于實現(xiàn)各部件之間的數(shù)據(jù)、信息等的傳輸和交換(第4章)存儲器子系統(tǒng)：存放當(dāng)前的運行程序和數(shù)據(jù)(第5章)輸入輸出子系統(tǒng):完成計算機與外部的信息交換(第6章)CPU子系統(tǒng)：集成了運算器、控制器和寄存器的超大規(guī)模集成電路芯片(VLSI)（第3章）881.模型機總線結(jié)構(gòu)按傳輸信息的不同，可將總線分為數(shù)據(jù)總線DB、地址總線AB和控制總線CB三類：地址總線通常是單向的，由主設(shè)備(如CPU)發(fā)出，用于選擇讀寫對象(如某個特定的存儲單元或外部設(shè)備)；數(shù)據(jù)總線用于數(shù)據(jù)交換，通常是雙向的；控制總線包括真正的控制信號線(如讀/寫信號)和一些狀態(tài)信號線(如是否已將數(shù)據(jù)送上總線)，用于實現(xiàn)對設(shè)備的監(jiān)視和控制。MPURAMROMI/O接口外設(shè)ABDBCB892.模型機內(nèi)存儲器存儲器組織由許多字節(jié)單元組成，每個單元都有一個唯一的編號（存儲單元地址），保存的信息稱為存儲單元內(nèi)容。訪問(讀或?qū)?存儲單元：存儲單元地址經(jīng)地址譯碼后產(chǎn)生相應(yīng)的選通信號，同時在控制信號的作用下讀出存儲單元內(nèi)容到數(shù)據(jù)緩沖器，或?qū)?shù)據(jù)緩沖器中的內(nèi)容寫入選定的單元。9091Littleendian92各種寬度信息的存儲(a)按任意相連存儲緊湊，但訪問需要2總線操作

(b)按整數(shù)邊界存儲

有浪費，但訪問效率高933.輸入/輸出子系統(tǒng)計算機與直接相聯(lián)的外圍設(shè)備進行數(shù)據(jù)交換的過程通常稱為輸入/輸出(In/Out)，而與遠(yuǎn)方設(shè)備進行數(shù)據(jù)交換的過程習(xí)慣上稱為數(shù)據(jù)通信(datacommunication)算術(shù)邏輯單元ALU累加器ACC累加鎖存器暫存器標(biāo)志寄存器FR通用寄存器組堆棧指針SP程序計數(shù)器PC微操作控制電路指令譯碼器ID指令寄存器IR

操作碼,地址碼脈沖分配器時鐘脈沖源控制總線CB地址總線AB數(shù)據(jù)總線DB內(nèi)部總線地址緩沖器數(shù)據(jù)緩沖器運算器寄存器組控制器4.模型機CPU子系統(tǒng)94模型機指令系統(tǒng)指令是發(fā)送到CPU的命令，指示CPU執(zhí)行一個特定的處理，如從存儲器取數(shù)據(jù)、對數(shù)據(jù)進行邏輯運算等。CPU可以處理的全部指令集合稱為指令集(InstructionSet)。指令集結(jié)構(gòu)(ISA，InstructionSetArchitecture)是體系結(jié)構(gòu)的主要內(nèi)容之一，對CPU的基本組織會產(chǎn)生非常大的影響。ISA功能設(shè)計實際就是確定軟硬件的功能分配。指令通常包含操作碼和操作數(shù)兩部分。操作碼指明要完成操作的性質(zhì)，如加、減、乘、除、數(shù)據(jù)傳送、移位等；操作數(shù)指明參加上述規(guī)定操作的數(shù)據(jù)或數(shù)據(jù)所存放的地址。匯編語言源程序機器語言程序（目標(biāo)代碼）匯編（匯編程序）高級語言源程序編譯或解釋（編譯程序）952.2.3模型機常用匯編指令指

令

類

型操作碼示例操作數(shù)示例說

明算術(shù)類加法ADDRs1,Rs2,Rd①Rs,Imm②,Rd(Rs1)+(Rs2)

Rd(Rs)+Imm

Rd運算類指令只能對寄存器中的數(shù)據(jù)或立即數(shù)進行直接操作減法SUBRs1,Rs2,RdRs,Imm,Rd(Rs1)-(Rs2)

Rd(Rs)-Imm

Rd邏輯類位與ANDRs1,Rs2,RdRs,Imm,Rd(Rs1)?(Rs2)

Rd(Rs)?Imm

Rd位或ORRs1,Rs2,RdRs,Imm,Rd(Rs1)?(Rs2)

Rd(Rs)?Imm

Rd位非NOTRs,Rd！(Rs)

Rd傳送類存儲器或I/O讀LDR[MEM],Rd[MEM]

(Rd)將指定地址的存儲單元或I/O端口的值讀入寄存器Rd存儲器或I/O寫STRRs,[MEM](Rs)

[MEM]將寄存器Rs的值寫入指定地址的存儲單元或I/O端口寄存器訪問MOVRs,RdImm,Rd(Rs)

(Rd)跳轉(zhuǎn)類無條件跳轉(zhuǎn)JMPLableLable

(PC)條件跳轉(zhuǎn)JX/JNXLableIfX為真/假，則Lable

(PC)過程調(diào)用CALLSub-LableSub-Lable

(PC)調(diào)用子程序過程返回RET-返回主程序其他停機HLT-962.2.4模型機工作原理計算機的工作本質(zhì)上就是執(zhí)行程序的過程。順序執(zhí)行指令執(zhí)行的基本過程可以分為取指令(fetch)、分析指令(decode)和執(zhí)行指令(execute)三個階段。非順序執(zhí)行轉(zhuǎn)移（jump）：執(zhí)行條件/無條件轉(zhuǎn)移指令，不返回過程（procedure）調(diào)用：主程序調(diào)用子程序后返回斷點中斷（interrupt）：外界突發(fā)事件處理完后返回斷點異常（exception）：

程序本身產(chǎn)生的某些例外處理完后重新執(zhí)行陷阱(trap)：

程序本身產(chǎn)生某些例外條件處理完后返回斷點97程序的執(zhí)行過程取指令、分析指令、執(zhí)行指令A(yù)BDBALU累加器ACC暫存器標(biāo)志寄存器FR寄存器組

操作控制器OC指令譯碼器ID指令寄存器IR

操作碼,地址碼內(nèi)部總線地址緩沖器數(shù)據(jù)緩沖器程序計數(shù)器PC地址譯碼讀控制B0H5CH04H2EH地址1001H1002H1003H內(nèi)容1000H內(nèi)存儲器MOV5CH,R1ADDR1,2EH,R2＋1CPU外CPU內(nèi)①②③④⑤⑥①②③④⑤⑥①③④⑤⑥②①②③④⑤⑥⑦⑧982.3馮·諾依曼體系結(jié)構(gòu)的演進演進CPU指令集

存儲器子系統(tǒng)

總線輸入/輸出子系統(tǒng)

改變改變控制方式，發(fā)展數(shù)據(jù)、需求、模式等其它驅(qū)動方式；改變串行執(zhí)行模式，發(fā)展并行技術(shù)；3-6章重點指令功能、指令格式、尋址方式分層結(jié)構(gòu)高速總線+多種接口方式

馮·諾依曼型計算機的本質(zhì)特點也造成了其瓶頸：

指令執(zhí)行的串行性

存儲器讀取的串行性992.3.1不同的指令集設(shè)計策略：CISC與RISCCISC（ComplexInstructionSetComputer，復(fù)雜指令集計算機）不斷增強指令的功能以及設(shè)置更復(fù)雜的新指令取代原先由程序段完成的功能，從而實現(xiàn)軟件功能的硬化。RISC（ReducedInstructionSetComputer，精簡指令集計算機）通過減少指令種類和簡化指令功能來降低硬件設(shè)計復(fù)雜度，從而提高指令的執(zhí)行速度。現(xiàn)代計算機：RISC+CISC100按處理器指令架構(gòu)分類復(fù)雜指令集計算機(ComplexInstructionSetComputer，CISC)，如X86控制器的設(shè)計實現(xiàn)復(fù)雜包含了復(fù)雜計算指令且運行時間長精簡指令集計算機(ReducedInstructionSetComputer，RISC)，如IBM的PowerPC，Sun的SPARC，MIPS的MIPSRxxx系列高效的編譯器才能使RISC優(yōu)點充分體現(xiàn)指令數(shù)據(jù)少且每條指令都能在單時鐘周期完成超長指令集架構(gòu)是英文(VeryLongInstructionWord,VLIW),IA-64,如INTEL的IA－64，AMD的X86－64簡化處理器結(jié)構(gòu)，刪除復(fù)雜的控制器電路，每時鐘周期可運行20條指令，而CISC通常只能運行1-3條指令，RISC能運行4條指令101102CISC的設(shè)計思想及特點每條指令執(zhí)行單一功能，硬件復(fù)雜為編程方便，往往增加指令數(shù)目，指令編碼長度增加，硬件譯碼更復(fù)雜為編程靈活，增加尋址方式，指令長度不一，譯碼復(fù)雜每條指令完成一個完整功能，因此單條指令涉及多個操作，如取指、參數(shù)、運算、存結(jié)果等為增加新功能，需增加新指令，因此指令系統(tǒng)越來越復(fù)雜，這也是CISC的由來如MC68020機就有25種尋址模式

103RISC的設(shè)計思想及特點RISC的出現(xiàn)簡化了指令系統(tǒng)，克服了CISC的缺點，使更多的芯片硅面積可以用于實現(xiàn)流水和高速緩存，有效地提高了計算機的性能。RISC機的設(shè)計應(yīng)當(dāng)遵循以下五個原則。指令條數(shù)少，格式簡單，易于譯碼；提供足夠的寄存器，只允許load和store指令訪問內(nèi)存；指令由硬件直接執(zhí)行，在單個周期內(nèi)完成；充分利用流水線；強調(diào)優(yōu)化編譯器的作用104CISC和RISC的區(qū)別內(nèi)核結(jié)構(gòu)CISC：數(shù)據(jù)線和指令線分時復(fù)用，即馮.諾依曼結(jié)構(gòu)，程序存儲器和數(shù)據(jù)存儲器合并編址RISC：數(shù)據(jù)線和指令線分離，即哈佛結(jié)構(gòu)。取指令和取數(shù)據(jù)可同時進行處理器指令集

CISC：不等長指令集，需要對不等長指令進行分割，執(zhí)行時間長，采用微碼RISC：等長精簡指令集，執(zhí)行速度快且性能穩(wěn)定。可同時執(zhí)行多條指令，可將一條指令分割成若干個進程或線程，交由多個處理器同時執(zhí)行，并行處理方面RISC明顯優(yōu)于CISC軟件CISC：DOS、WindowsRISC：成熟的操作系統(tǒng)少，Windows需要翻譯過程，速度慢105RISC,CISC看法的誤區(qū)RISC指令都是簡單指令LDREQR0,[R1,R2,LSR#16]!指令的強大，一般的CISC處理器望塵莫及。RISC的“簡單”是指指令集的執(zhí)行時間、指令長度、指令格式整齊劃一CISC的復(fù)雜指令速度慢、執(zhí)行效率很低現(xiàn)代CISC處理器具有非常長的流水線（PIII采用了25級的流水線），執(zhí)行速度快。但老的CPU執(zhí)行速度可能較慢但RISC不管是老的CPU，還是新的CPU，指令執(zhí)行時間都是相同的，不需要在對指令執(zhí)行作出優(yōu)化RISC處理器比CISC處理器需要更多的寄存器這不是一個需求問題，而是一個實現(xiàn)問題。所以有的CISC寄存器與RISC相當(dāng)。一般情況RISC需要比較多的寄存器RISC都有流水線ARM2沒有采用流水線CISC與RISC的數(shù)據(jù)流IRIDREGALUMEM開始退出IRIDALUMEMREG微操作通道開始退出單通數(shù)據(jù)通道RISC：Load/Store結(jié)構(gòu)CISC：尋址方式復(fù)雜106分層的存儲子系統(tǒng)如何以合理的價格搭建出容量和速度都滿足要求的存儲系統(tǒng)，始終是計算機體系結(jié)構(gòu)設(shè)計中的關(guān)鍵問題之一?，F(xiàn)代計算機系統(tǒng)通常把不同的存儲設(shè)備按一定的體系結(jié)構(gòu)組織起來，以解決存儲容量、存取速度和價格之間的矛盾設(shè)計目標(biāo)：整個存儲系統(tǒng)速度接近M1而價格和容量接近Mn107108存儲子系統(tǒng)主存（內(nèi)存）：DRAM(存儲數(shù)據(jù)和臨時調(diào)入的程序)、FLASH(存儲引導(dǎo)程序、固化程序(固件))，占用尋址空間，臨時性存儲，解決速度問題編址方式：字節(jié)編址信息存放方式：大/小端(big/littleendian)系統(tǒng)輔存（外存）：磁盤、光盤。文件/塊存儲，虛擬存儲介質(zhì)，較長時間存儲，解決容量問題均衡速度、容量、成本、長期存儲等要求而分級存儲器需考慮的主要因素速度、容量、成本其他增加存儲器帶寬的方法并行存儲器雙端口存儲器哈佛體系結(jié)構(gòu)DSP程序數(shù)據(jù)I/O接口外設(shè)程序地址數(shù)據(jù)讀地址數(shù)據(jù)寫地址程序讀總線數(shù)據(jù)讀總線程序/數(shù)據(jù)寫數(shù)據(jù)程序109現(xiàn)代高速總線高速并行總線高速總線串行化110多級總線結(jié)構(gòu)北橋南橋前端總線FrontSideBus111112④外部總線、(系統(tǒng))外總線如并口、串口③系統(tǒng)總線、(系統(tǒng))內(nèi)總線如ISA、PCI②片(間)總線三總線形式①片內(nèi)總線單總線形式計算機系統(tǒng)的四層總線結(jié)構(gòu)運算器寄存器控制器CPU存儲芯片I/O芯片主板擴展接口板擴展接口板計算機系統(tǒng)其他計算機系統(tǒng)其他儀器系統(tǒng)輸入輸出管理方式1132.3.2并行處理技術(shù)指令級并行技術(shù)ISP

流水線、超標(biāo)量、超長指令字系統(tǒng)級并行技術(shù)SLP

多處理器（多機/多核）、多磁盤線程級并行技術(shù)TLP

同時多線程SMT電路級并行技術(shù)CLP

組相聯(lián)cache、先行進位加法器并行處理技術(shù)實現(xiàn)多個處理器或處理器模塊的并行性，其基本思想包括時間重疊（timeinterleaving）、資源重復(fù)（resourcereplicaiton）和資源共享（resourcesharing）。1142.3.3流水線技術(shù)可通過分割邏輯，插入緩沖寄存器（流水線Reg）來構(gòu)建115指令時空圖順序執(zhí)行4級流水線執(zhí)行流水線滿載116更細(xì)的流水線取指（FI）指令譯碼（DI）計算操作數(shù)地址（CO）取操作數(shù)（FO）執(zhí)行指令（EI）寫操作數(shù)（WO）117流水線CPU的特點優(yōu)點：

通過指令級并行來提高性能。缺點：增加了硬件成本。流水寄存器會引入延遲和時鐘偏移，這些額外開銷會使每條指令的執(zhí)行時間有所增加，同時限制了流水線的深度。流水線中各段的操作存在關(guān)聯(lián)（dependence）時可能會引起流水線中斷，從而影響流水線的性能和效率。118流水線沖突理想流水線的性能：每個時鐘周期完成一條指令實際流水機器中可能存在冒險(hazard)導(dǎo)致停頓：①數(shù)據(jù)沖突（如后面的計算要用到前面的結(jié)果）定向技術(shù)可將結(jié)果數(shù)據(jù)從其產(chǎn)生的地方直接傳送到所有需要它的功能部件編譯器可利用流水線調(diào)度（scheduling）技術(shù)來重新組織指令順序②結(jié)構(gòu)沖突（硬件資源不夠）增加額外的同類型資源改變資源的設(shè)計使其能被同時使用③控制沖突（分支等跳轉(zhuǎn)指令引起）可采用分支預(yù)測及預(yù)測執(zhí)行技術(shù)最大限度地使處理器各部分保持運行狀態(tài)。多端口的寄存器堆哈佛結(jié)構(gòu)存儲器、超標(biāo)量119流水線數(shù)據(jù)沖突及亂序執(zhí)行注意這里其實需要兩個獨立執(zhí)行部件120流水線結(jié)構(gòu)沖突及超標(biāo)量流水線？有5個執(zhí)行單元的超標(biāo)量流水線有2套硬件的超標(biāo)量流水線CPU共用一個取指單元的5段雙流水線1212.3.4超標(biāo)量CPU的體系結(jié)構(gòu)超標(biāo)量技術(shù)：可在一個時鐘周期內(nèi)對多條指令進行并行處理，使CPI小于1；特點：處理器中有兩個或兩個以上的相同的功能部件；要求操作數(shù)之間必須沒有相關(guān)性；整數(shù)指令浮點指令122超標(biāo)量處理機一般概念性結(jié)構(gòu)instructionfetching多個流水線讀取及轉(zhuǎn)移預(yù)測邏輯instructiondecoding并行譯碼器，預(yù)譯碼技術(shù)instructiondispatching動態(tài)規(guī)劃instructionexecution多個流水線功能單元instructioncompletion暫存結(jié)果數(shù)據(jù)instructionretiring真正更新Reg和Mem中的結(jié)果數(shù)據(jù)

超標(biāo)量結(jié)構(gòu)兩條輸入流水線三條執(zhí)行流水線每個時鐘周期可從存儲器中獲取兩條指令用于執(zhí)行不需要訪問存儲器的指令可處理所有需要或不需要訪問存儲器的指令可用于進行乘、除類較復(fù)雜的算術(shù)運算決定應(yīng)使用哪一條執(zhí)行流水線124和超標(biāo)量處理機不同，超長指令字VLIW（VeryLongInstructionWord）依靠編譯器在編譯時找出指令之間潛在的并行性，并通過指令調(diào)度把可能出現(xiàn)的數(shù)據(jù)沖突減少到最小，最后把能并行執(zhí)行的多條指令組裝成一條很長的指令，然后由處理機中多個相互獨立的執(zhí)行部件分別執(zhí)行長指令中的一個操作，即相當(dāng)于同時執(zhí)行多條指令。VLIW處理機能否成功，很大程度上取決于代碼壓縮的效率，其編譯程序和體系結(jié)構(gòu)的關(guān)系非常密切，缺乏對傳統(tǒng)軟件和硬件的兼容，因而不大適用一般應(yīng)用領(lǐng)域。VLIW處理機1252.3.5多機與多核結(jié)構(gòu)大規(guī)模并行處理機（MPP）是一種價格昂貴的超級計算機，它由許多CPU通過高速專用互聯(lián)網(wǎng)絡(luò)連接。機群（cluster）由多臺同構(gòu)或異構(gòu)的獨立計算機通過高性能網(wǎng)絡(luò)或局域網(wǎng)連在一起協(xié)同完成特定的并行計算任務(wù)。刀片（blade）通常指包含一個或多個CPU、內(nèi)存以及網(wǎng)絡(luò)接口的服務(wù)器主板。通常一個刀片柜共享其它外部I/O和電源，而輔助存儲器則有距離刀片柜較近的存儲服務(wù)器提供。網(wǎng)格（Network）是一組由高速網(wǎng)絡(luò)連接的不同的計算機系統(tǒng)，可以相互合作也可獨立工作。網(wǎng)格計算機將接受中央服務(wù)器分配的任務(wù)，然后在不忙的時候（如晚上或周末）執(zhí)行這些任務(wù)。126多核處理器127多線程技術(shù)單片多處理器(ChipMulitProcessor，CMP)問題：晶體管數(shù)量、芯片面積及芯片發(fā)熱量多線程處理器(MultithreadedProcessor)細(xì)粒度多線程(Fine-GrailMultithreading)在每個指令中切換線程，處理器必須能在每個時鐘周期切換線程。其優(yōu)點是可以隱藏停頓引起的吞吐量損失；缺點是單個線程處理速度變慢了。粗粒度多線程(Coarse-GrailMultithreading)

僅當(dāng)遇到開銷大的阻塞時才切換線程其缺陷在于流水線啟動開銷引起吞吐量損失，特別是對于短的阻塞1282.4計算機體系結(jié)構(gòu)的分類Flynn分類：根據(jù)指令流和數(shù)據(jù)流的多少進行分類單指令單數(shù)據(jù)SISD單指令多數(shù)據(jù)SIMD多指令單數(shù)據(jù)MISD多指令多數(shù)據(jù)MIMDCU控制部件PU處理部件MM存儲單元CS為控制流DS為數(shù)據(jù)流IS為指令流傳統(tǒng)的順序處理機、標(biāo)量流水線處理機、超標(biāo)量流水線處理機陣列處理機、向量處理機無實際機型對應(yīng)多處理機系統(tǒng)1292.5計算機系統(tǒng)的性能測定計算機系統(tǒng)的性能由硬件性能和程序特性決定，通?？衫脴?biāo)準(zhǔn)測試程序來測定性能。用MIPS(MillionInstructionsPerSecond,每秒百萬條指令)或MFLOPS(每秒百萬次浮點操作)的數(shù)值來衡量計算機系統(tǒng)的硬件速度。用CPU執(zhí)行時間T來量化硬軟件結(jié)合系統(tǒng)的有效速度。MIPS=f(MHz)/CPIT(s)=(IC×CPI)/f(Hz)f（時鐘頻率）：CPU的基本工作頻率IC（指令數(shù)目）：運行程序的指令總數(shù)CPI（CyclesPerInstruction）：指令執(zhí)行的平均周期數(shù)，可從運行大量測試程序或?qū)嶋H程序產(chǎn)生的統(tǒng)計數(shù)據(jù)中計算出來CPI數(shù)越小CPU速度越快130計算機系統(tǒng)性能量度值計算假設(shè)一臺計算機的時鐘頻率是100MHz(每秒百萬周期)，具有4種類型的指令，它們的使用率和CPI分別如下表所示。求該計算機的MIPS值以及運行一個具有107條指令的程序所需的CPU時間。131馮.諾依曼計算機由哪幾部分構(gòu)成？連接這些部分的總線按功能不同分為哪幾類？馮.諾依曼計算機與哈弗結(jié)構(gòu)計算機有什么不同？132第二章習(xí)題作業(yè)：2~6、14、15思考：1、7~13133134第三章 微處理器體系結(jié)構(gòu)及關(guān)鍵技術(shù)6學(xué)時第三章 微處理器體系結(jié)構(gòu)及關(guān)鍵技術(shù)3.1微處理器體系結(jié)構(gòu)及功能模塊簡介處理器的主要功能及部件（掌握）處理器的基本功能結(jié)構(gòu)（掌握）一個簡化的處理器模型結(jié)構(gòu)示例（理解）3.2處理器設(shè)計（理解）處理器的設(shè)計步驟控制器的操作與功能隨機邏輯控制器設(shè)計

微程序(微碼)控制器結(jié)構(gòu)及設(shè)計

寄存器組(registerfile)設(shè)計

135第三章 微處理器體系結(jié)構(gòu)及關(guān)鍵技術(shù)3.3指令系統(tǒng)設(shè)計（掌握）機器指令的組成指令格式指令類型尋址方式指令系統(tǒng)設(shè)計要點3.4指令流水線技術(shù)流水線技術(shù)的特點（掌握）流水線操作的詳細(xì)說明（掌握）流水線的局限性（理解）指令流水線設(shè)計（理解）3.5典型微處理體系結(jié)構(gòu)簡介（理解）ARM體系結(jié)構(gòu)簡介Intelx86體系結(jié)構(gòu)簡介136中央處理單元

CentralProcessingUnit,CPU微處理器

MicroProcessingUnit,MPU微控制單元

MicroControlUnit,

MCU單片機計算機單芯片控制器、運算器、寄存器CPU、少量存儲器及I/O接口CPU+存儲器+總線/接口+外設(shè)幾個概念yyyy-M-137/863.1微處理器體系結(jié)構(gòu)及功能模塊簡介馮·諾依曼機：5大部件存儲程序串行單順序每一個基本指令周期(或稱取指、執(zhí)行周期)經(jīng)過一系列步驟執(zhí)行一條指令如指令讀取、指令譯碼、數(shù)據(jù)讀取、操作執(zhí)行、結(jié)果存入以及下一條指令的確定一條指令接著一條指令地重復(fù)這樣的基本指令周期3.1微處理器體系結(jié)構(gòu)及功能模塊簡介數(shù)據(jù)通路CPU的RTL描述：數(shù)據(jù)通路控制器處理器的部件：算術(shù)邏輯運算部件(ALU)、寄存器組、內(nèi)總線和控制器140微處理器組成CPU組成控制器寄存器算術(shù)和邏輯單元指令執(zhí)行單元部件間的互連機構(gòu)指令系統(tǒng)CPU的作用:協(xié)調(diào)并控制計算機的各個部件并執(zhí)行程序的指令序列微處理器的主要功能計算機系統(tǒng)設(shè)計師認(rèn)為：處理器是指一種能夠經(jīng)過多個步驟執(zhí)行計算任務(wù)的數(shù)字設(shè)備從本質(zhì)上講，處理器的作用是協(xié)調(diào)和控制計算機的各個部件，并執(zhí)行程序的指令序列處理器的5個主要功能:指令控制：控制指令按程序邏輯順序執(zhí)行操作控制：按照指令執(zhí)行過程及指令約定功能的需求產(chǎn)生各種操作控制信號時序控制：能夠在適當(dāng)?shù)臅r間(時刻)使相應(yīng)操作控制信號有效，并保持所需的時長數(shù)據(jù)加工：對數(shù)據(jù)進行算術(shù)和邏輯運算處理中斷處理：程序執(zhí)行過程中應(yīng)能夠及時處理出現(xiàn)的I/O操作請求及異常情況141142CPU的功能CPU的作用是協(xié)調(diào)和控制計算機的各個部件并執(zhí)行程序的指令序列，具有以下基本功能：①取指令：當(dāng)程序已在存儲器中時，首先根據(jù)程序入口地址取出一條程序，為此要發(fā)出指令地址及控制信號。②分析指令：即指令譯碼，是指對當(dāng)前取得的指令進行分析，指出它要求什么操作，并產(chǎn)生相應(yīng)的操作控制命令。③執(zhí)行指令：根據(jù)分析指令時產(chǎn)生的“操作命令”形成相應(yīng)的操作控制信號序列，通過運算器、存儲器及輸入/輸出設(shè)備的執(zhí)行，實現(xiàn)每條指令的功能，其中包括對運算結(jié)果的處理以及下條指令地址的形成數(shù)據(jù)通路:ALU＋Reg+內(nèi)部總線ALU：運算Reg組：暫存內(nèi)總線：傳輸簡單的單總線(ALU總線)復(fù)雜的多級總線(片上總線)數(shù)據(jù)通路數(shù)據(jù)通路是指運算相關(guān)的部件及相關(guān)的數(shù)據(jù)傳輸路徑算術(shù)邏輯運算部件ALU寄存器組通用寄存器組、暫存器、指令寄存器、程序計數(shù)器、當(dāng)前程序狀態(tài)寄存器、地址寄存器、數(shù)據(jù)緩沖寄存器簡單的處理器中只設(shè)置一組數(shù)據(jù)傳送總線，用來連接處理器內(nèi)的寄存器和ALU部件較復(fù)雜的處理器可能設(shè)置幾組雙向數(shù)據(jù)總線，同時傳送多個數(shù)據(jù)144145CPU功能能對指令進行譯碼并執(zhí)行規(guī)定的動作可以進行算術(shù)和邏輯運算能與存儲器和外設(shè)交換數(shù)據(jù)提供整個系統(tǒng)所需的控制控制器輸入輸出一條運算指令的讀取和執(zhí)行過程可被劃分為取指令、取源操作數(shù)、取目的操作數(shù)、執(zhí)行運算操作、存放運算結(jié)果等階段，每個階段又可以再分成若干步操作控制器實現(xiàn)控制簡化的處理器模型機控制器所需的指令、數(shù)據(jù)通路所需的數(shù)據(jù)都是從總線上得到操作過程類似于上章所述147字長8位，4種指令格式的模型機結(jié)構(gòu)148內(nèi)存地址寄存器內(nèi)存數(shù)據(jù)寄存器通用寄存器累加寄存器程序計數(shù)器指令寄存器多路選擇器簡化的處理器模型哈佛結(jié)構(gòu)CPU與內(nèi)存儲器的接口1.對外形成三總線形式；2.寄存器MAR和MDR簡化了CPU與主存之間的傳送通路，使其容易控制;3.寄存器MAR和MDR對用戶透明,即不能編程訪問；3.2微處理器設(shè)計數(shù)據(jù)通道組成：ALU+寄存器+內(nèi)部總線功能：基本的二進制算術(shù)、邏輯及移位運算；根據(jù)運算結(jié)果設(shè)置狀態(tài)標(biāo)志（進/借位、溢出等）；特性：數(shù)據(jù)通路寬度：即字長，CPU單次傳送和處理數(shù)據(jù)的能力。數(shù)據(jù)通路周期：ALU運算并將保存結(jié)果的過程。控制單元（控制器）時序控制部件：指令周期、工作周期、時鐘周期(工作脈沖)指令譯碼邏輯：微程序（CISC）、硬連邏輯（RISC）、……微處理器的總體結(jié)構(gòu)指令集結(jié)構(gòu)(ISA)是體系結(jié)構(gòu)的主要內(nèi)容之一，其功能設(shè)計實際就是確定軟硬件的功能分配。考慮因素速度、成本和靈活性實現(xiàn)方式硬件、軟件優(yōu)化策略RISC、CISC；流水線；多核；……實現(xiàn)內(nèi)容數(shù)據(jù)類型、指令功能、指令格式、尋址方式實現(xiàn)步驟根據(jù)應(yīng)用初擬出指令的分類和具體的指令；編寫出針對該指令系統(tǒng)的各種高級語言編譯程序；對多種算法程序進行模擬測試，確認(rèn)指令系統(tǒng)的操作碼和尋址方式的效能是否都比較高；用硬件實現(xiàn)高頻使用的指令，軟件實現(xiàn)低頻使用指令。指令系統(tǒng)設(shè)計3.2.1處理器的設(shè)計步驟綜合考慮指令系統(tǒng)、總體結(jié)構(gòu)、時序系統(tǒng)等擬定指令系統(tǒng)1533.2.1處理器的設(shè)計步驟確定總體結(jié)構(gòu)安排時序擬定指令流程和微命令序列形成控制邏輯組合邏輯控制方式中，將產(chǎn)生微命令的條件進行綜合、化簡，形成邏輯式，從而構(gòu)成控制器的核心邏輯電路。在微程序控制方式中，則是根據(jù)微命令代碼來編寫微指令，組成微程序，從而構(gòu)成以控制存儲器為核心的控制邏1543.2.2控制器的操作與功能微操作1551561．指令系統(tǒng)結(jié)構(gòu)指令字由幾個字段組成

操作碼字段規(guī)定了計算機指令系統(tǒng)中由CPU實現(xiàn)的操作操作數(shù)是執(zhí)行指令時需要的數(shù)據(jù)或?qū)ふ覕?shù)據(jù)的方式單個處理器的所有指令構(gòu)成指令集1572．隨機邏輯體系結(jié)構(gòu)在隨機邏輯體系結(jié)構(gòu)中，用布爾邏輯函數(shù)來表示控制單元的輸入和輸出之間的關(guān)系，每一個控制信號在布爾邏輯中用一個邏輯符號表示設(shè)計步驟：使用指令集結(jié)構(gòu)驅(qū)動硬件的邏輯方程首先定義所需的指令集結(jié)構(gòu)，根據(jù)指令集結(jié)構(gòu)決定硬件的邏輯方程及有限狀態(tài)機的邏輯硬件的邏輯方程再反饋到指令集結(jié)構(gòu)為簡化具體實現(xiàn)所需的硬件邏輯，對指令集結(jié)構(gòu)做必要的修改和優(yōu)化，達(dá)到最大限度地減少邏輯復(fù)雜度的目的由于指令集與硬件邏輯之間關(guān)系密切，設(shè)計過程復(fù)雜，難以用于其他款的處理器，重用性差158隨機邏輯體系結(jié)構(gòu)159隨機邏輯體系結(jié)構(gòu)的特點優(yōu)點：使用的門電路總數(shù)少從而減少制造費用缺點：指令集結(jié)構(gòu)與硬件邏輯方程之間存在著密切聯(lián)系，設(shè)計過程復(fù)雜重用性差設(shè)計成果很少能再利用到以后的新CPU設(shè)計中指令集優(yōu)化困難僅用于較簡單的指令集結(jié)構(gòu)1603．微碼(Microcode)體系結(jié)構(gòu)在微碼(微指令)結(jié)構(gòu)中，控制單元的輸入和輸出之間的關(guān)系被視為一個存儲系統(tǒng)，相當(dāng)于把控制信號存儲起來控制信號存放在一個微程序內(nèi)存里。在指令執(zhí)行過程中的每一個時鐘周期，從微程序內(nèi)存里讀取一個(微)控制字作為指令執(zhí)行的控制信號微碼設(shè)計思想用軟件方法控制數(shù)據(jù)信息傳送，達(dá)到硬件實現(xiàn)微程序順序產(chǎn)生單條指令執(zhí)行所需的全部控制信號161微碼結(jié)構(gòu)的工作原理在微碼體系結(jié)構(gòu)中，其CPU的指令系統(tǒng)可以不直接用硬件邏輯電路實現(xiàn)，而是通過執(zhí)行微代碼程序來實現(xiàn)微碼結(jié)構(gòu)由如下兩部分組成：微碼控制器：小型的高速控制器微代碼：在微碼控制器中運行的微指令和軟件設(shè)計微碼體系結(jié)構(gòu)的主要目的是：當(dāng)設(shè)計新的微碼體系結(jié)構(gòu)時能夠減少重復(fù)設(shè)計的費用，增強CPU的性能162指令、微程序、微指令(微碼)微指令：在一個時間單位（節(jié)拍）內(nèi)出現(xiàn)的一組微操作描述的語句微程序：一組微指令系列通過一組微指令產(chǎn)生的控制信號，使一條指令中的所有微操作得以實現(xiàn)，即實現(xiàn)一條指令的功能T1：微操作1(命令1，命令2，…)微操作2(命令1，命令2)

………Ti：微操作j(命令1，命令2，…)微指令i

………Tm：微操作n(命令1，命令2，…)微指令m微指令1一條機器指令一個微程序163微碼結(jié)構(gòu)Memory(RAM)Datapathmcontroller(ROM)AddrDatazero?busy?opcodeM使能寫使能存儲微碼指令微碼組成的指令構(gòu)成的用戶程序(如MIPS,x86等)164微碼機器包括：數(shù)據(jù)通路和控制流兩個主要部分

165微指令166微程序控制器的一般結(jié)構(gòu)167微碼結(jié)構(gòu)優(yōu)缺點優(yōu)點：高度抽象存儲結(jié)構(gòu)，不是硬件電路不易出錯易于修改，更新設(shè)計快缺點：微碼的硬件電路開銷大微控制器的運行速度高指令開箱依賴于微指令系統(tǒng)指令集設(shè)計示例假設(shè)某機器的字長是8位，支持常見的簡單指令：指令是雙地址指令，源操作數(shù)采用2種尋址方式—寄存器尋址(R0~R3)和立即尋址；目標(biāo)操作數(shù)可采用2種尋址方式－寄存器尋址和存儲器直接。請為下述九條機器指令設(shè)計可行的代碼方案。若采用定長編碼（8bit）方案，可定義指令格式如下：76543210=0000表示ADD=0001表示SUB=0010表示MOV=0011表示IN=0100表示OUT=0101表示RR……目的操作數(shù)尋址方式：0—直接尋址1—寄存器尋址目標(biāo)寄存器編號源操作數(shù)尋址方式：0—立即尋址1—寄存器尋址源寄存器編號操作碼機器指令集機器指令符號表示法由于直接與機器指令二進制表示法打交道很困難，于是普遍使用的是機器指令符號表示法(symbolrepresentation)。操作碼可縮寫成助記符(mnemonic)來表示

ADD 加 SUB 減 MUL 乘 DIV 除 LOAD 由存儲器裝入 STOR 存入存儲器yyyy-M-匯編語言數(shù)據(jù)類型確認(rèn)某種特殊類型的數(shù)據(jù)是否應(yīng)該得到硬件支持?jǐn)?shù)值型數(shù)據(jù)：無符號整數(shù)、帶符號整數(shù)、浮點數(shù)非數(shù)值數(shù)據(jù)：字符串確認(rèn)字長（對數(shù)據(jù)長度的限制）截斷（truncation）或溢出（overflow）在選擇數(shù)據(jù)格式和長度時需要平衡數(shù)值范圍、程序執(zhí)行期間發(fā)生溢出的可能性、處理設(shè)備和存儲設(shè)備的復(fù)雜性、以及價格和速度等因素。指令類型指令按功能可分成以下三種基本類型：數(shù)據(jù)傳輸：將數(shù)據(jù)從一個地方（源地址）復(fù)制到另一個

地方（目的地址），傳輸結(jié)束后源地址中的內(nèi)容不變。

數(shù)據(jù)傳送范圍：R->R、R->M、M->R或M->M

數(shù)據(jù)傳送寬度：一般為固定值（如8、16或32bit），其

它寬度的數(shù)據(jù)傳送一般可通過軟件移位和合

并操作來實現(xiàn)。數(shù)據(jù)運算：包括算術(shù)運算（加、減、乘、除等）和邏輯

運算（與、或、非、異或等）。

該類指令需要明確操作數(shù)的類型和長度?？刂祁悾河糜诟淖冋５某绦驁?zhí)行流程，完成程序的跳轉(zhuǎn)，主要包括轉(zhuǎn)移指令和過程指令。I/O？機器指令要素操作碼(operationcode，opcode)：需要完成的操作；源操作數(shù)(sourceoperandreference)：操作所需的輸入；結(jié)果操作數(shù)(resultoperandreference)：操作產(chǎn)生的結(jié)果；下一條指令(nextinstructionreference)：告訴CPU到哪里

取下一條指令。yyyy-M-指令格式在計算機內(nèi)部，指令由一個位串來表示。相應(yīng)于指令的各要素，這些位串劃分成幾個字段：操作碼字段：說明CPU應(yīng)進行的操作按操作類型分組：同類操作要求同樣或類似的控制信號，因此編碼也類似（有盡可能多的公共位）操作數(shù)字段/地址字段：說明源操作數(shù)和目的操作數(shù)存放的位置信息(R、M或I/O);說明源操作數(shù)和目的操作數(shù)的數(shù)據(jù)類型;下一條指令地址字段：

如緊跟當(dāng)前指令，在主存或虛存中，則不需顯示引用；如可能產(chǎn)生跳轉(zhuǎn)，則需要顯示給出存儲地址；指令類型決定了CPU的軟件功能特性尋址方式?jīng)Q定了CPU硬件功能特性174/86操作碼字段常見指令字段分配操作碼位段分配擴展操作碼操作數(shù)字段

二元操作(binaryoperation)是一種基本操作類型，這樣的指令通常包含三個操作數(shù)地址：兩個源操作數(shù)和一個目的(結(jié)果)操作數(shù)。為了縮短指令長度，可以采用以下方法：只有一個地址指定給存儲器中的操作數(shù)，而其余地址都指定給寄存器，可以在指令格式中明確地指定其寄存器號。把一個、兩個或三個操作數(shù)的地址在指令格式中變成隱含的地址。隱含的地址可以指定給專用寄存器，而這些寄存器的名字隱含在指令格式的操作碼中。yyyy-M-176/86機器指令結(jié)構(gòu)：M-M、M-R、R-R機器指令結(jié)構(gòu)：零地址、單地址、雙地址尋址方式操作數(shù)實際存放位置：尋址方式：1．在指令碼中指定操作數(shù)：立即數(shù)尋址2．在寄存器中指定操作數(shù)：寄存器（直接）尋址3．在存儲器中指定操作數(shù)：存儲器直接尋址、存儲器間接尋址4．在匯編程序中指定操作數(shù)：

相對尋址5．操作數(shù)在I/O接口中：存儲器尋址（存儲器映像編址）或端口尋址（獨立編址）立即數(shù)尋址

immediateaddressingmode寄存器直接尋址方式

registerdirectaddressingmode指令的地址字段給出寄存器號（名），而被指定的寄存器的內(nèi)容就是操作數(shù)。存儲器直接尋址

memorydirectaddressingmode 指令的地址字段直接給定一個立即數(shù)作為存儲單元的地址。寄存器直接尋址存儲器間接尋址

memoryindirectaddressingmode(1)寄存器間接尋址方式(2)存儲器間接尋址方式(3)位移量尋址方式(4)變址尋址方式(5)比例尺尋址方式用于加強編寫與位置無關(guān)的匯編語言程序寄存器間接尋址方式

registerindirectaddressingmode將存儲器地址指定在寄存器中，即讓寄存器內(nèi)容指向一個可訪問到操作數(shù)的存儲器單元。yyyy-M-182/86存儲器間接尋址方式

memoryindirectaddressingmode

多級間接尋址；通常用于訪問存儲器中的“跳轉(zhuǎn)表”：跳轉(zhuǎn)表首址指定在寄存器中，該表中的每個表項指向一個可訪問到操作數(shù)的存儲器單元。跳轉(zhuǎn)表位移量尋址方式

displacementaddressingmode

通常用于數(shù)組、矩陣類向量數(shù)據(jù)的存取：寄存器值指定數(shù)組首址，立即數(shù)指定組內(nèi)偏移；指數(shù)尋址方式

indexedaddressingmode

通常用于數(shù)組、矩陣類向量數(shù)據(jù)的存?。杭拇嫫?值指定數(shù)組首址，寄存器2指定組內(nèi)偏移；比例尺尋址方式

scaledaddressingmode用字節(jié)表示的操作數(shù)的長度位移量尋址+指數(shù)尋址+自增/自減尋址PC相對尋址方式

ProgramCounter-relatedaddressingmode

主要用在轉(zhuǎn)移和跳轉(zhuǎn)指令，指定匯編語言程序碼的內(nèi)部位置作為目的地址偏移量操作數(shù)。指令：JUMP[abe]操作：PC←[abe]=(PC)updated+immSign_ext當(dāng)前指令取出后的PC值出現(xiàn)在指令中188控制單元模型189CPU內(nèi)部結(jié)構(gòu)CPU包括算術(shù)和邏輯單元、累加器、程序計數(shù)器、指令寄存器、指令譯碼器、時序和控制部件190MIPS的總線型數(shù)據(jù)通道微指令:寄存器到寄存器的傳送(17個控制信號)

MA

PC meansRegSel=PC;enReg=yes; ldMA=yesB

Reg[rt]meansenMemMAaddrdataldMAMemorybusyMemWrtBus32zero?

A

BOpSelldAldBALUenALUALUcontrol2RegWrtenRegaddrdatarsrtrd32(PC)31(Link)RegSel32GPRs+PC...32-bitReg3rsrtrdExtSelIROpcodeldIRImmExtenImm2RegSel=rt;enReg=yes;ldB=yes1913.1.2微處理器體系結(jié)構(gòu)簡介在設(shè)計計算機體系結(jié)構(gòu)時，要考慮：CPU采用何種指令系統(tǒng)？該計算機體系的價格及性能之比如何？這種計算機體系有銷售市場嗎？指令系統(tǒng)指令格式尋址方式192處理器結(jié)構(gòu)按照指令執(zhí)行的串行/并行及電路結(jié)構(gòu)不同劃分，處理器結(jié)構(gòu)分為六種193流水線結(jié)構(gòu)成功設(shè)計的流水線機器會要求在它的指令集設(shè)計及硬件設(shè)計之間達(dá)到一種平衡，因此設(shè)計流水線機器是一項比較困難的工作。此外，當(dāng)流水線在并行地執(zhí)行指令時，正執(zhí)行的指令之間可能發(fā)生多種沖突(hazard)情況，所以在設(shè)計流水線機器時要預(yù)先考慮到可能的沖突，并且設(shè)法在設(shè)計時加以解決。194指令的順序執(zhí)行和流水線執(zhí)行195流水線技術(shù)

理想流水線的性能：達(dá)到每一個時鐘周期可以完成一條指令與指令串行執(zhí)行相比較，速度提高5倍

流水線是一種多條指令重疊執(zhí)行的實現(xiàn)技術(shù)1963.2指令系統(tǒng)設(shè)計指令是規(guī)定微處理器進行操作的命令，不同類型的處理器具有不同的指令系統(tǒng)指令系統(tǒng)設(shè)計是中央處理器設(shè)計的基礎(chǔ)，CPU的操作由其執(zhí)行的指令來確定指令字由操作碼、操作數(shù)和操作數(shù)地址等字段組成一條指令的地址字段和相關(guān)的尋址方式對CPU的組織結(jié)構(gòu)有顯著的影響，因此要仔細(xì)考慮指令系統(tǒng)的結(jié)構(gòu)設(shè)計1973.2.1機器指令要素每條機器指令必定包含CPU執(zhí)行所需的信息。機器指令要素

操作碼(operationcode)：指定將要完成的操作(如ADD或I/O等)。這些二進制代碼常簡稱為opcode

源操作數(shù)引用(sourceoperandreference)：操作會涉及到一個或多個源操作數(shù)，這是操作所需的輸入結(jié)果操作數(shù)引用(resultoperandreference)：操作可產(chǎn)生一個結(jié)果下一條指令引用(nextinstructionreference)：告訴CPU這條指令執(zhí)行完后到哪里取下一條指令，通常下一條指令緊跟之后，因此不顯式引用198指令周期狀態(tài)圖199操作數(shù)存儲位置主存或虛存：與下一條指令的引用一樣，必須提供主存或虛存的地址CPU寄存器：除極少數(shù)例外，一個CPU總有一個或多個能被機器指令訪問的寄存器。若只有一個寄存器，則對它的引用可以是隱式的；若不止一個寄存器，則每個寄存器要指定一個唯一的編號，指令提供所需寄存器的寄存器編號I/O設(shè)備：需要I/O操作的指令必須指定I/O模塊或設(shè)備。若使用存儲器映射(memory-mapped)I/O方式，則只是另一類主存或虛存地址。2003.2.2指令格式指令格式：指令要素的組織形式，即構(gòu)成指令的位串的組織形式。這些位串劃分成幾個字段指令集通常不止一種指令格式。處理器使用的一般指令格式：201指令格式的要素指令格式取決于計算機指令系統(tǒng)的機器代碼表示。操作碼，定義了將要執(zhí)行的操作，二進制編碼，編碼位數(shù)決定了指令類型數(shù)目操作數(shù)，源操作數(shù)和目的操作數(shù)在存儲器和(或)寄存器中所在位置的信息。這些位置都用地址以及各種尋址方式加以指定。操作數(shù)的數(shù)據(jù)類型?？蛇x要素立即數(shù)：操作數(shù)作為指令的構(gòu)成部分直接給出位移量：操作地址的補充信息附加信息202指令操作操作碼和操作數(shù)是機器指令的兩個最重要的部分。操作碼字段定義了具體的何種操作，體現(xiàn)了計算機在軟件方面的執(zhí)行功能特性操作數(shù)由地址字段給出獲得數(shù)據(jù)的方法，由地址信息和尋址方式共同決定，往往需要硬件電路的變換得到最終的地址，進而選中相應(yīng)的單元并獲得操作數(shù)，因此決定了