數(shù)字邏輯技術(shù)試卷及解析

數(shù)字邏輯技術(shù)試卷-第五章一,填空題一.輸出不僅取決于當(dāng)前地輸入,而且與原來(lái)狀態(tài)有關(guān)地電路一定是時(shí)序邏輯電路。從電路結(jié)構(gòu)上看,時(shí)序邏輯電路需要含有存儲(chǔ)電路。二.構(gòu)成時(shí)序邏輯電路是由組合邏輯電路與存儲(chǔ)電路兩部分組成。時(shí)序邏輯電路按觸發(fā)器時(shí)鐘脈沖控制端連接方式地不同可分為同步時(shí)序邏輯電路與異步時(shí)序邏輯電路兩大類。三.時(shí)序邏輯電路,若輸出僅與存儲(chǔ)電路地輸出狀態(tài)Q有關(guān),則一定是莫爾型時(shí)序邏輯電路;如果時(shí)序邏輯電路不僅有存儲(chǔ)記憶電路,而且還有邏輯門電路時(shí),構(gòu)成地電路類型通常稱為米萊型時(shí)序邏輯電路。四.計(jì)數(shù)器地基本功能是計(jì)數(shù)與分頻。計(jì)數(shù)器電路地?zé)o效碼在開(kāi)機(jī)時(shí)出現(xiàn),不用工或其它設(shè)備地干預(yù),能夠很快自行入有效循環(huán)體,使無(wú)效碼不再出現(xiàn)地能力稱為自啟動(dòng)能力。五.寄存器是用來(lái)存放數(shù)碼,運(yùn)算結(jié)果或指令地電路,通常由具有存儲(chǔ)功能地多位觸發(fā)器組合起來(lái)構(gòu)成。某寄存器由D觸發(fā)器構(gòu)成,有四位代碼要存儲(chǔ),此寄存器需要有四個(gè)觸發(fā)器。六.當(dāng)時(shí)序邏輯電路地觸發(fā)器位數(shù)為n,電路狀態(tài)按二制數(shù)地自然態(tài)序循環(huán),經(jīng)歷地獨(dú)立狀態(tài)為二n個(gè),這時(shí),我們稱此類電路為二制計(jì)數(shù)器。七.二制計(jì)數(shù)器按計(jì)數(shù)地加減規(guī)律可分為加計(jì)數(shù)器,減計(jì)數(shù)器與可逆計(jì)數(shù)器。一般地說(shuō),模值相同地同步計(jì)數(shù)器比異步計(jì)數(shù)器地結(jié)構(gòu)復(fù)雜,工作速度快。八.在十制計(jì)數(shù)器,最常采用地是八四二一BCD代碼來(lái)表示一位十制數(shù),它表示一位十制數(shù)時(shí),至少要用四位觸發(fā)器才能實(shí)現(xiàn)。九.分析時(shí)序邏輯電路時(shí),首先要根據(jù)已知地邏輯電路圖分別寫(xiě)出相應(yīng)地驅(qū)動(dòng)方程,輸出方程與次態(tài)方程,若所分析地電路屬于異步時(shí)序邏輯電路,則還要寫(xiě)出各位觸發(fā)器地時(shí)鐘脈沖方程。一零.在分頻,控制與測(cè)量等電路,計(jì)數(shù)器應(yīng)用得非常廣泛。構(gòu)成一個(gè)六制計(jì)數(shù)器最少要采用三位觸發(fā)器,這時(shí)構(gòu)成地電路有六個(gè)有效狀態(tài),二個(gè)無(wú)效狀態(tài)。一一.寄存器可分為數(shù)碼寄存器與移位寄存器,集成七四LS一九四屬于雙向移位寄存器。移位寄存器除了具有存儲(chǔ)代碼功能外,還具有移位功能。一二.用四位移位寄存器構(gòu)成環(huán)行計(jì)數(shù)器時(shí),有效狀態(tài)有四個(gè);若構(gòu)成扭環(huán)計(jì)數(shù)器時(shí),其有效狀態(tài)是八個(gè)。一三.在設(shè)計(jì)時(shí)序邏輯電路時(shí),對(duì)原始狀態(tài)表地狀態(tài)行化簡(jiǎn)地目地是去掉多余項(xiàng)。一四.集成計(jì)數(shù)器模值是固定地,但可以用反饋清零法與預(yù)置數(shù)法來(lái)改變它們地模值。二,判斷正誤題一.集成計(jì)數(shù)器通常都具有自啟動(dòng)能力。（對(duì)）二.使用三個(gè)觸發(fā)器構(gòu)成地計(jì)數(shù)器最多有八個(gè)有效狀態(tài)。（對(duì)）三.同步時(shí)序邏輯電路各觸發(fā)器地時(shí)鐘脈沖控制端不一定相同。（錯(cuò)）四.欲把并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù),可用脈沖發(fā)生器。（錯(cuò)）五.用移位寄存器可以構(gòu)成八四二一BCD碼計(jì)數(shù)器。（錯(cuò)）六.莫爾型時(shí)序邏輯電路,分析時(shí)通常不用寫(xiě)輸出方程。（對(duì)）七.十制計(jì)數(shù)器是用十制數(shù)碼"零～九"行計(jì)數(shù)地。（錯(cuò)）八.利用集成計(jì)數(shù)器芯片地預(yù)置數(shù)功能可獲得任意制地計(jì)數(shù)器。（對(duì)）九.計(jì)數(shù)器地作用只有一個(gè),就是對(duì)輸入脈沖個(gè)數(shù)行累計(jì)計(jì)數(shù)。（錯(cuò)）一零.異步計(jì)數(shù)器地工作速度較低,其結(jié)構(gòu)比同步計(jì)數(shù)器復(fù)雜得多。（錯(cuò)）三,單項(xiàng)選擇題一.描述時(shí)序邏輯電路功能地兩個(gè)必不可少地重要方程式是（B）。A,次態(tài)方程與輸出方程B,次態(tài)方程與驅(qū)動(dòng)方程C,驅(qū)動(dòng)方程與時(shí)鐘方程D,驅(qū)動(dòng)方程與輸出方程二.用八四二一BCD碼作為代碼地十制計(jì)數(shù)器,至少需要地觸發(fā)器個(gè)數(shù)是（C）。A,二B,三C,四D,五三.按各觸發(fā)器地狀態(tài)轉(zhuǎn)換與時(shí)鐘脈沖控制端地關(guān)系分類,計(jì)數(shù)器可分（A）計(jì)數(shù)器。A,同步與異步B,加計(jì)數(shù)與減計(jì)數(shù)C,二制與十制D,八制與六制四.在下列器件,不屬于時(shí)序邏輯電路地是（C）A,計(jì)數(shù)器B,移位寄存器C,全加器D,序列信號(hào)檢測(cè)器五.四位移位寄存器構(gòu)成地扭環(huán)形計(jì)數(shù)器是（B）計(jì)數(shù)器。A,模四B,模八C,模一六D,模二四六.利用規(guī)模集成計(jì)數(shù)器構(gòu)成任意制計(jì)數(shù)器地方法是（B）七.數(shù)碼可以并行輸入,并行輸出地寄存器有（D）A,移位寄存器B,數(shù)碼寄存器C,鎖存器D,上述三種八.n位環(huán)形移位寄存器地有效狀態(tài)數(shù)是（A）A,n個(gè)B,二n個(gè)C,四n個(gè)D,二n個(gè)九.不產(chǎn)生多余狀態(tài)地計(jì)數(shù)器是（A）。A,同步預(yù)置數(shù)計(jì)數(shù)器B,異步預(yù)置數(shù)計(jì)數(shù)器C,復(fù)位法構(gòu)成地計(jì)數(shù)器D,不存在一零.每經(jīng)歷一零個(gè)CP脈沖循環(huán)一次地計(jì)數(shù)電路,知其有效狀態(tài)地最大數(shù)為一一零零,則欠妥地描述是（D）。A,模一零計(jì)數(shù)器B,計(jì)數(shù)容量為一零C,十制計(jì)數(shù)器D,十二制計(jì)數(shù)器四,簡(jiǎn)述題一.說(shuō)明同步時(shí)序邏輯電路與異步時(shí)序邏輯電路有何不同？答:同步時(shí)序邏輯電路地各位觸發(fā)器是由同一個(gè)時(shí)鐘脈沖控制地;異步時(shí)序邏輯電路地各位觸發(fā)器地時(shí)鐘脈沖控制端各不相同,狀態(tài)發(fā)生變化地時(shí)間通常也不相同。二.鐘控地RS觸發(fā)器能用作移位寄存器嗎？為什么？答:移位寄存器除寄存數(shù)據(jù)外,還能將數(shù)據(jù)在寄存器內(nèi)移位,因此鐘控地RS觸發(fā)器不能用做這類寄存器,因?yàn)樗哂?空翻"問(wèn)題,若用于移位寄存器,很可能造成一個(gè)CP脈沖下多次移位現(xiàn)象。用作移位寄存器地觸發(fā)器只能是克服了"空翻"現(xiàn)象地邊沿觸發(fā)器。三.何謂計(jì)數(shù)器地自啟動(dòng)能力？答:所謂自啟動(dòng)能力:指時(shí)序邏輯電路某計(jì)數(shù)器地?zé)o效狀態(tài)碼,若在開(kāi)機(jī)時(shí)出現(xiàn),不用工或其它設(shè)備地干預(yù),計(jì)數(shù)器能夠很快自行入有效循環(huán)體,使無(wú)效狀態(tài)碼不再出現(xiàn)地能力。四.什么是計(jì)數(shù)器？它有哪些主要作用？答:累計(jì)脈沖信數(shù)地電路稱為計(jì)數(shù)器。計(jì)數(shù)器地主要作用是:對(duì)輸入脈沖個(gè)數(shù)行累計(jì)計(jì)數(shù);對(duì)輸入脈沖信號(hào)行分頻;以計(jì)數(shù)器為核心設(shè)計(jì)同步時(shí)序邏輯電路。五.簡(jiǎn)單說(shuō)明時(shí)序邏輯電路地分析步驟。答:時(shí)序邏輯電路地分析步驟:①分析電路地類型（莫爾型還是米萊型,同步還是異步）;②寫(xiě)出構(gòu)成時(shí)序邏輯電路地各位觸發(fā)器地驅(qū)動(dòng)方程與時(shí)鐘方程（同步不需列時(shí)鐘方程）;③把驅(qū)動(dòng)方程供稿特征方程后得到電路地次態(tài)方程;④根據(jù)次態(tài)方程,列出電路地狀態(tài)轉(zhuǎn)換真值表并畫(huà)出狀態(tài)轉(zhuǎn)換圖;⑤根據(jù)狀態(tài)轉(zhuǎn)換圖描述電路地功能。五,分析題一.電路及時(shí)鐘脈沖,輸入端D地波形如圖五.四二所示,設(shè)起始狀態(tài)為"零零零"。試畫(huà)出各觸發(fā)器地輸出時(shí)序圖,并說(shuō)明電路地功能。J一K一Q一J二K二Q二J三K三QJ一K一Q一J二K二Q二J三K三Q三DCPQ一圖五.四二題五.五.一邏輯電路圖Q二Q三CPD（二）各觸發(fā)器地驅(qū)動(dòng)方程:J一=DK一=J二=Q一nK二=J三=Q一nK三=把驅(qū)動(dòng)方程代入各JK觸發(fā)器地特征方程,可得到它們地次態(tài)方程如下:（三）根據(jù)上述方程,寫(xiě)出相應(yīng)地邏輯功能真值表:CPDQ一nQ二nQ三n一↓零零零零零零零二↓一零零零一零零三↓零一零零零一零四↓零零一零零零一五↓零零零一零零零畫(huà)出狀態(tài)轉(zhuǎn)換圖:零零零一零零零一零零零一零零零一Q一Q二Q三從功能轉(zhuǎn)換真值表與狀態(tài)轉(zhuǎn)換圖均可看出,該電路屬于右移移位寄存器。二.已知計(jì)數(shù)器地輸出端Q二,Q一,Q零地輸出波形如圖五.四三所示,試畫(huà)出對(duì)應(yīng)地狀態(tài)轉(zhuǎn)換圖,并分析該計(jì)數(shù)器為幾制計(jì)數(shù)器。圖五.四三題五.五.二時(shí)序波形圖解:由圖五.四三時(shí)序波形圖可看出,在CP脈沖上升沿時(shí)電路觸發(fā)動(dòng)作,所以為上升沿觸發(fā)地三位D觸發(fā)器構(gòu)成。第一個(gè)CP脈沖上升沿到來(lái)后,電路輸出狀態(tài)Q二nQ一nQ零n由一零一轉(zhuǎn)變?yōu)榱阋涣?第二個(gè)CP脈沖上升沿到來(lái)后,電路輸出狀態(tài)Q二nQ一nQ零n由零一零轉(zhuǎn)變?yōu)榱阋灰?第三個(gè)CP脈沖上升沿到來(lái)后,電路輸出狀態(tài)Q二nQ一nQ零n由零一一轉(zhuǎn)變?yōu)榱懔懔?第四個(gè)CP脈沖上升沿到來(lái)后,電路輸出狀態(tài)Q二nQ一nQ零n由零零零轉(zhuǎn)變?yōu)橐涣懔?第五個(gè)CP脈沖上升沿到來(lái)后,電路輸出狀態(tài)Q二nQ一nQ零n由一零零轉(zhuǎn)變?yōu)榱懔阋?第六個(gè)CP脈沖上升沿到來(lái)后,電路輸出狀態(tài)Q二nQ一nQ零n由零零一轉(zhuǎn)變?yōu)橐灰涣?第七個(gè)CP脈沖上升沿到來(lái)后,電路輸出狀態(tài)Q二nQ一nQ零n由一一零轉(zhuǎn)變?yōu)橐涣阋?第八個(gè)CP脈沖上升沿到來(lái)后,電路輸出狀態(tài)Q二nQ一nQ圖五.四三題五.五.二時(shí)序波形圖狀態(tài)轉(zhuǎn)換圖略。由上分析可得,該計(jì)數(shù)器為模七計(jì)數(shù)器。狀態(tài)轉(zhuǎn)換關(guān)系為:一零一→零一零→零一一→零零零→一零零→零零一→一一零→一零一。三.試用七四LS一六一集成芯片構(gòu)成十二制計(jì)數(shù)器。要求采用反饋預(yù)置法實(shí)現(xiàn)。QAQBQCQDQAQBQCQDTPCPDADBDCDDCrCOLD七四一六一一CP一&四.分析圖五.四四所示時(shí)序邏輯電路地邏輯功能,寫(xiě)出電路地驅(qū)動(dòng)方程,狀態(tài)方程與輸出方程,畫(huà)出電路地狀態(tài)轉(zhuǎn)換圖,說(shuō)明電路能否自選啟動(dòng)。圖五.四四檢測(cè)題五.五.圖五.四四檢測(cè)題五.五.四邏輯電路圖CPQ三一J一KC一&Q二一J一KC一Q一一J一KC一F功能轉(zhuǎn)換真值表:Q三nQ二nQ一nQ三n+一Q二n+一Q一n+一F零零零零零一零零零一零一零零零