2019年重慶郵電大學(xué)考研專業(yè)課試題808數(shù)字電路與邏輯設(shè)計(jì)

重慶郵電大學(xué)2019年攻讀碩士學(xué)位研究生入學(xué)考試試題

機(jī)密★啟用前

重慶郵電大學(xué)

2019年攻讀碩士學(xué)位研究生入學(xué)考試試題

科目名稱：數(shù)字電路與邏輯設(shè)計(jì)

科目代碼：808

考生注意事項(xiàng)

1、答題前，考生必須在答題紙指定位置上填寫考生姓名、報(bào)考

單位和考生編號。

2、所有答案必須寫在答題紙上，寫在其他地方無效。

3、填（書）寫必須使用0.5mm黑色簽字筆。

4、考試結(jié)束，將答題紙和試題一并裝入試卷袋中交回。

5、本試題滿分150分，考試時(shí)間3小時(shí)。

注：所有答案必須寫在答題紙上，試卷上作答無效！第1頁（共6頁）

重慶郵電大學(xué)2019年攻讀碩士學(xué)位研究生入學(xué)考試試題

一、判斷題（本大題共10小題，每小題1分，共10分）

1.若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然不相等。

2.計(jì)數(shù)器的模值是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個數(shù)。

3.在不修改任何邏輯設(shè)計(jì)的前提下，共陰極數(shù)碼管和共陽極數(shù)碼管只要外觀尺

寸一致，可以直接互換使用。

4.用卡諾圖化簡邏輯函數(shù)時(shí)，合并相鄰項(xiàng)的個數(shù)為偶數(shù)個最小項(xiàng)。

5.組合電路中一般不允許有存儲電路出現(xiàn)，但可以有反饋連接。

6.電源電壓相同時(shí)，TTL與非門的抗干擾能力比CMOS與非門強(qiáng)。

7.單穩(wěn)態(tài)觸發(fā)器暫穩(wěn)態(tài)持續(xù)時(shí)間的長短與外界觸發(fā)脈沖的頻率和幅度無關(guān)。

8.雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度要快于并聯(lián)型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度。

9.RAM掉電后數(shù)據(jù)易丟失，而ROM掉電后仍能保持?jǐn)?shù)據(jù)。

10.優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時(shí)有效。

二、填空題（本大題共10小題，每空1分，共20分）

11.(62.C)16=(?)8=(?)10=(?)8421BCD。

12.以“1”和“0”分別代表高、低電平，試給出圖1各電路的輸出表達(dá)式：

Y1=?；Y2=?。

TTL電路

B1TG

VCC&≥1

Y1

10Y2

50A1

ΩKΩ

懸空TG

圖1

13.數(shù)據(jù)分配器和?有著相同的基本電路結(jié)構(gòu)形式。

14.ADC（模數(shù)轉(zhuǎn)換器）的兩個最重要的指標(biāo)是?和?；若一個

8位數(shù)模轉(zhuǎn)換器（DAC）的最小輸出電壓增量為0.04V，當(dāng)輸入代碼為11011000

時(shí)，輸出電壓VO=?V；。

15.在約定電平期間，雖然輸入信號沒有任何變化，但是觸發(fā)器也發(fā)生連續(xù)不停

的多次翻轉(zhuǎn)現(xiàn)象被稱為觸發(fā)器的?。

16.用256×8位的RAM擴(kuò)展成1024×8位的RAM，應(yīng)該采用?擴(kuò)展，

注：所有答案必須寫在答題紙上，試卷上作答無效！第2頁（共6頁）

重慶郵電大學(xué)2019年攻讀碩士學(xué)位研究生入學(xué)考試試題

此時(shí)需要采用?線---?線譯碼器來輔助實(shí)現(xiàn)。

17.電源電壓為12伏的555定時(shí)器連接成施密特觸發(fā)器，控制端接6伏電壓，

該觸發(fā)器的上限觸發(fā)電平為?V，回差電壓為?V。

18.用容量為1024×12的ROM芯片，最多能實(shí)現(xiàn)?個輸入?個

輸出的組合邏輯函數(shù)。

19.門電路和觸發(fā)器是組成數(shù)字系統(tǒng)的基本邏輯單元，后者有?個穩(wěn)定

狀態(tài)，因此具有記憶功能，主要用于構(gòu)成?邏輯電路。

20.已知函數(shù)的對偶式為AB+CD+BC，則它的原函數(shù)?（無需化簡）。

三、單項(xiàng)選擇題（本大題共10小題，每小題2分，共20分）

21.邏輯函數(shù)F=AB+BC+A+B+C等于（？）。

（A）A（B）B（C）C（D）1

22.一般而言，不論是TTL門電路還是CMOS門電路，其輸出端（？）與

電源或地直接相接。

（A）均能（B）均不能（C）有時(shí)能（D）以上說法均錯誤

23.在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為（？）。

（A）m1與m9（B）m0與m10（C）m5與m7（D）m4與m6

24.某移位寄存器的時(shí)鐘脈沖頻率為100KHZ，欲將存放在該寄存器中的數(shù)左移

8位，完成該操作需要（？）時(shí)間。

（A）10μs（B）80μs（C）100μs（D）800ms

25.PROM的與陣列是（？）。

（A）全譯碼可編程陣列（B）非全譯碼可編程陣列

（C）全譯碼不可編程陣列（D）非全譯碼不可編程陣列

26.欲將寬1μs的脈沖轉(zhuǎn)換成寬1ms的脈沖，就應(yīng)該采用（？）。

（A）施密特觸發(fā)器（B）雙穩(wěn)態(tài)觸發(fā)器

（C）單穩(wěn)態(tài)觸發(fā)器（D）無穩(wěn)態(tài)觸發(fā)器

27.在時(shí)序電路的狀態(tài)轉(zhuǎn)移表中，如果有效狀態(tài)數(shù)目為3個，則至少需要

（？）個觸發(fā)器。

（A）1（B）2（C）3（D）8

28.在同步工作條件下，JK觸發(fā)器的現(xiàn)態(tài)Qn=1，要求Q0n1+=，則輸入激勵可

能是（？）。

注：所有答案必須寫在答題紙上，試卷上作答無效！第3頁（共6頁）

重慶郵電大學(xué)2019年攻讀碩士學(xué)位研究生入學(xué)考試試題

（A）J=Qn，K=0（B）J=0，K=Qn

（C）J=Qn，K=0（D）J=0，K=Qn

29.以下符合邏輯代數(shù)運(yùn)算規(guī)則的是（？）。

（A）ABC=A+B+C（B）A+B+C=A+B+C

（C）A+B+C=ABC（D）ABC=ABC

30.PAL是（？）。

（A）可編程邏輯陣列（B）可編程陣列邏輯

（C）通用陣列邏輯（D）只讀存儲器

四、邏輯化簡題（本大題共2小題，每小題10分，共20分）

31.用公式法將邏輯函數(shù)化簡成最簡與或表達(dá)式，并用與非門實(shí)現(xiàn)該邏輯函數(shù)

（不允許有反變量輸入）。

F=AB+BCD+CD+ABC+ACD

32.已知F1=ACD+ABD+BCD+ACD，F(xiàn)2=ACD+BC+ACD，F(xiàn)=F1F2。

試用卡諾圖求出函數(shù)F的最簡與或表達(dá)式。（要求分別畫出F1、F2及F的卡諾

圖）

五、分析設(shè)計(jì)題（本大題共5小題，每小題16分，共80分）

33.試分析圖2所示邊沿觸發(fā)器電路，要求：①寫出各級觸發(fā)器的狀態(tài)轉(zhuǎn)移方程；

②畫出輸出Q3、Q2、Q1在6個CP作用下的波形；③說明電路的邏輯功能。

（設(shè)各觸發(fā)器的初態(tài)為Q3Q2Q1=001）

Q1Q2Q3

1JQ1JQ1JQ

C1C1C1

1KQ1KQ1KQ

CP

CP

圖

2

34.某雷達(dá)站有3部雷達(dá)A、B、C，其中A和B的功率消耗相等，C的功率是

A的功率的兩倍。這些雷達(dá)由兩臺發(fā)電機(jī)X和Y供電，其中發(fā)電機(jī)X的最大

輸出功率等于雷達(dá)A的功率消耗，發(fā)電機(jī)Y的最大輸出功率是X的3倍。試

注：所有答案必須寫在答題紙上，試卷上作答無效！第4頁（共6頁）

重慶郵電大學(xué)2019年攻讀碩士學(xué)位研究生入學(xué)考試試題

設(shè)計(jì)一個邏輯電路，能夠根據(jù)各雷達(dá)的啟動和關(guān)閉信號，以最節(jié)約電能的方

式啟、停發(fā)電機(jī)。要求：①列出真值表；②用3線-8線譯碼器CT74138設(shè)計(jì)

并畫出滿足上述邏輯功能的電路。

35.由中規(guī)模同步計(jì)數(shù)器CT74161構(gòu)成的電路如圖3所示，試分析該電路的功

能。要求：①畫出狀態(tài)轉(zhuǎn)移圖；②判斷電路是否具有自啟動能力；③說明計(jì)

數(shù)模值。

LDQ0Q1Q2Q3

1CTCO

TCT74161

CTPCR1

CPCPD0D1D2D3

11

圖

3

36.試在圖4所示電路基礎(chǔ)上，利用兩片中規(guī)模同步計(jì)數(shù)器CT74160和必要的

門電路設(shè)計(jì)一個可變模值同步計(jì)數(shù)器，當(dāng)A=0時(shí)，實(shí)現(xiàn)模36；當(dāng)A=1時(shí)，

實(shí)現(xiàn)模53。要求：①簡要說明設(shè)計(jì)思路；②畫出具體的邏輯電路圖。

Q0Q1Q2Q3Q4Q5Q6Q7

LDQ0Q1Q2Q3LDQ0Q1Q2Q3

COCO&

CTTCTT

CT74160①CT74160②

CTPCRCTPCR

CPCPD0D1D2D3CPD0D1D2D3

D0D1D2D3D4D5D6D7

圖

4

37.試