高等院校-數(shù)字邏輯-習(xí)題四

數(shù)字電子技術(shù)基礎(chǔ)第四章組合邏輯電路PAGE140PAGE96習(xí)題四4.1填空題1．常用的組合電路的邏輯功能表示方法有、、邏輯圖和等四種。2．將含有特定意義的數(shù)字或符號(hào)信息用二進(jìn)制代碼表示的過(guò)程稱為_(kāi)_________，實(shí)現(xiàn)該功能的電路稱為_(kāi)____________。3．將二進(jìn)制代碼表示的信息翻譯出來(lái)的過(guò)程稱為_(kāi)____________，實(shí)現(xiàn)該功能的電路稱為_(kāi)___________。4．將多路輸入數(shù)據(jù)在_____________信號(hào)的控制下，有選擇地傳送到輸出端的過(guò)程稱為數(shù)據(jù)選擇，實(shí)現(xiàn)數(shù)據(jù)選擇功能的電路稱為_(kāi)________________。5．對(duì)于優(yōu)先編碼器，當(dāng)一位以上輸入同時(shí)有效時(shí)，只對(duì)___________________的輸入進(jìn)行編碼。6．譯碼器除具有譯碼功能外，還可構(gòu)成_____________。7．?dāng)?shù)據(jù)選擇器除具有數(shù)據(jù)選擇的功能外，還可以構(gòu)成___________和實(shí)現(xiàn)_______________功能。8．能實(shí)現(xiàn)對(duì)兩個(gè)n位二進(jìn)制數(shù)進(jìn)行比較并判斷其大小關(guān)系的邏輯電路稱為數(shù)據(jù)比較器。對(duì)兩個(gè)n位二進(jìn)制數(shù)的比較過(guò)程是由______位到______位逐位進(jìn)行比較的。9．格雷碼的的特點(diǎn)是任意兩個(gè)相鄰碼只有位不同。10．譯碼是編碼的，即是將每個(gè)代碼的的過(guò)程。11．判別一個(gè)電路中是否存在冒險(xiǎn)現(xiàn)象的方法有和兩種。12．（011010000010）8421BCD=（）5421BCD=（）余3碼13．試列舉出五種常用的集成組合邏輯部件，、、、、。14．n個(gè)輸入端的二進(jìn)制譯碼器，共有個(gè)輸出端。對(duì)于每一組輸入代碼，有個(gè)輸出端為有效電平。15．?dāng)?shù)據(jù)選擇器是一種輸入、輸出的邏輯部件；數(shù)據(jù)分配器是一種輸入、輸出的邏輯部件。16．給68個(gè)字符編碼，至少需要位二進(jìn)制數(shù)。17．一位加法器有和兩種。18．實(shí)際組合邏輯電路中，門(mén)電路存在延時(shí)，使信號(hào)經(jīng)過(guò)不同路徑到達(dá)同一點(diǎn)時(shí)會(huì)產(chǎn)生時(shí)差，這種時(shí)差稱為_(kāi)____________。它有可能使電路的輸出產(chǎn)生錯(cuò)誤,這種使電路產(chǎn)生的錯(cuò)誤輸出的現(xiàn)象稱為組合邏輯電路的_____________，消除這一問(wèn)題的方法有、、。19．四選一數(shù)據(jù)選擇器，AB為地址信號(hào)，D0=D3=1，D1=C，D2=，當(dāng)AB=00時(shí)，輸出F=；當(dāng)AB=10時(shí)，輸出F=。20．十進(jìn)制數(shù)（56）10轉(zhuǎn)換為二進(jìn)制數(shù)為，它的8421BCD碼為，5421BCD碼為，2421BCD碼為。21．8421BCD碼為（00110100）8421BCD的十進(jìn)制數(shù)是，它轉(zhuǎn)換為二進(jìn)制數(shù)為。22．常用的有權(quán)碼編碼中，如3321，8421，2421，4421……編碼方式唯一的是。4.2選擇題1．組合邏輯電路的特點(diǎn)是（）A、含有記憶元件B、輸出、輸入間有反饋通路C、電路輸出與以前狀態(tài)有關(guān)D、全部由門(mén)電路構(gòu)成2．已知各組合電路的輸出F1——F4，的函數(shù)表達(dá)式分別為：F1=AB+CF2=AB+CD+BC，F(xiàn)3=+B，F(xiàn)4=（A+）（+），則不會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的電路是（）A、電路1B、電路2C、電路3D、電路43．下列器件中，屬于組合電路的有（）A、計(jì)數(shù)器和全加器B、寄存器和比較器]C、全加器和比較器D、計(jì)數(shù)器和寄存器4．十六選一數(shù)據(jù)選擇器有（）位地址（選擇）輸入端。A、1B、2C、4D、85．八路數(shù)據(jù)分配器，其地址輸入端有（）個(gè)A、4B、3C、2D、16．函數(shù)F=+C+AB+，當(dāng)變量取值為（），不會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象。A、B=C=1B、B=C=0C、A=1，C=0D、A=B=07．()碼的特點(diǎn)是相鄰兩個(gè)代碼之間僅有一位不同。A、BCDB、余3C、奇偶校驗(yàn)D、格雷8．與（19）10相對(duì)應(yīng)的余3BCD碼是（）A、（00101100）余3BCDB、（01001100）余3BCDC、（00110101）余3BCDD、（01011010）余3BCD9．（36.7）10的8421BCD碼為（）A、（0110110.101）8421BCDB、（0011110.1110）8421BCDC、（00110110.0111）8421BCDD、（110110.111）8421BCD10．在BCD碼中，屬于有權(quán)碼的編碼是（）A、余3碼B、循環(huán)碼C、格雷碼D、8421碼11．用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)，應(yīng)使（）A、D0=D2=0，D1=D3=1B、D0=D2=1，D1=D3=0C、D0=D1=0，D2=D3=1D、D0=D1=1，D2=D3=012．一個(gè)譯碼器若有100個(gè)譯碼輸出端，則譯碼輸入端應(yīng)有（）A、5個(gè)B、6個(gè)C、7個(gè)D、8個(gè)4.3判斷題1．二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路（）2．優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效（）3．74LS147編碼器要求任一時(shí)刻只允許一個(gè)輸入端有信號(hào)（）4．5421BCD碼屬于有權(quán)碼，但編碼方式不唯一（）5．邏輯函數(shù)不存在冒險(xiǎn)現(xiàn)象（）6．邏輯函數(shù)可以用與非門(mén)實(shí)現(xiàn)（）7．余3BCD碼是無(wú)權(quán)碼（）8．組合電路在邏輯功能上的特點(diǎn)是，任一時(shí)刻的輸出，僅僅取決與該時(shí)刻的輸入信號(hào)，而與輸入信號(hào)作用前電路的歷史狀態(tài)無(wú)關(guān)（）。9．組合邏輯電路中，數(shù)據(jù)選擇器可實(shí)現(xiàn)并行數(shù)據(jù)向串行數(shù)據(jù)的轉(zhuǎn)換（）10．組合邏輯電路輸出、輸入間有反饋通路（）11．有競(jìng)爭(zhēng)的存在，就一定產(chǎn)生冒險(xiǎn)。（）4.4分析如圖4.10.1所示的各電路的邏輯功能。((b)ABCD⊕⊕Y⊕(a)ABCY1Y2++圖圖4.10.1&&&&ABCF&&&&ABCF≥1(c)(d)4.5試設(shè)計(jì)一個(gè)三輸入、一輸出的判斷電路，它的邏輯功能是，當(dāng)三個(gè)輸入信號(hào)中有奇數(shù)個(gè)為高電平時(shí)，輸出才為高電平，否則輸出為低電平。4.6試設(shè)計(jì)一個(gè)三輸入、一輸出的多數(shù)表決器。（三個(gè)輸入多數(shù)為1時(shí)，其輸出為1）4.7試設(shè)計(jì)一個(gè)三變量的一致電路。（當(dāng)變量全部相同時(shí)，輸出為1，否則輸出為0）4.8試設(shè)計(jì)一個(gè)全減器，其輸入是減數(shù)、被減數(shù)和低位的借位，輸出是差數(shù)和向高位的借位。4.9試用四選一數(shù)據(jù)選擇器產(chǎn)生下列函數(shù)（1）Z=A⊕B（2）Z=A⊙B（3）Z=∑m(0，2，4，5)（4）Z=∑m(0，3，12，13，14)4.10試用八選一數(shù)據(jù)選擇器產(chǎn)生下列函數(shù)（1）Z=C++AB（２）Z=∑m(1，2，5，７)（3）Z=∑m(0，2，5，７，８，9，10，13，15)（4）Z=∑m(2，3，6，10，15)（5）Z＝∑m(0，2，７，８，13)4.11試用數(shù)據(jù)選擇器實(shí)現(xiàn)下表所示的邏輯功能000110114.12試設(shè)計(jì)一個(gè)偽碼檢驗(yàn)電路，當(dāng)輸入四位二進(jìn)制碼為8421BCD偽碼時(shí)，要求輸出信號(hào)為1，否則輸出為0。4.13試用3線——8線譯碼器74LS138實(shí)現(xiàn)下列邏輯函數(shù)：4.14試用74LS138譯碼器設(shè)計(jì)一個(gè)三輸入奇偶校驗(yàn)器。4.15已知函數(shù)Y（A，B，C，D）=∑m（6，7，10，11，12，13，14，15），試分別用以下幾種組件實(shí)現(xiàn)。（1）八選一數(shù)據(jù)選擇器；（2）四線——十六線譯碼器和與非門(mén)（譯碼器輸出低電平有效）；（3）與非門(mén)。4.16三個(gè)輸入信號(hào)中，A的優(yōu)先權(quán)最高，B次之，C最低，它們通過(guò)編碼器分別由FA、FB、FC輸出。要求同一時(shí)間只有一個(gè)信號(hào)輸出，若兩個(gè)以上信號(hào)同時(shí)輸入時(shí)，優(yōu)先權(quán)高的被輸出，試設(shè)計(jì)該邏輯電路。4.17設(shè)計(jì)一個(gè)能實(shí)現(xiàn)兩個(gè)兩位二進(jìn)制數(shù)乘法的組合邏輯電路。4.18試用八選一數(shù)據(jù)選擇器和與非門(mén)分別設(shè)計(jì)一個(gè)三變量多數(shù)表決器。4.19試用一位二進(jìn)制數(shù)比較器設(shè)計(jì)一個(gè)三位二進(jìn)制數(shù)比較器。4.20用“與非門(mén)”設(shè)計(jì)一個(gè)一位數(shù)值范圍指示器，當(dāng)輸入電路的十進(jìn)制數(shù)大于等于5時(shí)，電路輸出為1，否則輸出為0。（輸入電路的十進(jìn)制數(shù)用8421BCD碼表示）4.21設(shè)計(jì)一個(gè)將十進(jìn)制數(shù)0—9的8421BCD碼轉(zhuǎn)換為余3碼的邏輯電路。4.22某醫(yī)院有