集成計(jì)數(shù)器LS的使用

集成計(jì)數(shù)器LS的使用第1頁(yè)，課件共11頁(yè)，創(chuàng)作于2023年2月74LS192是同步可擬計(jì)數(shù)器，具有雙時(shí)鐘輸入，并具有清除和置數(shù)等功能第2頁(yè)，課件共11頁(yè)，創(chuàng)作于2023年2月第3頁(yè)，課件共11頁(yè)，創(chuàng)作于2023年2月同步十進(jìn)制計(jì)數(shù)器——74LS192集成計(jì)數(shù)器▲邏輯符號(hào)

輸入輸出

RD

CU

CD

D0

D1

D2

D3Q0

Q1

Q2

Q300××d0

d1

d2d3

10↑1××××101↑××××1011×××××1××××××d0

d1

d2

d3加計(jì)數(shù)減計(jì)數(shù)保持0000▲74LS192功能表各引腳功能符號(hào)的意義：D0~D3：并行數(shù)據(jù)輸入端Q0~Q3：數(shù)據(jù)輸出端CU：加法計(jì)數(shù)脈沖輸入端CD：減法計(jì)數(shù)脈沖輸入端RD：異步置0端（高電平有效）：置數(shù)控制端（低電平有效）

：加法計(jì)數(shù)時(shí)，進(jìn)位輸出端（低電平有效）

：減法計(jì)數(shù)時(shí)，借位輸出端（低電平有效）第4頁(yè)，課件共11頁(yè)，創(chuàng)作于2023年2月▲74LS192的時(shí)序圖分析RD：異步置0端。計(jì)數(shù)器復(fù)位。置零0000：置數(shù)控制端（低電平有效）。1110CD為高電平，計(jì)數(shù)脈沖從CU端輸入。:進(jìn)位輸出;:借位輸出。CU為高電平，計(jì)數(shù)脈沖從CD端輸入。1001000000001001第5頁(yè)，課件共11頁(yè)，創(chuàng)作于2023年2月三、實(shí)驗(yàn)內(nèi)容及步驟1、利用一塊74LS192作十進(jìn)制0～9加法計(jì)數(shù)。2、用兩塊74LS192組成二位計(jì)數(shù)脈沖上升沿觸發(fā)的計(jì)數(shù)電路，作十進(jìn)制數(shù)0～99計(jì)數(shù)。3、用計(jì)數(shù)器的預(yù)置BCD碼的輸入端和預(yù)置數(shù)裝入端設(shè)計(jì)一個(gè)22進(jìn)制和特殊15進(jìn)制（1-15）的計(jì)數(shù)器，并驗(yàn)證該電路的正確性。第6頁(yè)，課件共11頁(yè)，創(chuàng)作于2023年2月圖六進(jìn)制計(jì)數(shù)第7頁(yè)，課件共11頁(yè)，創(chuàng)作于2023年2月用兩個(gè)74LS192構(gòu)成100進(jìn)制計(jì)數(shù)器計(jì)數(shù)器的級(jí)聯(lián)使用利用進(jìn)位輸出控制高一位的CPU端構(gòu)成的加數(shù)級(jí)聯(lián)圖第8頁(yè)，課件共11頁(yè)，創(chuàng)作于2023年2月計(jì)數(shù)開(kāi)始時(shí)，先在RD端輸入一個(gè)正脈沖，此時(shí)兩個(gè)計(jì)數(shù)器均被置為0狀態(tài)。此后在端輸入“1”，RD端輸入“0”，則計(jì)數(shù)器處于計(jì)數(shù)狀態(tài)。在個(gè)位的74LS192(1)的CU端逐個(gè)輸入計(jì)數(shù)脈沖CP，個(gè)位的74LS192開(kāi)始進(jìn)行加法計(jì)數(shù)。在第10個(gè)CP脈沖上升沿到來(lái)后，個(gè)位74LS192的狀態(tài)從1001→0000，同時(shí)其進(jìn)位輸出從0→1?！?4LS192實(shí)現(xiàn)100進(jìn)制計(jì)數(shù)器(想一想)將多個(gè)74LS192級(jí)聯(lián)可以構(gòu)成高位計(jì)數(shù)器。例如：用兩個(gè)74LS192可以組成100進(jìn)制計(jì)數(shù)器。此上升沿使十位的74LS192(2)從0000開(kāi)始計(jì)數(shù)，直到第100個(gè)CP脈沖作用后，計(jì)數(shù)器由10011001恢復(fù)為00000000，完成一次計(jì)數(shù)循環(huán)。第9頁(yè)，課件共11頁(yè)，創(chuàng)作于2023年2月特殊12進(jìn)制計(jì)數(shù)器1-12第10頁(yè)，課件共11頁(yè)，創(chuàng)作于