第4次課-與非門(mén)及外特征

清華大學(xué)計(jì)算機(jī)系陶品taopin@辦公室：FIT3－531（62772129）數(shù)字邏輯電路

(2013級(jí)本科生課程)第三章組合邏輯電路23.1引言3.2門(mén)電路3.3常用的中規(guī)模組合邏輯電路3.4運(yùn)算器與ALU3.5組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)問(wèn)題3.1組合邏輯引言（1）33.1引言組合邏輯的概念組合邏輯電路的特點(diǎn)典型的組合邏輯電路集成電路的分類(lèi)集成電路發(fā)展歷史3.1組合邏輯引言（2）43.1引言組合邏輯的概念組合邏輯電路的特點(diǎn)典型的組合邏輯電路集成電路的分類(lèi)集成電路發(fā)展歷史3.1組合邏輯引言（3）5組合邏輯的概念：組合邏輯函數(shù)的輸出狀態(tài)取決于所有輸入狀態(tài)的“邏輯組合”，如與非、與或邏輯等。組合邏輯電路：實(shí)現(xiàn)組合邏輯函數(shù)的電路稱(chēng)為“組合邏輯電路”，是主要的一類(lèi)數(shù)字邏輯電路。另一類(lèi)數(shù)字邏輯電路是“時(shí)序邏輯電路”。組合與時(shí)序電路構(gòu)成了數(shù)字邏輯電路的基礎(chǔ)。3.1組合邏輯引言（4）63.1引言組合邏輯的概念組合邏輯電路的特點(diǎn)典型的組合邏輯電路集成電路的分類(lèi)集成電路發(fā)展歷史3.1組合邏輯引言（5）7組合邏輯電路的特點(diǎn)：電路的輸出只是和輸入的當(dāng)前狀態(tài)有關(guān)，和過(guò)去的狀態(tài)無(wú)關(guān)。區(qū)別于時(shí)序電路：和過(guò)去的狀態(tài)有關(guān)。3.1組合邏輯引言（6）8abca理想情況：門(mén)電路沒(méi)有延遲t0t1t2t3組合邏輯：電路的輸出只是和當(dāng)前狀態(tài)有關(guān)，和過(guò)去的狀態(tài)無(wú)關(guān)。c=a&bbc3.1組合邏輯引言（7）9實(shí)際情況：門(mén)電路存在延遲abcac=a&bbc3.1組合邏輯引言（8）10abcabc實(shí)際情況：門(mén)電路存在延遲前沿延遲與后沿延遲不相等3.1組合邏輯引言（9）113.1引言組合邏輯的概念組合邏輯電路的特點(diǎn)典型的組合邏輯電路集成電路的分類(lèi)集成電路發(fā)展歷史3.1組合邏輯引言（10）12典型的組合邏輯電路門(mén)電路（Gates）譯碼器（Decoders）和編碼器（Encoders）數(shù)據(jù)選擇器（Multiplexer）加法器（Adders）奇偶校驗(yàn)器算術(shù)邏輯單元(ALU：ArithmeticLogicUnits)3.1組合邏輯引言（11）133.1引言組合邏輯的概念組合邏輯電路的特點(diǎn)典型的組合邏輯電路集成電路的分類(lèi)集成電路發(fā)展歷史3.1組合邏輯引言（12）14集成電路的分類(lèi)按功能分：模擬電路：也叫線性電路，如通信電路數(shù)字電路：從門(mén)電路到微處理器、存儲(chǔ)器等多種按半導(dǎo)體制造工藝：TTL：（也叫雙極型，TTL,LTTL,STTL,LSTTL,ECL…)MOS：(PMOS,NMOS,CMOS,BiCMOS…)按封裝（外形）分：雙列直插表面封裝BGA(BallGridArray)PLCC，等等按集成規(guī)模分：小、中、大、超大、甚大規(guī)模集成電路…….3.1組合邏輯引言（13）15兩大類(lèi)工藝技術(shù)的特點(diǎn)：目前常用器件的工藝:CMOS（互補(bǔ)金屬氧化物半導(dǎo)體）

速度

功耗集成度TTL(晶體管晶體管邏輯）

快

大

低MOS（金屬氧化物半導(dǎo)體）

慢

小

高163.1組合邏輯引言（14）173.1引言組合邏輯的概念組合邏輯電路的特點(diǎn)典型的組合邏輯電路集成電路的分類(lèi)集成電路發(fā)展歷史3.1組合邏輯引言（15）18集成電路發(fā)展歷史“集成電路”(IntegratedCircuit：IC)是相對(duì)“分立原件”而言的，是所有以半導(dǎo)體工藝將電路集成到一塊芯片的器件總稱(chēng)。半導(dǎo)體制造工藝的發(fā)展帶動(dòng)了集成電路的更新?lián)Q代。VLSI（超大規(guī)模集成電路)時(shí)代存儲(chǔ)器件制造工藝帶動(dòng)了整個(gè)微處理器的更新?lián)Q代。沒(méi)有IC制造工藝發(fā)展就沒(méi)有現(xiàn)代計(jì)算機(jī)。3.1組合邏輯引言（16）19集成電路集成度定律：摩爾定律：?jiǎn)蝹€(gè)芯片集成度每18個(gè)月翻一翻集成電路內(nèi)部的連線寬度是主要的指標(biāo):0.8

m,0.35

m,0.25

m,0.18m,0.13m…….

3.1組合邏輯引言（17）20按規(guī)模分：小規(guī)模集成電路（SSI：SmallScaleIC）中規(guī)模集成電路（MSI：MediumScaleIC）大規(guī)模集成電路（LSI：LargeScaleIC）超大規(guī)模集成電路（VLSI：VerylargeScaleIC）甚大規(guī)模集成電路（ULSI：UltralargeScaleIC）3.1組合邏輯引言（18）21（1）SmallScaleIC（SSI）

小規(guī)模IC1965年規(guī)模：12個(gè)門(mén)/片電路以下主要產(chǎn)品：門(mén)電路觸發(fā)器（FlipFlop）3.1組合邏輯引言（19）22（2）MediumScaleIC（MSI）中規(guī)模IC1970年規(guī)模：12－99個(gè)門(mén)/片主要產(chǎn)品：邏輯功能部件

4位ALU（8位寄存器）

3.1組合邏輯引言（20）23（3）LargeScaleIC（LSI）大規(guī)模IC1976年規(guī)模：100－9999個(gè)門(mén)/片主要產(chǎn)品：規(guī)模更大的功能部件

存儲(chǔ)器，8位CPU3.1組合邏輯引言（21）24（4）VerylargeScaleIC（VLSI）

超大規(guī)模IC80年代初

規(guī)模：10,000-99,999門(mén)（5）UltralargeScaleIC（ULSI）GigaScaleIC(GSI)甚大(極大）規(guī)模IC，現(xiàn)代

規(guī)模：1,000,000門(mén)以上130nm摩爾定律的挑戰(zhàn)25隨著芯片技術(shù)的發(fā)展，芯片特征尺寸及制作工藝不斷縮小，芯片集成度大大增加微觀效應(yīng)越發(fā)凸顯，芯片的延遲以及漏功耗不斷增大，影響芯片的性能90nm45nm20-30nm集成度、規(guī)模不斷增加，芯片的設(shè)計(jì)面臨著很大的困難26三維集成技術(shù)三維(Three-dimensional)集成芯片技術(shù)使得摩爾定律得以延續(xù)在垂直方向?qū)崿F(xiàn)芯片層的互連，能夠很好的減小線長(zhǎng)，增加集成密度，提高芯片性能存在形式263DSiP3DSOC綜合集成27新型的互連模式NoC(Network-on-chip)將網(wǎng)絡(luò)技術(shù)引入芯片中，通過(guò)“網(wǎng)絡(luò)”實(shí)現(xiàn)互連異構(gòu)性、互連性、可擴(kuò)展性等特點(diǎn)，能夠簡(jiǎn)化互連復(fù)雜度，優(yōu)化系統(tǒng)性能NoC擴(kuò)展到3DNoC，可以大大提高芯片性能，具有很好的研究前景三維集成芯片網(wǎng)絡(luò)三維集成技術(shù)三維集成芯片的挑戰(zhàn)28三維集成面臨的最大的問(wèn)題就是高功耗電力資源的浪費(fèi)嚴(yán)重的熱問(wèn)題熱區(qū)域會(huì)改變?cè)膶傩裕档拖到y(tǒng)性能，甚至?xí)龤г舆t問(wèn)題高功耗使得元件以及通信延遲增大系統(tǒng)可靠性系統(tǒng)功耗是影響三維集成芯片性能的關(guān)鍵因素低功耗設(shè)計(jì)成為三維芯片設(shè)計(jì)的重要環(huán)節(jié)29功耗低功耗優(yōu)化的研究布圖規(guī)劃布局及布線物理設(shè)計(jì)動(dòng)態(tài)電壓調(diào)節(jié)動(dòng)態(tài)任務(wù)調(diào)度高層級(jí)TSV熱傳導(dǎo)技術(shù)流通道技術(shù)硬件級(jí)各類(lèi)封裝30安裝半導(dǎo)體集成電路芯片用的外殼，起著安放、固定、密封、保護(hù)芯片和增強(qiáng)電熱性能的作用。溝通芯片內(nèi)部世界與外部電路的橋梁芯片上的接點(diǎn)用導(dǎo)線連接到封裝外殼的引腳上，這些引腳又通過(guò)印制板上的導(dǎo)線與其他器件建立連接。封裝對(duì)CPU和其他LSI集成電路都起著重要的作用31DIP雙列直插式封裝PGA插針網(wǎng)格陣列封裝BGA球柵陣列封裝CSP芯片尺寸封裝MCM多芯片模塊還有PLCC等多種封裝3.1組合邏輯引言——小結(jié)323.1引言組合邏輯的概念組合邏輯電路的特點(diǎn)典型的組合邏輯電路集成電路的分類(lèi)集成電路發(fā)展歷史，工藝帶動(dòng)IC發(fā)展，當(dāng)集成度提高，功耗、散熱、封裝等要認(rèn)真考慮第三章組合邏輯電路333.1引言3.2門(mén)電路3.3常用的中規(guī)模組合邏輯電路3.4運(yùn)算器與ALU3.5組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)問(wèn)題3.2門(mén)電路（1）343.2門(mén)電路門(mén)電路的基本知識(shí)典型與非門(mén)電路結(jié)構(gòu)與非門(mén)電路的外部特性與級(jí)連集電極開(kāi)路（OC）與非門(mén)三態(tài)門(mén)3.2門(mén)電路（2）353.2門(mén)電路門(mén)電路的基本知識(shí)典型與非門(mén)電路結(jié)構(gòu)與非門(mén)電路的外部特性與級(jí)連集電極開(kāi)路（OC）與非門(mén)三態(tài)門(mén)3.2門(mén)電路（3）36門(mén)電路構(gòu)成數(shù)字邏輯電路的基本元件門(mén)電路一般包括：非門(mén)（也稱(chēng)反相器）與門(mén)與非門(mén)或門(mén)或非門(mén)與或非門(mén)

…….AFBAFBAFBAF+BAF++ABFCD3.2門(mén)電路（4）373.2門(mén)電路（5）38實(shí)際的與非門(mén)器件1714874LS002輸入4與非門(mén)1714874LS308輸入與非門(mén)

Dual-in-linePackagePlasticorceramiccasingTopviewMetalpinsPinnumbers3.2門(mén)電路（6）門(mén)電路的一些應(yīng)用用與非門(mén)實(shí)現(xiàn)封鎖電路（由C控制）40PCFABFC3.2門(mén)電路（7）41門(mén)電路的一些應(yīng)用用與或非門(mén)實(shí)現(xiàn)封鎖+ABFCDEE=1F=0實(shí)現(xiàn)封鎖3.2門(mén)電路（8）42門(mén)電路的一些應(yīng)用用與或非門(mén)實(shí)現(xiàn)數(shù)據(jù)選擇當(dāng)C＝1時(shí)，A被選中F+ABC當(dāng)C＝0時(shí)，B被選中3.2門(mén)電路（9）43等價(jià)問(wèn)題：邏輯等價(jià)則電路圖等價(jià)，反之亦然。先”與”后”非”和先”非”后”或”等價(jià)PCFPCF+3.2門(mén)電路（10）44PCFPCF+先”或”后”非”和先”非”后”與”等價(jià)3.2門(mén)電路（11）45正邏輯與負(fù)邏輯在邏輯電路中，常用電平的高、低表示邏輯0、1若H=1,L=0,稱(chēng)正邏輯若H=0,L=1,稱(chēng)負(fù)邏輯。在本課程中，一律采用正邏輯。10正邏輯01負(fù)邏輯3.2門(mén)電路（12）ABFLLHLLHHHHHHLABF001001111110ABF11011000000146功能表正邏輯負(fù)邏輯正邏輯與負(fù)邏輯的不同表示3.2門(mén)電路（13）473.2門(mén)電路門(mén)電路的基本知識(shí)典型TTL與非門(mén)電路結(jié)構(gòu)TTL與非門(mén)電路的外部特性與級(jí)連TTL集電極開(kāi)路（OC）與非門(mén)TTL三態(tài)門(mén)3.2門(mén)電路（14）48S輸出信號(hào)R10正邏輯開(kāi)關(guān)打開(kāi)，V0＝“H”GND開(kāi)關(guān)閉合，V0＝“L”最簡(jiǎn)單的二值邏輯——開(kāi)關(guān)輸入信號(hào)ViV03.2門(mén)電路（15）49+-+-晶體管的工作狀態(tài)1.截止?fàn)顟B(tài)2.放大狀態(tài)3.飽和狀態(tài)4.倒置狀態(tài)3.2門(mén)電路（16）50截止?fàn)顟B(tài)cbe+-+-cbe條件：Vb<0.7v

結(jié)果：Ib=0,Ic=0,VoVcc3.2門(mén)電路（17）51放大狀態(tài)cbe放大狀態(tài)Vb=0.7v,

Ic=

Ib

放大系數(shù)

:20~100條件：Vb=0.7v，Ib

較小，Ic

足夠大。

結(jié)果：Ic=Ib+-+-cbe3.2門(mén)電路（18）52飽和狀態(tài)cbe飽和狀態(tài)Ic<

Ib,Vb=0.7v,Vc=0.3v,條件：Vb=0.7v，Ib

較大，Ic<

Ib

結(jié)果：Vc=0.1v~0.3v,+-+-cbe3.2門(mén)電路（19）53

倒置狀態(tài)條件：Vb=0.7v，Ve>Vc，發(fā)射極電平高，集電極電平低+-+-bce

結(jié)果：Ie=’Ib，放大系數(shù)

’大約等于0.5ebc倒置狀態(tài)3.2門(mén)電路（20）54關(guān)于多發(fā)射極三極管：圖中是雙發(fā)射極三極管，對(duì)于不同的發(fā)射極可以接不同的電壓，數(shù)字電路中一般有兩種電壓，一種是“高”（3.6V～5V)，另一種是“低”（0.3V以下）+-+-cbe1e2Ve1Ve2圖中是雙發(fā)射極都可能為“高”或“低”，只要有一個(gè)為低（假設(shè)Ve1=0），當(dāng)VI

－Ve1>0.7V,則整個(gè)三極管處于導(dǎo)通狀態(tài)。3.2門(mén)電路（21）55關(guān)于多發(fā)射極三極管：如果Ve1和Ve2都為高,VI

－Ve1<0.7V,VI

－Ve2<0.7V,則三極管處于截止?fàn)顟B(tài)。+-+-cbe1e2Ve1Ve2實(shí)際上多發(fā)射極可以完成邏輯“與”的功能。3.2門(mén)電路（22）56與非門(mén)的外部功能ABF001001111110ABF3.2門(mén)電路（23）57R13KT1T2T3T4T5R5100R43KR3360R2500Vcc＝5V輸入A輸入B輸出典型的五管TTL“與非門(mén)”只分析原理，不講如何設(shè)計(jì)。3.2門(mén)電路（24）58輸入為低(輸入有低）R13KT1T2T3T4T5R5100R43KR3360R2500Vcc＝5VA=0.1VB=3.6V輸出Vb1=VA+Vbe1=0.8V，Ic1很小，Ic1=Ib1×

，T1深飽和IR1流向A,其電流為IA＝IIL＝(Vcc-Vbe1-VA)/R1=1.4mA3.2門(mén)電路（25）59輸入為低R13KT1T2T3T4T5R5100R43KR3360R2500Vcc＝5VA=0.1VB=3.6V輸出T1深飽和，Vc1=VA+Vce1=0.1V+0.3V=0.4V，T2，T5截止3.2門(mén)電路（26）60輸入為低A=0.1VB=3.6V輸出＝3.6VVc2≈Vcc，T3，T4導(dǎo)通，輸出電壓:Voh=Vc2-Vbe3-Vbe4=3.6VR13KT1T2T3T4T5R5100R43KR3360R2500Vcc＝5V輸出電流Ioh:從T4向外流。結(jié)論：與非門(mén)輸入至少有一個(gè)為低時(shí)，輸出為高。3.2門(mén)電路（27）61輸入均為高R13KT1T2T3T4T5R5100R43KR3360R2500Vcc＝5VA=3.6VB=3.6V輸出Vb2最大只能到1.4V：因?yàn)楫?dāng)Vb2=1.4V時(shí)，T2和T5就處于導(dǎo)通狀態(tài)，Vb2被嵌位在1.4V。T1工作在倒置狀態(tài)。3.2門(mén)電路（28）62輸入為高R13KT1T2T3T4T5R5100R43KR3360R2500Vcc＝5VA=3.6VB=3.6V輸出IR1全部流向T2基極，輸入A和B的漏電流IIH，從多發(fā)射極流入T2工作在什么狀態(tài)？3.2門(mén)電路（29）63輸入為高R13KT1T2T3T4T5R5100R43KR3360R2500Vcc＝5VA=3.6VB=3.6V輸出由于Ib2

IR1=(VCC-2.1V)/3K1mA，Ic2最大電流為10mA(=Vcc/R2),Ic2<Ib2×

所以T2工作在飽和狀態(tài)下3.2門(mén)電路（30）64輸入為高R13KT1T2T3T4T5R5100R43KR3360R2500Vcc＝5VA=3.6VB=3.6V輸出

Vc2=Vb3=Ve2+Vce2=0.7V＋0.3V=1V由于Vb3=Vc2=1V，所以T3處于導(dǎo)通狀態(tài)，T4處于截止?fàn)顟B(tài)3.2門(mén)電路（31）65輸入為高R13KT1T2T3T4T5R5100R43KR3360R2500Vcc＝5VA=3.6VB=3.6V輸出

Ib5＝

Ic2－IR3＝(5V-0.3V-0.7V)/500－0.7V/360

6mA由于Ic5

由外部提供，外部不可能提供大于120mA以上的電流。所以T5工作在飽和狀態(tài)。3.2門(mén)電路（32）66輸入為高R13KT1T2T3T4T5R5100R43KR3360R2500Vcc＝5V由于T5工作在飽和狀態(tài)，所以輸出電壓＝VC5=0.1V~0.3VA=3.6VB=3.6V輸出=0.3V結(jié)論：當(dāng)輸入都為高時(shí)，與非門(mén)的輸出為低。3.2門(mén)電路（33）67T2分相器T3,T4“1”驅(qū)動(dòng)極T5“0”驅(qū)動(dòng)極T1與ABFR13KT1T2T3T4T5R5100R43KR3360R2500與非門(mén)結(jié)構(gòu)T3-T4稱(chēng)“1”輸出級(jí)，T5稱(chēng)“0”輸出級(jí)，組成推-拉式輸出結(jié)構(gòu)，又稱(chēng)圖騰柱結(jié)構(gòu)（Totem）輸出TTL與非門(mén)需要5個(gè)晶體管和5個(gè)電阻，CMOS與非門(mén)只需要4個(gè)MOS管，所以集成度高圖騰柱3.2門(mén)電路（37）68開(kāi)關(guān)特性：TTL線路為什么有較快的開(kāi)關(guān)速度？R13KT1T2T3T4T5R5100R43KR3360R2500輸入由“1”跳至“0”時(shí)，因T1射極突跳至“0”，IR1流入T1射極T2，T5此時(shí)尚未脫離飽和，VC1仍為1.4V，T1處于放大狀態(tài)于是有很大的電流從T2基極流向T1，使T2基區(qū)存儲(chǔ)電荷迅速消散加快T2退出飽和，T2截止，因而加快與非門(mén)輸出由“0”向“1”的轉(zhuǎn)換103.2門(mén)電路（38）69R13KT1T2T3T4T5R5100R43KR3360R2500開(kāi)關(guān)特性：TTL線路為什么有較快的開(kāi)關(guān)速度？在T2由飽和向截止轉(zhuǎn)換時(shí)，VC2升高，使T3、T4同時(shí)導(dǎo)通10“1”驅(qū)動(dòng)級(jí)給尚未脫離飽和的T5提供很大集流，使T5迅速脫離飽和。在T5脫離飽和時(shí)，VC2抬高，IR2減少，Ib5隨之減少，T5吸收不了由T3,T4流來(lái)的電流。3.2門(mén)電路（39）70T3,T4流來(lái)的電流，它們大部分流向輸出負(fù)載電容，使它迅速充電，加快輸出電壓上升R13KT1T2T3T4T5R5100R43KR3360R2500開(kāi)關(guān)特性：TTL線路為什么有較快的開(kāi)關(guān)速度？10R3為T(mén)5基區(qū)電荷的逸散提供了通路，使T5截止過(guò)程加快3.2門(mén)電路713.2門(mén)電路門(mén)電路的基本知識(shí)TTL典型與非門(mén)電路結(jié)構(gòu)TTL與非門(mén)電路的外部特性與級(jí)連集電極開(kāi)路（OC）與非門(mén)三態(tài)門(mén)

3.2門(mén)電路72與非門(mén)電路的外部特性開(kāi)關(guān)特性轉(zhuǎn)移特性直流參數(shù)與非門(mén)電路的級(jí)聯(lián)負(fù)載計(jì)算非正常狀態(tài)分析

技術(shù)參數(shù)73主要有下列參數(shù):扇入（Fan-in）

一個(gè)門(mén)的可用輸入數(shù)目扇出（Fan-out）一個(gè)門(mén)的輸出可以驅(qū)動(dòng)的標(biāo)準(zhǔn)門(mén)個(gè)數(shù)傳輸延遲（PropagationDelay）

從輸入傳輸?shù)捷敵鏊枰臅r(shí)間。電路的處理速度與電路門(mén)的最大傳輸延遲成反比例關(guān)系功耗（PowerDissipation）

邏輯門(mén)消耗的能量，以熱的形式散發(fā)傳輸延遲74傳輸延遲是信號(hào)變化時(shí)從輸入傳輸?shù)捷敵鏊枰臅r(shí)間最大和最小值的中間50％點(diǎn)作為時(shí)間參考點(diǎn).高到低(tPHL)或低到高(tPLH)輸出信號(hào)改變可能有不同的傳輸延遲高到低(HL)或低到高(LH)躍遷是根據(jù)輸出關(guān)系定義不是輸入關(guān)系一個(gè)高到低（HL）輸入躍遷導(dǎo)致:如果是非門(mén)，則得到一個(gè)低到高的輸出躍遷如果是同相門(mén)，則得到一個(gè)高到低的輸出躍遷非門(mén)傳輸延遲75傳輸延遲以高低的中間點(diǎn)為參考點(diǎn)tPHL=1.3nstPLH=1.2nstpd=max(tPHL,tPLH)=1.3ns

IN(volts)OUT(volts)t(ns)1.0nsperdivision1.31.2t(ns)3.2門(mén)電路（40）76CH1CH2CPOUT紅色波形為輸入黑色波形是延遲后的延遲時(shí)間的測(cè)量tpd=(tpd1+tpd2)/8tpd1tpd23.2門(mén)電路（41）77在曲線上，VOUT急劇下降時(shí)的VIN稱(chēng)：閾值電壓VT，或稱(chēng)門(mén)檻電壓

VINVOUT轉(zhuǎn)移特性：門(mén)電路中輸出電壓隨輸入電壓的變化特性。VIN-VOUT關(guān)系曲線)3.2門(mén)電路（42）78直流參數(shù)“0”輸入電流IIL<=1.6mA“1”輸出電流I0H<=0.4mA＝400uA“1”輸出電壓Voh>=3V

(10個(gè)負(fù)載)“1”輸入電流IIH<=40uA“0”輸出電流I0L<=16mA“0”輸出電壓VoL<=0.35V(10個(gè)負(fù)載)“0”“1”“0”“1”3.2門(mén)電路（43）79與非門(mén)電路的外部特性開(kāi)關(guān)特性轉(zhuǎn)移特性直流參數(shù)與非門(mén)電路的級(jí)聯(lián)負(fù)載計(jì)算非正常狀態(tài)分析

3.2門(mén)電路（44）

80“1”門(mén)電路級(jí)聯(lián)：前一個(gè)器件的輸出就是后一個(gè)器件的輸入，后一個(gè)是前一個(gè)的負(fù)載，兩者要相互影響關(guān)鍵問(wèn)題：每個(gè)門(mén)電路可以級(jí)聯(lián)多少負(fù)載？“0”“0”3.2門(mén)電路（45）81“1”“0”“1”3.2門(mén)電路（46）82負(fù)載能力的計(jì)算(IOH和IIH的計(jì)算）“1”IOH=N*IIHN=IOH/IIH

=400uA/40uA

=10IOHIIHIIHIIHIIH3.2門(mén)電路（47）83“0”IOL=N*IILN=IOL/IIL

=16mA/1.6mA

=10負(fù)載能力的計(jì)算(IOH和IIH的計(jì)算）IOLIILIILIILIIL3.2門(mén)電路（48）84當(dāng)負(fù)載數(shù)量超過(guò)理論值時(shí)，門(mén)電路進(jìn)入非正常工作狀態(tài)。負(fù)載大于與非門(mén)承受能力時(shí)，低電平變高，高電平變低。

負(fù)載數(shù)量過(guò)多時(shí)，情況怎樣？3.2門(mén)電路（49）85“0”T5T4T1

T1T5的輸出就無(wú)法保持“低”的有效狀態(tài)負(fù)載大于與非門(mén)承受能力的狀態(tài)分析（IOL）正常工作時(shí)，T5處于飽和狀態(tài)，T5的Vc=0.3v，Ic小于

Ib當(dāng)負(fù)載增大時(shí)，IOL

增大到Ic

Ib,T5將脫離飽和狀態(tài)進(jìn)入放大狀態(tài)，Vc不能保持0.3v以下，將會(huì)增大3.2門(mén)電路（50）86負(fù)載大于與非門(mén)承受能力的狀態(tài)分析（IOH）“1”IOHIIHIIHIIHIIH3.2門(mén)電路（51）87負(fù)載>與非門(mén)承受能力的狀態(tài)分析（IOH）T1“1”

T3T4T1T2VccR2正常工作時(shí)，T3,T4處于導(dǎo)通狀態(tài)，T3基極的電流非常小，R2上的壓降可以忽略，所以T3基極的電壓為5v輸出電壓為5v-0.7v-0.7v=3.6v當(dāng)負(fù)載（IOH)非常大時(shí)，R2上的電流也增大，R2上的壓降也會(huì)增大，T3基極的電壓會(huì)下降所以輸出的電壓會(huì)降低。不能保持在3.6v左右結(jié)論88負(fù)載大于與非門(mén)承受能力時(shí)，低電平變高，高電平變低。與非門(mén)處于非正常工作方式，將會(huì)導(dǎo)致整個(gè)邏輯電路不能工作。所以，在實(shí)際設(shè)計(jì)邏輯電路過(guò)程中，一定要考慮帶負(fù)載能力。89技術(shù)參數(shù)--噪音容限（NoiseMargin）噪音容限（NoiseMargin）疊加到正常輸入值的最大的外部噪音電壓，它不會(huì)在電路的輸出產(chǎn)生不可預(yù)料的變化與非門(mén)的電壓傳輸特性曲線低電平電平噪聲容限：VNL=VOFF－VSL=VOFF－0.4高電平電平噪聲容限：VNH=VSH－VON=2.4－VON

5.04.03.02.01.00.0VoltsHIGHINPUTLOW3.2門(mén)電路（52）——小結(jié)90與非門(mén)電路的外部特性開(kāi)關(guān)特性轉(zhuǎn)移特性直流參數(shù)與非門(mén)電路的級(jí)聯(lián)負(fù)載計(jì)算非正常狀態(tài)分析3.2門(mén)電路（53）913.2門(mén)電路門(mén)電路的基本知識(shí)典型與非門(mén)電路結(jié)構(gòu)與非門(mén)電路的外部特性與級(jí)連集電極開(kāi)路（OC）與非門(mén)三態(tài)門(mén)

3.2門(mén)電路（54）92電路設(shè)計(jì)中“線與”問(wèn)題！在電路設(shè)計(jì)中經(jīng)常需要一些邏輯電路的多個(gè)輸出直接連接在一起，實(shí)現(xiàn)“線與”。例如簡(jiǎn)單的中斷邏輯示意。CPU外設(shè)1外設(shè)2外設(shè)3int“線與”3.2門(mén)電路（55）93“線與”的定義如果把驅(qū)動(dòng)電路A、B、C……的輸出直接掛向總線，要求當(dāng)某一驅(qū)動(dòng)器向總線發(fā)送數(shù)據(jù)D時(shí)，其余驅(qū)動(dòng)器OFF，輸出均為“1”。這樣，總線狀態(tài)為各驅(qū)動(dòng)器輸出狀態(tài)之“與”，即D·1·1·……=D，把這種與連接稱(chēng)為“線與”（WiredAND）。3.2門(mén)電路（56）94普通與非門(mén)輸出實(shí)現(xiàn)“線與”時(shí)的電流流向普通與非門(mén)是否可以實(shí)現(xiàn)“線與”功能？T4T5T5T4121210013.2門(mén)電路（57）95如果“線與”在一起，由于在Vcc和“地”之間形成了一個(gè)通路，流過(guò)這個(gè)通路的電流約為5v/100=50mA。不能!為什么普通與非門(mén)輸出不能直接“線與”連在一起?R13KT1T2T3T4R5100R43KR3360R2500T5T5T401左面與非門(mén)的輸出為“1”，T3和T4導(dǎo)通，右面與非門(mén)的輸出為“0”，T2和T5導(dǎo)通3.2門(mén)電路（58）96這個(gè)電流數(shù)值以遠(yuǎn)遠(yuǎn)超過(guò)正常工作電流，將會(huì)損壞左面的T4或右面的T5。R13KT1T2T3T4R5100R43KR3360R2500T5T5T4013.2門(mén)電路（59）97使用普通邏輯門(mén)實(shí)現(xiàn)“線與”時(shí)帶來(lái)的問(wèn)題圖騰輸出結(jié)構(gòu)的電路，是不能把它們的輸出線與在一起的。否則，當(dāng)一門(mén)電路的輸出為“H”，另一為“L”時(shí)，有大電流從“H”端流向“L”端，電流太大，會(huì)燒壞與非門(mén)。3.2門(mén)電路（60）98方法之一：采用集電極開(kāi)路輸出（OC)的門(mén)電路！邏輯設(shè)計(jì)中遇到“線與”時(shí)怎么辦？3.2門(mén)電路（61）99集電極開(kāi)路輸出門(mén)電路一般RL

稱(chēng)為上拉電阻，阻值為1.5K,所以當(dāng)線與的輸出為低電平時(shí)，T5上的最大電流為5V/1.5K=3.3mA。不會(huì)損壞器件。把T3、T4網(wǎng)絡(luò)去掉，這種輸出結(jié)構(gòu)稱(chēng)為OC輸出結(jié)構(gòu)。這種門(mén)電路稱(chēng)為OC門(mén)。線與時(shí)，輸出回路間的電流通路不復(fù)存在。電流都是由VCC和RL

聯(lián)合提供。RL1.5KVCCR13KT1T2R3360R2500VCC3.2門(mén)電路（62）100集電極開(kāi)路輸出門(mén)電路線與在一起時(shí)情況分析RL1.5KVCCR13KT1T2R3360R2500VCCT50T5112RL1.5KVCC3.2門(mén)電路（63）101集電極開(kāi)路輸出與非門(mén)電路存在的問(wèn)題：由于OC門(mén)輸出不是Totem結(jié)構(gòu)，電路的上升延遲很大T5退飽和很慢對(duì)輸出負(fù)載電容的充電電流只能通過(guò)外接的RL來(lái)提供。因此，輸出波形的上升沿時(shí)間很大。采用OC門(mén)只適合速度較慢的電路，對(duì)于速度要求較快（例如CPU的數(shù)據(jù)總線），就不能使用OC門(mén)3.2門(mén)電路（64）102同學(xué)們回去自己思考：OC門(mén)是否可以和普通與非門(mén)實(shí)現(xiàn)“線與”？3.2門(mén)電路（65）1033.2門(mén)電路門(mén)電路的基本知識(shí)典型與非門(mén)電路結(jié)構(gòu)與非門(mén)電路的外部特性與級(jí)連集電極開(kāi)路（OC）與非門(mén)三態(tài)門(mén)

3.2門(mén)電