上傳人：q***

認(rèn)證信息

認(rèn)證類型：個(gè)人認(rèn)證

認(rèn)證主體：宋**（實(shí)名認(rèn)證）

IP屬地：山東

IP屬地：山東 上傳時(shí)間：2023-11-30 格式：PPT 頁數(shù)：84 大?。?.06MB 積分：25 舉報(bào) 版權(quán)申訴

CPLD/FPGA應(yīng)用設(shè)計(jì)

教材和參考書教材：

《EDA技術(shù)與FPGA應(yīng)用設(shè)計(jì)》

參考資料：《EDA技術(shù)及應(yīng)用》譚會(huì)生西安電子科技大學(xué)出版社《EDA技術(shù)與VHDL》潘松科學(xué)出版社可編程邏輯器件（第1、2章）EDA開發(fā)軟件使用（第3章）VHDL硬件描述語言（第4-7章）教學(xué)內(nèi)容第1章可編程邏輯器件概述ASICPLD概述PLD設(shè)計(jì)與開發(fā)本章內(nèi)容：第1章可編程邏輯器件概述ASIC(ApplicationSpecificIntegratedCircuit)：專用集成電路。PLD（programmablelogicdevice）：可編程邏輯器件是一種由用戶根據(jù)自己要求來構(gòu)造邏輯功能的數(shù)字集成電路。PLD現(xiàn)已成為實(shí)現(xiàn)ASIC的一種非常重要、而又十分方便有效的手段。1.1.1數(shù)字邏輯電路設(shè)計(jì)方法

1.1數(shù)字邏輯電路設(shè)計(jì)與ASIC軟件邏輯設(shè)計(jì)（軟件組裝的LSI和VLSI，如微處理器、單片機(jī)等，系統(tǒng)功能由軟件設(shè)計(jì)實(shí)現(xiàn)，是一種軟件的設(shè)計(jì)方法）；

專用集成電路設(shè)計(jì)（ASIC），是根據(jù)用戶需要設(shè)計(jì)的集成電路，用戶需要通過軟件設(shè)計(jì)描述，用軟件設(shè)計(jì)硬件）。

硬件邏輯設(shè)計(jì)（由中小規(guī)模集成器件設(shè)計(jì)數(shù)字電路，即硬件設(shè)計(jì)硬件，設(shè)計(jì)方法在數(shù)字邏輯設(shè)計(jì)課程中講述）；

1.1.2ASIC及其設(shè)計(jì)方法

ASIC是指專門為某一應(yīng)用領(lǐng)域或?yàn)閷ｉT用戶需要而設(shè)計(jì)制造的LSI或VLSI電路，它可以將某些專用電路或電子系統(tǒng)設(shè)計(jì)在一個(gè)芯片上，構(gòu)成單片集成系統(tǒng)。

按照功能的不同可分為：微波ASIC、模擬ASIC、數(shù)字ASIC。

1.1.2ASIC及其設(shè)計(jì)方法

ASIC設(shè)計(jì)方法可分為：全定制和半定制兩類。

全定制：全定制是一種基于晶體管級(jí)的設(shè)計(jì)方法，它主要針對(duì)要求得到最高速度、最低功耗和最省面積的芯片設(shè)計(jì)，其設(shè)計(jì)周期較長(zhǎng)，設(shè)計(jì)成本較高，適用于對(duì)性能要求很高（如高速芯片）或批量很大的芯片（如存儲(chǔ)器、通用芯片）的設(shè)計(jì)生產(chǎn)。

1.1.2ASIC及其設(shè)計(jì)方法

半定制：一種約束性設(shè)計(jì)方法。約束的目的是簡(jiǎn)化設(shè)計(jì)、縮短設(shè)計(jì)周期和提高芯片的產(chǎn)品率。主要有門陣列、標(biāo)準(zhǔn)單元和可編程器件（PLD）3種。

門陣列：是一種預(yù)先制造好的硅陣列（稱母片），內(nèi)部包括幾種基本邏輯門、觸發(fā)器等，芯片中留有一定的連線區(qū)。用戶根據(jù)所需要的功能設(shè)計(jì)電路，確定連線方式，然后再交生產(chǎn)廠家布線。

1.1.2ASIC及其設(shè)計(jì)方法

標(biāo)準(zhǔn)單元：是以預(yù)先配置好、經(jīng)過測(cè)試的標(biāo)準(zhǔn)單元庫為基礎(chǔ)的。設(shè)計(jì)時(shí)選擇庫中的標(biāo)準(zhǔn)單元構(gòu)成電路，然后調(diào)用這些標(biāo)準(zhǔn)單元的版圖，并利用自動(dòng)布局布線軟件（CAD工具）完成電路到版圖一一對(duì)應(yīng)的最終設(shè)計(jì)。和門陣列相比，標(biāo)準(zhǔn)單元設(shè)計(jì)靈活、功能強(qiáng)，但設(shè)計(jì)和制造周期較長(zhǎng)，開發(fā)費(fèi)用也比較高。

1.1.2ASIC及其設(shè)計(jì)方法

可編程邏輯器件PLD：是一種通用型器件，用戶利用EDA工具對(duì)器件編程以實(shí)現(xiàn)所需要的邏輯功能。PLD是用戶可配置的器件，其規(guī)模大，功能強(qiáng)，價(jià)格便宜，相配套的EDA軟件完善，設(shè)計(jì)人員在實(shí)驗(yàn)室即可設(shè)計(jì)和制造出芯片，而且可反復(fù)編程，修改錯(cuò)誤，設(shè)計(jì)周期短，可靠性高。

1.1.2ASIC及其設(shè)計(jì)方法

EDA技術(shù)ASIC設(shè)計(jì)FPGA/CPLD可編程ASIC

設(shè)計(jì)

門陣列（MPGA）；標(biāo)準(zhǔn)單元（CBIC）；全定制；（FCIC）；

ASIC設(shè)計(jì)SOPC/SOC混合ASIC設(shè)計(jì)1.2PLD概述

1.2.1PLD發(fā)展

1.2.1PLD發(fā)展

1.2PLD概述

70年代80年代90年代PROM和PLA器件PAL器件GAL器件FPGA器件EPLD器件CPLD器件內(nèi)嵌復(fù)雜功能模塊的SoPC電路符號(hào)表示

PLD的互補(bǔ)緩沖器PLD的互補(bǔ)輸入PLD中與陣列表示

PLD中或陣列的表示陣列線連接表示

PROMPROM基本結(jié)構(gòu)：其邏輯函數(shù)是：PROMPROM的邏輯陣列結(jié)構(gòu)邏輯函數(shù)表示：PROMPROM表達(dá)的PLD圖陣列用PROM完成半加器邏輯陣列PLAPLA邏輯陣列示意圖PLAPLA與PROM的比較PALPAL結(jié)構(gòu)：PAL的常用表示：1.2.1PLD發(fā)展

70年代80年代90年代PROM和PLA器件PAL器件GAL器件FPGA器件EPLD器件CPLD器件內(nèi)嵌復(fù)雜功能模塊的SoPC

1.2.2PLD分類

按集成密度分類

1.2.2PLD分類

按編程工藝分類（1）一次性編程的熔絲（Fuse）或反熔絲（Anti-fuse）器件；

（2）紫外線擦除、電編程器件；

（3）EEPROM編程器件，即電擦除、電可編程元件。ISP器件采用此方法，編程次數(shù)可達(dá)10000次；

（4）SRAM編程器件，特點(diǎn)是斷電后信息丟失，多數(shù)FPGA基于此技術(shù)。

1.2.2PLD分類

按結(jié)構(gòu)特點(diǎn)分類（1）陣列型PLD：基本結(jié)構(gòu)為與或陣列；

（2）FPGA：基本結(jié)構(gòu)為門陣列。PLD基本結(jié)構(gòu)：

1.3PLD邏輯表示法

（1）與陣列固定，或陣列可編程，如EPROM；

（2）與陣列和或陣列都可以編程，如PLA；（3）與陣列可以編程，或陣列固定，如PAL。1.3PLD邏輯表示法

【例1-1】試分別用PLD的3種陣列結(jié)構(gòu)來表示邏輯函數(shù)：1.3PLD邏輯表示法

【例1-1】試分別用PLD的3種陣列結(jié)構(gòu)來表示邏輯函數(shù)：1.4PLD的設(shè)計(jì)與開發(fā)

1.4.1PLD設(shè)計(jì)流程

1.4.2PLD開發(fā)工具

Lattice

Diamond軟件Lattice

Diamond軟件是Lattice公司針對(duì)其CPLD和FPGA產(chǎn)品開發(fā)的EDA軟件，支持原理圖輸入方式和ABEL-HDL、VHDL、VerilogHDL等硬件描述語言輸入方式。LatticeDiamond可以進(jìn)行功能仿真和時(shí)序仿真，是目前流行的EDA軟件中最容易掌握的之一，它的界面友好，操作方便，功能強(qiáng)大，并與第三方EDA工具兼容良好。1.4.2PLD開發(fā)工具

Vivado軟件Vivado軟件是Xilinx公司2012年推出的完整的PLD集成開發(fā)環(huán)境，支持Xilinx公司最新的Kintex-7、Artix-7、Virtex-7、UltraScale、Zynq系列產(chǎn)品，支持多語言開發(fā)，具有很好的綜合及仿真功能，是業(yè)界最強(qiáng)大的EDA設(shè)計(jì)工具之一。1.4.2PLD開發(fā)工具

QuartusIIQuartusII系統(tǒng)是由Altera公司提供的開發(fā)軟件。該軟件提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計(jì)環(huán)境，支持Altera的各種PLD系列芯片的設(shè)計(jì)。支持原理圖和各種HDL設(shè)計(jì)輸入選項(xiàng)。1.4.2PLD開發(fā)工具

PangoDesignSuite軟件PangoDesignSuite軟件是紫光同創(chuàng)研發(fā)的一款擁有國產(chǎn)自主知識(shí)產(chǎn)權(quán)的大規(guī)模FPGA開發(fā)軟件，可以支持千萬門級(jí)FPGA器件的設(shè)計(jì)開發(fā)。該軟件支持工業(yè)標(biāo)準(zhǔn)的開發(fā)流程，可實(shí)現(xiàn)從RTL（RegisterTransferLevel，寄存器傳輸級(jí)）綜合到配置數(shù)據(jù)文件生成下載的全套操作。1.4.2PLD開發(fā)工具

TangDynasty軟件TangDynasty軟件是安路科技自主開發(fā)的FPGA集成開發(fā)環(huán)境，支持工業(yè)標(biāo)準(zhǔn)的設(shè)計(jì)輸入，包含完整的電路優(yōu)化流程及豐富的分析與調(diào)試工具，并提供良好的第三方設(shè)計(jì)驗(yàn)證工具接口，為所有基于安路科技FPGA產(chǎn)品的應(yīng)用設(shè)計(jì)提供有力支持。1.4.2PLD開發(fā)工具

Gowin云源軟件Gowin云源軟件是專為高云半導(dǎo)體FPGA芯片而配套的集成電路設(shè)計(jì)與實(shí)現(xiàn)工具，覆蓋了從RTL電路功能描述到生成FPGA位流文件的完整流程，包括優(yōu)化設(shè)計(jì)、自動(dòng)設(shè)計(jì)、圖形交互設(shè)計(jì)等功能。1.4.2PLD開發(fā)工具

ModelSim仿真軟件ModelSim是MentorGraphics公司開發(fā)的一款非常優(yōu)秀的仿真軟件，具有友好的仿真界面，不僅支持VHDL、Verilog及VHDL和Verilog混合硬件描述語言仿真，還支持系統(tǒng)級(jí)描述語言SystemC和SystemVerilog。該仿真軟件仿真速度快、精度高。ModelSim可集成到ISE及QuartusII等PLD開發(fā)軟件中，從而可在PLD開發(fā)軟件中直接調(diào)用ModelSim進(jìn)行波形仿真。1.4.2PLD開發(fā)工具

Synplify綜合軟件Synplify、SynplifyPro和SynplifyPremier是Synplicity公司開發(fā)的PLD綜合工具，支持大多數(shù)半導(dǎo)體廠商的CPLD和FPGA產(chǎn)品，有著綜合速度快、綜合效率高等優(yōu)點(diǎn)，最近幾年在綜合軟件市場(chǎng)中排名保持第一。1.4.3IP核復(fù)用技術(shù)

IP可分為軟核、固核和硬核。軟核是用VHDL、VerilogHDL等硬件描述語言描述的功能模塊，是與具體實(shí)現(xiàn)的工藝無關(guān)的IP核。固核是以網(wǎng)表文件的形式提交用戶使用的IP核，是完成了綜合后的可重用IP模塊。硬核是一些已經(jīng)經(jīng)過布局、并對(duì)尺寸和功耗進(jìn)行優(yōu)化的、不能由使用者修改的IP核。硬核以設(shè)計(jì)的最終階段產(chǎn)品——掩膜提供。小結(jié)

PLD/ASICCPLD/FPGAEDAHDL：VHDL、VerilogHDLLATTICE、ALTERA、XILINIXISPDesginExpertSystem、QuartusII、ISE第2章大規(guī)模可編程邏輯器件CPLD/FPGACPLD結(jié)構(gòu)原理FPGA結(jié)構(gòu)原理PLD產(chǎn)品介紹編程、配置本章內(nèi)容：2.1CPLD結(jié)構(gòu)與工作原理Lattice公司ispLSI系列的CPLD產(chǎn)品為例詳細(xì)介紹：

CPLD的內(nèi)部結(jié)構(gòu)；CPLD的主要技術(shù)特征；CPLD的設(shè)計(jì)編程方法。

PLD基本結(jié)構(gòu)：

1.3PLD邏輯表示法

（1）與陣列固定，或陣列可編程，如EPROM；

（2）與陣列和或陣列都可以編程，如PLA；（3）與陣列可以編程，或陣列固定，如PAL。PLA與PROM的比較PALPAL結(jié)構(gòu)：PAL的常用表示：邏輯宏單元輸入/輸出口輸入口時(shí)鐘信號(hào)輸入三態(tài)控制可編程與陣列固定或陣列GAL16V8GAL2.1CPLD結(jié)構(gòu)與工作原理可編程邏輯塊：CPLD的主要組成部分，用以實(shí)現(xiàn)系統(tǒng)邏輯功能的配置；I/O模塊：實(shí)現(xiàn)CPLD輸入/輸出信號(hào)的引腳驅(qū)動(dòng)及電平匹配；可編程互聯(lián)通道：實(shí)現(xiàn)CPLD內(nèi)部各個(gè)功能模塊的互聯(lián)通信。CPLD的內(nèi)部結(jié)構(gòu)：ispLSI1000和ispLSI1000E系列為通用器件；ispLSI2000系列的器件適用于高速系統(tǒng)的設(shè)計(jì)；

ispLSI3000系列的器件適用于復(fù)雜系統(tǒng)設(shè)計(jì)，集成度高、速度高；

ispLSI5000系列的器件為68bit超寬輸入系列；

ispLSI6000系列的器件在結(jié)構(gòu)上增加了存儲(chǔ)器；

ispLSI8000系列器件是多寄存器超大結(jié)構(gòu)。

ispMACH系列器件的特征是超大、超寬、超快；

2.1.1Lattice公司的CPLD器件Lattice公司的isp系列器件主要包括ispLSI和ispMACH系列：2.1.2ispLSI1016輸出布線區(qū)ORPA0A1A2A3A4A5A6A7集總布線區(qū)（GRP）B7B6B5B4B3B2B1B0輸出布線區(qū)ORP通用邏輯塊（GLB）宏模塊時(shí)鐘分配網(wǎng)絡(luò)I/O0I/O1I/O2I/O3I/O4I/O5I/O5I/O7I/O8I/O9I/O10I/O11I/O12I/O13I/O14I/O15I/O16I/O17I/O18I/O19I/O20I/O21I/O22I/O23I/O24I/O25I/O26I/O27I/O28I/O29I/O30I/O31

通用邏輯模塊GLB輸入/輸出單元IOC集總布線區(qū)GRP輸出布線區(qū)ORP時(shí)鐘分配網(wǎng)絡(luò)CDN圖2-12.1.2ispLSI1016

通用邏輯模塊GLB2.1.2ispLSI1016

輸入/輸出單元IOCMUXMUXMUXMUXVccMUXMUXDQR/LresetI/O輸出至集總布線區(qū)IOCLK0IOCLK1RESET來自輸出布線區(qū)來自輸出布線區(qū)來自O(shè)E選擇器表示EEMOS編程單元2.1.2ispLSI1016

輸入/輸出單元IOC2.1.2ispLSI1016

集總布線區(qū)GRPispLSI結(jié)構(gòu)的中央是全局布線區(qū)(GRP)，它連接所有的內(nèi)部邏輯：提供高速的內(nèi)部連線，可實(shí)現(xiàn)IOC到GLB或者GLB到GLB的互連。特點(diǎn)是其輸入輸出之間的延遲恒定且可預(yù)知。2.1.2ispLSI1016

輸出布線區(qū)ORP：GLB和IOC之間的可編程互連陣列，可提高分配IO管腳的靈活性，簡(jiǎn)化布線軟件2.1.2ispLSI1016

時(shí)鐘分配網(wǎng)絡(luò)CDN：用于產(chǎn)生5個(gè)全局時(shí)鐘信號(hào)，分配給GLB和I/O用；可將時(shí)鐘專用GLB的4個(gè)輸出送入時(shí)鐘分配網(wǎng)絡(luò)，以建立用戶定義的內(nèi)部時(shí)鐘。通用邏輯塊B0O0O1O2O3CLK0CLK1CLK2IOCLK0IOCLK1Y1Y2Y0時(shí)鐘分配網(wǎng)絡(luò)2.1.2ispLSI1016

宏模塊結(jié)構(gòu)：器件采用的一種分塊結(jié)構(gòu)1.Ultra-MOS工藝

利用Ultra-MOS工藝生產(chǎn)的ispLSI器件具有高密度，高性能的特點(diǎn)。目前ispLSI系列器件的系統(tǒng)工作速度已達(dá)200MHz，集成度可達(dá)58000個(gè)邏輯門。2.1.3ispLSI器件的主要技術(shù)特性2.在系統(tǒng)編程功能

所有的ispLSI系列器件均為ISP器件，具有在系統(tǒng)編程能力。

所謂“在系統(tǒng)可編程”是指對(duì)器件、電路板、整個(gè)電子系統(tǒng)進(jìn)行邏輯重構(gòu)和功能修改的能力，這種重構(gòu)可以在制造之前，調(diào)試過程中，甚至在交付用戶使用之后進(jìn)行。2.1.3ispLSI器件的主要技術(shù)特性3.邊界掃描測(cè)試功能

邊界掃描技術(shù)主要解決芯片的測(cè)試問題，借助一個(gè)4信號(hào)線的接口及相應(yīng)的軟件則可實(shí)現(xiàn)對(duì)電路板上所有支持邊界掃描的芯片內(nèi)部邏輯和邊界引腳的測(cè)試。

ispLSI器件中ispLSI3000、6000及8000系列器件支持IEEE1149.1.邊界掃描測(cè)試標(biāo)準(zhǔn)。它們可以通過5個(gè)ISP編程管腳中的4個(gè)來傳遞邊界掃描信號(hào)。

2.1.3ispLSI器件的主要技術(shù)特性JTAG邊界掃描測(cè)試邊界掃描電路結(jié)構(gòu)邊界掃描數(shù)據(jù)移位方式JTAG邊界掃描測(cè)試4.加密功能

ispLSI器件具有加密功能，用于防止非法拷貝JEDEC數(shù)據(jù)文件。ispLSI器件中提供了一段特殊的加密單元，該單元被加密以后就不能讀出器件的邏輯配置數(shù)據(jù)。由于ispLSI器件的加密單元只能通過對(duì)器件重新編程才能擦除，已有的解密手段一般不能破解，器件的加密特性較好。2.1.3ispLSI器件的主要技術(shù)特性5.短路保護(hù)

ispLSI器件采取了兩種短路保護(hù)手段。首先，選用電荷泵給硅片基底加上一個(gè)足夠大的反向偏置電壓，這個(gè)反向偏置電壓能夠防止輸入負(fù)電壓毛刺而引起的內(nèi)部電路自鎖；其次，器件輸出采用Ｎ溝道方式，取代傳統(tǒng)的P溝道方式，消除SCR自鎖現(xiàn)象。2.1.3ispLSI器件的主要技術(shù)特性

編程是指將EDA軟件設(shè)計(jì)的熔絲圖文件（JEDEC）寫入PLD器件的過程（下載）。

1、ispLSI編程信號(hào)線：

ispEN：編程使能，低電平有效；

SCLK：時(shí)鐘；

SDI：串行數(shù)據(jù)輸入；

SDO：串行數(shù)據(jù)輸出；

MODE：方式控制。2.1.4ispLSI器件的編程2、下載電路

編程電纜又稱為下載電纜，該電纜連接計(jì)算機(jī)的并行口和ispLSI芯片。電纜中有簡(jiǎn)單的控制電路。

2.1.4ispLSI器件的編程Lattice公司的下載電纜

3、多個(gè)器件的編程

有并行和串行兩種方式，但都需要在EDA軟件的支持下完成。串行菊花鏈編程結(jié)構(gòu)：

2.1.4ispLSI器件的編程2.2FPGA結(jié)構(gòu)與工作原理（1）以Xilinx公司的Spartan3E系列FPGA產(chǎn)品為例可配置邏輯塊CLB可配置I/O模塊IOB可編程互聯(lián)資源IR2.2FPGA結(jié)構(gòu)與工作原理可配置邏輯塊CLB每個(gè)slice內(nèi)部包含兩個(gè)4輸入查找表LUT2.2FPGA結(jié)構(gòu)與工作原理4輸入查找表LUT2.2FPGA結(jié)構(gòu)與工作原理可配置I/O模塊IOB：可配置I/O模塊用來配置FPGA芯片引腳與外部模塊通信信號(hào)的傳輸方向及輸出信號(hào)的驅(qū)動(dòng)電流大小。FPGA的引腳可配置成：輸入信號(hào)、輸出信號(hào)、雙向傳輸信號(hào)及高阻態(tài)?？删幊袒ヂ?lián)資源IR：可編程互聯(lián)資源連接FPGA內(nèi)部的各功能模塊（如：IOB，CLB，交換矩陣、DCM、BlockRAM等），實(shí)現(xiàn)各功能模塊之間的通信。...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCEABEAB嵌入式陣列塊（2）Cyclone/CycloneII系列器件的結(jié)構(gòu)與原理LAB：邏輯陣列塊3.4.2Cyclone/CycloneII系列器件的結(jié)構(gòu)與原理圖3-34CycloneLE結(jié)構(gòu)圖LE：基本編程單元2.3CPLD/FPGA產(chǎn)品Altera公司產(chǎn)品

Xilinx公司

Lattice公司紫光同創(chuàng)安路科技高云半導(dǎo)體2.3.1Altera公司產(chǎn)品低成本的Cyclone系列：Cyclone、CycloneII、CycloneIII、CycloneIV、CycloneV等；中端的Arria系列：包括ArriaGX、ArriaII、ArriaV等；高端的Stratix系列：包括Stratix、StratixII、StratixIII、StratixIV、StratixV等2.3.2Xilinx公司CPLD產(chǎn)品：CoolRunner、XC9500系列

；低端Spartan

：Spartan2、Spartan2E、Spartan3、Spartan3E、Spartan3A、Spartan6

；高端Virtex：有Virtex2、Virtex2P、Virtex4、Virtex5、Virtex6、Virtex7系列。2.3.3Lattice公司CPLD產(chǎn)品有ispMACH4000ZE、MachXO、MachXO2系列；LatticeECP3、LatticeECP2/M、LatticeSC/M、LatticeXP2等系列2.3.4紫光同創(chuàng)紫光同創(chuàng)的PLD產(chǎn)品分為三大系列：Titan、Logos（FPGA）和Compa（CPLD）系列。Titan系列是第一款國產(chǎn)具有自主產(chǎn)權(quán)的千萬門級(jí)高性能FPGA產(chǎn)品，其中Tit