四選一數(shù)據(jù)選擇器課程設計

EDA課程設計報告題目：四選一數(shù)據(jù)選擇器院系班級：設計者：指導老師：設計時間：目錄17868目錄-1-211801、設計目的、要求-2-168561.1、設計目的-2-326251.2、系統(tǒng)設計要求-2-327151.3、設計工具-2-14012、設計原理及相關(guān)硬件-3-24762.1、系統(tǒng)設計方案及原理-3-2672.2、硬件原理-4-10143、主要模塊設計-5-85303.1、模塊xy4-5-295294、系統(tǒng)編譯及仿真過程-6-270444.1、工程建立-6-167894.2、系統(tǒng)編譯-7-188114.3、仿真-7-5255、硬件驗證過程和分析-8-105525.1、引腳設置和保護-8-153625.2、硬件下載-9-148376、實驗參考程序-13-285676.1、模塊xy4-13-22907、總結(jié)-14-1、設計目的、要求1.1、設計目的了解并掌握一般設計方法，具備初步的獨立設計能力；掌握用VerilogHDL語言程序的根本技能；提高綜合運用所學的理論知識獨立分析和解決問題的能力；進一步掌握EDA技術(shù)的開發(fā)流程，學習其獨特的運用，進一步的提高自己的動手能力和知識領域。以及對于多路選擇器的認識和其工作原理。熟悉QuartusII的VerilogHDL語言設計流程全過程，學習計數(shù)器的設計與仿真，掌握組合邏輯電路的靜態(tài)測試方法，初步了解可編程器件設計的全過程。1.2、系統(tǒng)設計要求由KEY1-KEY2、clock0、clock1端口控制輸入4個輸入數(shù)據(jù)，用sw1、sw2-sw3三個開關(guān)分別作使能端和控制端，選擇其中一個輸出，結(jié)果由LED1顯示。1.3、設計工具軟件：QuartusII是Altera公司的綜合性PLD/FPGA開發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL〔AlteraHardwareDescriptionLanguage〕等多種設計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程。QuartusII提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設計的全部特性，包括：可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設計實體文件。硬件：MagicSOPC是基于ALTERANIOSIISOPC的專業(yè)級創(chuàng)新教學實驗開發(fā)平臺；采用ALTERA公司CycloneII系列150萬門的FPGA，先進的系統(tǒng)化、模塊化設計；豐富的人機交互方式，眾多的高性能外設使得MagicSOPC開發(fā)平臺具有卓越的性能和無與倫比的靈活性；是目前全球外設接口最豐富、配套資料最齊全、功能最強大的SOPC/EDA/DSP開發(fā)平臺；是SOPC、EDA、DSP教學實驗、電子設計創(chuàng)新實驗室、現(xiàn)代嵌入式系統(tǒng)實驗室、科研開發(fā)的上佳選擇。2、設計原理及相關(guān)硬件2.1、系統(tǒng)設計方案及原理數(shù)據(jù)選擇器又稱為多路轉(zhuǎn)換器或多路開關(guān)，它是數(shù)字系統(tǒng)中常用的一種典型電路。其主要功能是從多路數(shù)據(jù)中選擇其中一路信號發(fā)送出去。所以它是一個多輸入、單輸出的組合路基電路。該設計的頂層原理圖如圖2.1所示，主要由xy4模塊組成。圖2.1邏輯原理圖圖2.1邏輯原理圖2.2、硬件原理四選一數(shù)據(jù)擇器硬件原理主板上具有兩個外部時鐘，三個開關(guān)，兩個按鈕，電路如圖2.2所示，電路中低電平表示按鍵按下，低電平點亮LED。圖2.2四選一數(shù)據(jù)選擇器電路3、主要模塊設計3.1、模塊xy41、功能說明Key1、Key2，分別為按鍵輸入的上下電平；clock0、clock1，分別為外部時鐘；a[1..0]是控制四個數(shù)據(jù)的輸出，并由發(fā)光二極管y顯示數(shù)據(jù)的輸出狀態(tài)；en是一個使能控制端，控制芯片的工作狀態(tài)。圖3.1按鍵原理圖2、模塊說明：Key1：高電平按鍵；Key2:低電平按鍵；Clock0：外部輸入時鐘15Hz；Clock1：外部輸入時鐘6MHz；a【1..0】：兩個開關(guān)sw2、sw3，控制四個數(shù)據(jù)的輸出；en：使能端，一個開關(guān)sw1，控制芯片的工作作態(tài)；y：發(fā)光二極管led1，顯示輸出狀態(tài)。4、系統(tǒng)編譯及仿真過程4.1、工程建立1、建立QuartusII建立工程翻開QuartusII軟件并建立工程建立圖形設計文件建立文本編輯文件2、QuartusII工程設計在VerilongHDL文件中編寫源程序從設計文件創(chuàng)立模塊添加xy4模塊到QuartusII頂層模塊添加引腳和其它根本單元選擇器件型號分配FPGA引腳器件和引腳的其它設置3、設置編譯選項并編譯硬件系統(tǒng)設置編譯選項編譯硬件系統(tǒng)查看編譯報告下載硬件設計到目標FPGA觀察實驗現(xiàn)象下面圖4.1為一個建立好的工程。圖4.1工程界面4.2、系統(tǒng)編譯圖4.2編譯結(jié)果4.3、仿真圖4.3未運行的波形圖圖4.4運行后的波形圖說明：en使能端，高電平有效，a是控制端，用二進制代碼控制，b00是按鍵key1高電平輸出，b01是按鍵key2低電平輸出，b10是clock0時鐘輸出，b11是clock1時鐘輸出，最后由發(fā)光二極管y來顯示輸出狀態(tài)，低電平點亮燈。5、硬件驗證過程和分析5.1、引腳設置和保護1、選擇目標器件并對相應的引腳進行鎖定，這里選擇的器件為altera公司cycloneII系列的EP2C35F672C8芯片，鎖定方法根據(jù)實驗箱中的核心板選擇相應的引腳進行相配和對應引腳列出表進行設置，將未使用的引腳設置為三態(tài)輸入。表5.1引腳鎖定方法信號引腳信號引腳Key1C13enL25Key2D13a[0]L24Clock0N2a[1]J21Clock1A13yR52、將xy.bdf設置為頂層實體，重新編譯。圖5.15.2、硬件下載拿出Z-Blaster下載電纜，并將此電纜的兩端分別接到PC機的USB接口和實驗箱上的JTAG下載口，翻開電源執(zhí)行下載命令，將程序下載到FPGA器件中，按下key2觀察led1的狀態(tài)，是否與設計相符。附圖：圖5.25.3、硬件測試結(jié)果及分析〔1〕〔2〕〔3〕〔4〕〔5〕圖5.3功能圖Sw1為控制使能端en，高電平有效，所以開關(guān)打到下面，芯片才能正常工作；第一張圖是sw2、sw3都打到上面表示“b00〞key1為高電平，key2用手按下為低電平，發(fā)光二極管led1是低電平點亮的，所以led1沒亮；第二張圖是sw2打到下，sw3打到上表示“b01〞，key1為高電平，key2用手按下為低電平，所以led1是亮；第三、四張圖是sw2打到上，sw3打到下表示“b10〞，因為clock0時鐘周期為15Hz，所以led1是在閃爍；第五張圖sw2、sw3都打到下面表示“11〞，clock1時鐘周期為6MHz，頻率很大，又因為人眼的視覺效果所以led1看起來一直是亮著的。綜上所述，實現(xiàn)了四選一數(shù)據(jù)選擇器的功能。6、實驗參考程序6.1、模塊xy4modulexy4(key1,key2,clock0,clock1,y,a,en);inputkey1,key2,clock0,clock1; //輸入的四個數(shù)據(jù)inputen; //輸入使能端input[1:0]a; //輸入的選擇端outputy;//輸出數(shù)據(jù)regy; //輸出數(shù)據(jù)存放器always@(key1orkey2orclock0orclock1orenora) //電平觸發(fā)begin if(en==1'b0) //當en為0的時候 y=1'b1; //y置1 else case(a) //判斷a的取值，并作出相應的賦值 0:y<=key1; 1:y<=key2; 2:y<=clock0; 3:y<=clock1; default:y=1'b1; //a為其它值的條件下，y賦予0 endcaseendendmodule7、總結(jié)經(jīng)歷了一個星期在老師的指導與幫助下，以及跟隊友相互合作下，我們完本錢次的課程設計“四選一數(shù)據(jù)選擇器〞，為此很感謝老師以及幫助過我們的同學。這次課程設計使我懂得了理論與實際相結(jié)合是很重要的，只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐相結(jié)合起來，從理論中得出結(jié)論，才能真正為社會效勞，從而提高自己的實際動手能力和獨立思考的能力。在設計的過程中遇到問題，可以說得是困難重重，這畢竟第一次做的，難免會遇到過各種各樣的問題，同時在設計的過程中發(fā)現(xiàn)了自己的缺乏之處，對以前所學過的知識理解得不夠深刻，掌握得不夠牢固。比方說在仿真的問題上，我們是非常欠缺掌握，但是有老師指導下，我們成功的完成了仿真，并且掌握了仿真的根本步驟，還有在硬件系統(tǒng)中對于一些問題，還不夠熟練，在編程序方面，還有一些缺乏之處，沒有完全融會貫穿?？偟膩?/p>