計算機組成原理：存儲系統(tǒng)

第三章存儲系統(tǒng)3.1概述3.2隨機讀寫存儲器(RAM)3.3只讀存儲器(ROM)3.4主存的組成與控制3.4提高主存性能的措施3.1

概述——基本概念存儲器作用:

是計算機系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)

存儲器中基本概念存儲介質(zhì)：能表示二近制數(shù)0和１的物理器件存儲元件：用一個具有兩種穩(wěn)定狀態(tài)，并且在一定條件下狀態(tài)可相互轉(zhuǎn)換的物理器件來表示二進制數(shù)碼0和1，這種能存儲１位二近制代碼的器件稱為存儲元件。3.1概述——基本概念存儲單元：由若干個存儲元組成一個存儲單元，存儲單元可以存放一個字，稱為字存儲單元；也可以存放一個字節(jié)，稱為一個字節(jié)存儲單元。存儲體：若干個存儲單元的集合地址：存儲單元的編號。存儲容量：一個存儲器中存儲單元的總數(shù)。3.1概述——存儲器分類存儲器的分類按存儲介質(zhì)分按存取方式分按存儲器的讀寫功能分按信息的可保存分按在計算機系統(tǒng)中的作用分｛主存Cache輔存｛ROM｛ROMPROMEPROME2PROMflashmemoryRAM｛SRAMDRAM3.1概述——存儲器的結(jié)構(gòu)存儲器的基本結(jié)構(gòu)：單譯碼存儲器的基本結(jié)構(gòu)：3.1概述——存儲器的結(jié)構(gòu)地質(zhì)譯碼驅(qū)動器：它接收來自CPU的n位地址信號，經(jīng)譯碼后轉(zhuǎn)換成輸出的高低電位，來驅(qū)動相應(yīng)的讀寫電路，以便選擇所要訪問的存儲單元。數(shù)據(jù)寄存器：用來寄存CPU送來或從存儲體讀出來的數(shù)據(jù)讀/寫控制電路：接收CPU的讀寫控制型信號后產(chǎn)生存儲器內(nèi)部的控制信號：將按指定地址讀出或存入數(shù)據(jù)存儲體：是存儲單元的集合。每個存儲單元又是若干個有記憶功能的存儲元件組成。3.1概述——存儲器的結(jié)構(gòu)◆存儲器工作的過程大致如下：寫入時：讀出時：3.1概述——主存與CPU的聯(lián)系主存儲器與CPU的關(guān)系：CPU直接訪問主存貯器@@@@:CPU與主存儲器要完成地址線、數(shù)據(jù)線和控制線的連接。CPU對主存儲器進行讀/寫操作時，首先由地址總線給出地址信號，然后要發(fā)出讀/寫操作控制信號，最后在數(shù)據(jù)總線上進行信息交流.通過Cache間接訪問主存貯器3.1概述——存儲系統(tǒng)的層次結(jié)構(gòu)存儲系統(tǒng)的層次結(jié)構(gòu)&&&存儲器系統(tǒng)是計算機中用于存儲程序和數(shù)據(jù)的部件，很重要。對其要求是：盡可能快的讀寫速度盡可能大的存儲容量盡可能低的費用成本怎樣才能更好地實現(xiàn)這些要求呢？

3.1概述——存儲系統(tǒng)的層次結(jié)構(gòu)&&&

CPUCacheMemory輔存虛擬存儲器軟件、硬件硬件計算機存儲系統(tǒng)的層次結(jié)構(gòu)3.1概述——存儲系統(tǒng)的層次結(jié)構(gòu)各級存儲器的用途和特點:名稱簡稱

用途

特點高速緩沖存儲器

Cache存放計算機正在執(zhí)行的程序和數(shù)據(jù)，以便CPU高速的使用它們存取速度快，但存儲容量小主存儲器主存存放計算機運行期間的大量程序和數(shù)據(jù)

存取速度較快，存儲容量不大外存儲器外存存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫

存儲容量大，成本低存取速度慢

3.1概述——主要技術(shù)指標主存儲器主要的技術(shù)指標:

指標含義表現(xiàn)單位存儲容量存儲器中可以容納的存儲單元總數(shù)存儲空間的大小1KB(=210B)1MB(=220B)

存取時間啟動到完成一次存儲器操作所經(jīng)歷的時間主存的速度ｎｓ存儲周期連續(xù)啟動兩次操作所需間隔的最小時間主存的速度ｎｓ

存儲器帶寬單位時間里存儲器所存取的信息量,數(shù)據(jù)傳輸速率技術(shù)指標位/秒，字節(jié)/秒3.2隨機讀寫存儲器——RAMRAM：是一種非永久性存儲器，據(jù)所用的器件不同，

分為：MOS存儲器（它由MOS管構(gòu)成）和雙極性存儲器（它由雙極性晶體管構(gòu)成）。

MOS存儲器的速度慢但容量大，適宜作主存，雙極性存儲器適宜作Cache存儲器MOS存儲器：據(jù)存儲元的結(jié)構(gòu)分為：SRAM：六管靜態(tài)RAM

DRAM：四管動態(tài)RAM，單管動態(tài)RAMSRAM——六管靜態(tài)存儲元SRAM存儲器：它可以隨機讀寫；其存儲的數(shù)據(jù)表示為晶體三極管構(gòu)成的雙穩(wěn)態(tài)電路的電平；構(gòu)成它的最小器件是：六管靜態(tài)存儲元。⒈六管靜態(tài)存儲元⑴電路圖：SRAM——六管靜態(tài)存儲元

兩個穩(wěn)態(tài)：Ｔ１截至,Ｔ２導(dǎo)通為“１”態(tài)；Ｔ1導(dǎo)通，Ｔ2截至為“０”態(tài)；⑵組成：六管靜態(tài)存儲元是由兩個MOS反相器交叉耦合而成的觸發(fā)器。一個存儲元存一位二進制代碼，如果一個存儲單元為n位，則需由n個存儲元才能組成一個存儲單元.圖中:Ｔ１、Ｔ２：為工作管；Ｔ３、Ｔ４為負載管；Ｔ５、Ｔ６Ｔ７、Ｔ８為控制管。

SRAM——六管靜態(tài)存儲元工作原理⑶工作原理：所以，通過判斷D線有無電流即可判斷讀出的是“

1”信息還是“0”信息。

SRAM——組成⒉SRAM存儲器的組成:SRAM——組成存儲體：存儲單元的集合。常用X選擇線(行線)和Y選擇線(列線)的交叉來選擇所需要的單元。驅(qū)動器：通常加在譯碼器的輸出之后。I/O電路：處在數(shù)據(jù)總線和被選用的單元之間，用以控制被選中的單元讀出或?qū)懭?。片選與讀/寫控制電路：在地址選擇時，首先要進行選片。只有當(dāng)片選信號有效時，此片所連的地址線才有效。SRAM——組成地址譯碼器：地址譯碼器的輸入信息來自CPU的地址寄存器。將二進制代碼表示的地址轉(zhuǎn)換成輸出端的高電位，用來驅(qū)動相應(yīng)的讀寫電路，以便選擇所要訪問的存儲單元。地址譯碼有兩種方式：單譯碼方式和雙譯碼方式。SRAM——組成地址譯碼的兩種方式：單譯碼

適用于小容量存儲器一個地址譯碼器雙譯碼

適用于大容量存儲器

X向和Y向兩個譯碼器。SRAM——外部引腳SRAM芯片引腳:RAM存儲器芯片有多種型號，其地址線的引腳數(shù)與存儲芯片的單元數(shù)有關(guān)，數(shù)據(jù)線的引腳數(shù)與存儲芯片的字長有關(guān)。另外，每一芯片必須有:一根選信號、讀／寫信號、電源線、地線組成芯片的所有引腳?！狢S—WESRAM——靜態(tài)MOS存儲器【例】某RAM芯片，其存儲容量為16K×8位，問：(1)該芯片引出線的最小數(shù)目應(yīng)為多少？(2)存儲器芯片的地址范圍是什么？（1）16K=214,所以地址線14根；字長8位，所以數(shù)據(jù)線8根,加上片選信號、讀／寫信號、電源線、地線，該芯片引出線的最小數(shù)目為26【解】:⑵存儲器芯片的地址范圍是:0000H～3FFFHSRAM——芯片舉例⒊

SRAM存儲器芯片舉例:2114存儲器芯片的

邏輯結(jié)構(gòu)方框圖3.3隨機讀寫存儲器——DRAM動態(tài)存儲器DRAM動態(tài)存儲器是利用刪極電容上的電荷的狀態(tài)來存儲數(shù)據(jù)的。其集成度高，但時間常了刪極電容上的電荷會泄漏，必須外加電路給存儲元充電，這就是所謂的刷新。

DRAM的存儲元電路有：①四管動態(tài)存儲元②單管動態(tài)存儲元DRAM——四管動態(tài)存儲元四管動態(tài)存儲元

組成：

四管DRAM存儲元是將六管中T3,T4去掉。增加一列公用的預(yù)充管T9，T10管形成。

DRAM————四管動態(tài)存儲元的工作過程工作過程：DRAM————四管動態(tài)存儲元的工作過程DRAM————單管動態(tài)存儲器單管動態(tài)存儲元電路結(jié)構(gòu)圖：工作過程：寫入：字線為“高”，Ｔ管導(dǎo)通，寫入的信息由數(shù)據(jù)線存入電容中讀出：字線為“高”，存儲在電容Ｃ的電荷通過Ｔ輸出到數(shù)據(jù)線上，通過讀出放大器即可得到存儲的信息。DRAM——單管和四管存儲元的比較單管存儲元和四管存儲元對比名稱優(yōu)點缺點四管存儲元電路外圍電路比較簡單，刷新時不需要另加外部邏輯管子多，占用的芯片面積大單管存儲元電路元件數(shù)量少，集成度高

需要有高鑒別能力的讀出放大器配合工作外圍電路比較復(fù)雜DRAM——芯片舉例DRAM存儲芯片實例它與SRAM存儲器芯片大體相似，但它集成度要高，外圍電路更復(fù)雜。下圖是16K×1的DRAM存儲器2116

的邏輯結(jié)構(gòu)示意圖。：DRAM——動態(tài)存儲器的刷新DRAM的刷新

為了保持DRAM中的信息，需要每隔一段時間對動態(tài)存儲器中的所有單元補充電荷，即刷新。DRAM的刷新間隔一般為2ms，即每2ms必須將所有存儲體刷次。刷新通常是以一行為單位來進行的。常用的刷新有3種：集中式刷新分散式刷新異步式刷新DRAM——集中式刷新集中式刷新:在整個刷新間隔內(nèi)，前一段時間重復(fù)進行讀/寫周期或維持周期，等到需要進行刷新操作時，便暫停讀/寫或維持周期，而逐行刷新整個存儲器，它適用于高速存儲器.DRAM——分散式刷新分散式刷新方式：把一個存儲周期分為兩半，前半段用來進行讀／寫操作，后段時間用來刷新。DRAM——異步式刷新異步式刷新方式:它是前兩種方式的結(jié)合。例如要在2ms內(nèi)將128行刷新一遍，2000us÷128＝15.5

us，即每隔15.5us刷新一行。

隨機讀寫存儲器——DRAM與SRAM比較DRAM與SRAM的比較

3.3只讀存儲器——ROM只讀存儲器分類：ROM、PROM、EPROM、E2PROM、FlashMemory①ROM:掩模式ROM由芯片制造商在制造時寫入內(nèi)容，以后只能讀而不能再寫入，以元件（可用二極管或晶體管）的“有／無”存儲數(shù)據(jù)。②PROM:是一次性寫入的存儲器，常見的PROM均為熔絲型，以熔絲的接通和斷開來表示所存的信息為"1”或“0”。只讀存儲器——ROM③EPROM:其內(nèi)容能多次經(jīng)紫外線照射擦除，然后再編程修改。

EPROM芯片封裝上方有一個石英玻璃窗口，將器件從電路上取下，用紫外線照射這個窗口，可實現(xiàn)整體擦除。EPROM的編程次數(shù)不受限制。④E2PROM：

可用電對其擦除改寫，其重復(fù)改寫的次數(shù)有限制（因氧化層被磨損），一般為10萬次。只讀存儲器——ROM⑤FlashMemory:閃存是在EPROM與E2PROM基礎(chǔ)上發(fā)展起來的。它用單管來存儲一位信息，用電來擦除。它又兼有ROM和RAM兩者的性能，又有

ROM、DRAM一樣的高密度。是惟一具有大存儲量、非易失性、低價格、可在線改寫和高速的存儲器。它是近年來發(fā)展很快且很有前途的存儲器。＃＃＃

3.4主存儲器的組成與控制—組成主存儲器：常由RAM(用來供用戶隨機讀寫、存放各種信息)和ROM(用來存放操作系統(tǒng)的核心程序)構(gòu)成，并且都是由它們構(gòu)成的不同容量芯片組成。其芯片的個數(shù)取決于主存的容量和每個芯片的容量。主存儲器容量的擴充位擴展法字擴展法字位同時擴展法主存儲器的組成與控制—主存容量擴充位擴展法：條件：當(dāng)主存字數(shù)和芯片的字數(shù)相同，而位數(shù)不同時，就要對位數(shù)進行擴展。方法：在位擴展時，將多片存儲芯片的地址端、片選端和讀/寫控制端相應(yīng)并聯(lián)

在一起，而他們的數(shù)據(jù)端分別引出，連到存儲器不同位的數(shù)據(jù)總線上。在

位擴展時，存儲器的尋址范圍不變。主存儲器的組成與控制—主存容量擴充例：假定使用8K×1的RAM存儲器芯片，組8K×8位的存儲器。求需要的芯片數(shù)及連接方式。

解：需要8片，每一片RAM是8192×1，故其地址線為13條（A0—A12），可滿足整個存儲體容量的要求。每一片只有1條數(shù)據(jù)線，故只需將它們分別接到數(shù)據(jù)總線上的相應(yīng)位即可。在這種方式中，對片子沒有選片要求，就是說片子按已被選中來考慮，如果片子有選片輸入端（CS），可將它們直接接地。主存儲器的組成與控制—主存容量擴充主存儲器的組成與控制—主存容量擴充字擴展法：

條件：當(dāng)芯片位數(shù)與主存相同，而容量不足時，就需要用幾片存儲器芯片組成合起來對存儲空間即地址空間進行擴展，稱為字擴展。方法：將各芯片的地址線，數(shù)據(jù)線、讀/寫線分別并聯(lián)在一起，片選信號分別單獨引出，用來區(qū)分各片地址，用高位地址經(jīng)過譯碼而產(chǎn)生的輸出信號作為各個芯片的片選信號，用低位地址作為各芯片的片內(nèi)地址。字擴展它增加存儲器中存儲單元的數(shù)目。主存儲器的組成與控制—主存容量擴充例：用16K×8位的芯片來組成64K×8位的存儲器。需16K×8位的芯片４片，將其4個芯片的數(shù)據(jù)端與數(shù)據(jù)總線D0—D7相連，地址總線低位地址A0—A13與各芯片的14位地址端相連，而兩位高位地址A14，A15經(jīng)譯碼器和4個片選端相連。這四片的地址空間分配見下表：

解：主存儲器的組成與控制—主存容量擴充主存儲器的組成與控制—主存容量擴充字位同時擴展實際的存儲器往往需要對字和位同時擴展，如果所用的存儲器芯片的規(guī)格是m*n，組成的存儲器的容量位為：M*N，所需要的該芯片數(shù)則為：主存儲器的組成與控制—主存容量擴充例：寫出用8K*4的存儲芯片組成64K*8的存儲器需地址線，數(shù)據(jù)線。并畫出該存儲器的連接圖。

解：所需的芯片數(shù)為：16系統(tǒng)的地址線：16條，A0---A15系統(tǒng)的數(shù)據(jù)線：8條，D0---D8芯片的地址線：13條，A0---A12芯片的數(shù)據(jù)線：4條，D0---D3主存儲器的組成與控制—主存容量擴充主存儲器的組成與控制—綜合舉例要求用128K×16位的SRAM芯片設(shè)計256K×16位的存儲器；用64K×16位的EPROM芯片組成128K×16位的只讀存儲器。試問：(1)數(shù)據(jù)寄存器多少位？(2)地址寄存器多少位？(3)兩種芯片各需多少片？【例】解：存儲器的總?cè)萘繛椋?56K×16位（SRAM)+128K×16位(EPROM)=384K×16位。(1)數(shù)據(jù)寄存器應(yīng)：16位(2)地址寄存器：219=512K>384K,所以地址寄存器19位。（3）所需SRAM芯片數(shù)為(256K×16）／（128K×16)=2（片）所需EPROM芯片數(shù)為（128K×16）／（64K×16)=2（片）3.4提高主存性能的措施加速CPU和存儲器之間有效傳輸?shù)姆椒ǎ焊咚倬彌_存儲器——CacheCache與CPU及主存的關(guān)系：Cache引入的原因：Cache位于CPU和內(nèi)存之間，也可以在放在CPU內(nèi)部的小容量快速存儲器。CPU－Cache－主存系統(tǒng)結(jié)構(gòu)圖@@@@Cache存儲器——基本原理Cache工作原理

：先將主存的某些數(shù)據(jù)寫入Cache,當(dāng)CPU訪問存儲器時，先將訪問的地址送

Cache中的頁表，與頁表中所保存的地址進