中職對(duì)口升學(xué)復(fù)習(xí)資料：電子技術(shù)基礎(chǔ)復(fù)習(xí)

1．歐姆定律由于定義了參考方向，歐姆定律的形式有變化。當(dāng)U、I參考方向一致時(shí)當(dāng)U、I參考方向相反時(shí)第1章直流電路2.基爾霍夫電流定律KCL或節(jié)點(diǎn)a：節(jié)點(diǎn)a：節(jié)點(diǎn)b：

其內(nèi)容為：在任一瞬間，流入電路中任一結(jié)點(diǎn)的電流之和恒等于流出該結(jié)點(diǎn)的電流之和。或者：流入任一節(jié)點(diǎn)的電流代數(shù)和為零。3.基爾霍夫電壓定律KVL

在任一瞬時(shí)，沿任一回路，從某結(jié)點(diǎn)出發(fā)，順時(shí)針或逆時(shí)針繞行一周，回到該結(jié)點(diǎn)，其電壓的代數(shù)和恒為零。注意與繞行方向一致的電壓取正，與繞行方向相反的電壓取負(fù)。解：I1＋I(xiàn)2+I=I4或I1＋I(xiàn)2+I－I4＝0-2+8+I-(-10)＝0I＝-16A負(fù)號(hào)說(shuō)明I的實(shí)際方向是從節(jié)點(diǎn)流出?！纠吭嚽笕鐖D所示某電路中一節(jié)點(diǎn)的電流I的值。根據(jù)KCLUS1US2I4【例】試寫(xiě)出如圖所示電路中三個(gè)網(wǎng)孔的KVL方程。若已知US1＝15V，I4=1.5A，R4=8Ω，求電壓UAD＝？解：取瞬時(shí)針?lè)较驗(yàn)槔@行方向UAD+I4R4-US1=0UAD=US1－I4R4=15－1.5×8=3VUAD+-4.疊加原理疊加原理適用于求多電源電路的計(jì)算，將多電源電路化為單電源電路。

疊加原理：在多電源的線(xiàn)性電路中，各支路中的電流或某元件的電壓是所有電源共同作用的結(jié)果。即電路中任一支路電流或元件兩端電壓等于每個(gè)電源（其它電源等于零）單獨(dú)作用所產(chǎn)生的電流或電壓代數(shù)和。1）當(dāng)某一電源（恒壓源或恒流源）單獨(dú)作用時(shí)，其它的電源設(shè)為零，構(gòu)成新的電路，由此電路求得電流或電壓分量。注意：此時(shí)不作用的恒壓源電壓US=0，用短路線(xiàn)代替它；不作用的恒流源電流IS=0，用開(kāi)路代替。2）將所有電源作用分量的代數(shù)和相疊加，既得所求的電壓或電流。注意：當(dāng)所求電壓或電流的分量參考方向與原電路參考方向一致時(shí)為正；否則當(dāng)所求電壓或電流的分量參考方向與原電路參考方向相反時(shí)為負(fù)。步驟例：用疊加定律求電流I解（1）電流源單獨(dú)作用時(shí)（2）電壓源單獨(dú)作用時(shí)（3）兩個(gè)電源同時(shí)作用時(shí)總電流5.戴維南原理戴維南定理適用于某一條支路電流，它是將含源電路化為單個(gè)電壓源電路步驟將所求支路開(kāi)路去掉電源注意1）求開(kāi)路電壓UOC時(shí)，其參考極性應(yīng)和所求電流參考方向一致2）求等效等效電壓源內(nèi)阻時(shí)，除去含源電路中的電源，恒壓源US=0用短路線(xiàn)代替；恒流源IS=0，用開(kāi)路代替。例1-22在圖1-56所示電路中，已知US1=140V，US2=90V，R1=20Ω

，R2=5Ω，R3=6Ω。求利用電源等效變換法和戴維南定理求電流I3

。解：②戴維南定理1.半導(dǎo)體二極管的單向?qū)щ娦?/p>

陽(yáng)極電位高于陰極電位時(shí)，二極管低阻導(dǎo)通狀態(tài)；陽(yáng)極電位低于陰極電位時(shí)，二極管高阻截止。第8章常用半導(dǎo)體器件如何判別電路中二極管是導(dǎo)通還是截止？先斷開(kāi)二極管，分別計(jì)算陽(yáng)極電位和陰極電位①發(fā)射結(jié)正偏：NPN管:UBE>0;PNP管:UBE<0;②集電極反偏：NPN管:UBC<0;PNP管:UBC>0;2.三極管的電流放大作用為使三極管具有電流放大作用，其外加電壓的要求：三極管的電流關(guān)系

特點(diǎn)：（1）

截止區(qū)

外加電壓：3.三極管的輸出特性

發(fā)射結(jié)正偏、集電結(jié)反偏（2）

放大區(qū)

外加電壓：a)放大性b)恒流性c)可控性

特點(diǎn):

發(fā)射結(jié)正偏、集電結(jié)正偏或零偏（3）

飽和區(qū)

外加電壓：a)集電極電流不隨基極電流增大而增大b)uCE=0.3V(硅管）、

0.1V（鍺管）

特點(diǎn)：放大截止飽和例：測(cè)量三極管三個(gè)電極對(duì)地電位如下圖所示，試判斷三極管的工作狀態(tài)。1.靜態(tài)分析（1）直流通路令ui＝0，耦合電容C1、C2相當(dāng)于開(kāi)路（隔直）。第9章

基本放大電路只有直流電源單獨(dú)作用時(shí)信號(hào)所流經(jīng)的路徑。由直流通路圖9-4（b）得：由于基射結(jié)電壓UBE比UCC小得多，可忽略不計(jì)。（2）

估算靜態(tài)值

信號(hào)源（es、RS）單獨(dú)作用，直流電源不作用（將其與地短接UCC＝0）。C1、C2看作短路。2.動(dòng)態(tài)分析（1）交流通路共發(fā)射極放大電路共發(fā)射極放大電路的交流通路（2）放大電路的微變等效電路（3）動(dòng)態(tài)計(jì)算其中:則電壓放大倍數(shù)為:輸入電阻為：輸出電阻為：（1）

靜態(tài)工作點(diǎn)計(jì)算旁路電容3.分壓偏置式電路若選擇UB>>UBE，則（2）

動(dòng)態(tài)分析電壓放大倍數(shù):輸入電阻:輸出電阻:4.若分壓偏置式放大電路無(wú)旁路電容的情況（2）對(duì)于交流而言，其通路發(fā)生了變化。（1）對(duì)直流而言，通路都一樣，故對(duì)靜態(tài)工作點(diǎn)無(wú)影響。

由于發(fā)射極電阻RE的存在，使電壓放大倍數(shù)大大降低，輸入電阻增加，但對(duì)輸出電阻無(wú)影響。(1)虛斷1.兩個(gè)重要分析依據(jù)

第10章集成運(yùn)算放大器(2)虛短2.反相比例運(yùn)算4.加法運(yùn)算電路

3.同相比例運(yùn)算

由于運(yùn)算放大器工作在線(xiàn)性區(qū)，用疊加原理，求出其輸出和輸入的運(yùn)算關(guān)系。5.減法運(yùn)算第12章門(mén)電路和組合邏輯電路各組均有0出1；某組全為1出0相同出1相異出0相同出0相異出1有1出0全0出1有0出1全1出0邏輯規(guī)律10010110

1000111000011011

Y

Y

Y

YAB真

值表（真值表略）邏輯符號(hào)函數(shù)式與或非同或異或或非與非⊙12.1邏輯函數(shù)及其化簡(jiǎn)AB

CY0

0

00

0

10

1

00

1

11

0

0

1

0

11

1

01

1

100010101真值表1.由真值表寫(xiě)邏輯式的一般方法（1）找出真值表中使輸出函數(shù)Y為1的輸入變量取值的組合；（2）每組輸入變量取值組合對(duì)應(yīng)一個(gè)乘積項(xiàng)，這個(gè)乘積項(xiàng)包含所有輸入變量，取值為1的以原變量表示，取值為0的以反變量表示；

（3）將這些乘積項(xiàng)相加，就得到邏輯函數(shù)的表達(dá)式。實(shí)際上用觀察法列真值表更為方便。

2.由函數(shù)表達(dá)式求真值表

若已知邏輯式，只需要把輸入變量取值的所有組合狀態(tài)代入表達(dá)式中，算出邏輯函數(shù)值，并將其列成表格，就可得邏輯函數(shù)的真值表。一般，輸入變量取值組合按對(duì)應(yīng)二進(jìn)制從小到大排列。

由于1+1＝1,故只需要找出式中使每一項(xiàng)為1的條件，對(duì)應(yīng)的輸出Y一定為1。

3.已知邏輯圖寫(xiě)邏輯表達(dá)式

將邏輯圖中每一個(gè)邏輯符號(hào)所表示的邏輯運(yùn)算從前到后依次寫(xiě)出來(lái)，就可得邏輯表達(dá)式。

如圖12-7所示邏輯電路其輸出表達(dá)式為基本公式和常用公式互補(bǔ)律重疊律反演律(摩根定律)還原律邏輯代數(shù)的特殊規(guī)律交換律結(jié)合律分配律和普通代數(shù)相似規(guī)律0－1律常量與變量的關(guān)系邏輯或邏輯與（非）名稱(chēng)范圍說(shuō)明4.邏輯函數(shù)的公式法化簡(jiǎn)

卡諾圖具有如下特點(diǎn)1）上下邊界、左右邊界、以對(duì)稱(chēng)軸對(duì)稱(chēng)的位置、緊挨著的最小項(xiàng)均為邏輯相鄰最小項(xiàng)。如m0和m1、m4、m2為邏輯相鄰；2）變量位置是以高位到低位排列，如A、B、C、D

，按先行后列的順序排列。排在不同位置的變量因其位權(quán)不同，其取值影響最小項(xiàng)編號(hào)的大小；3）變量取值為1的區(qū)域?yàn)樵兞繀^(qū)（標(biāo)以原變量如A），取值為0的區(qū)域?yàn)榉醋兞繀^(qū)（標(biāo)以反變量如或不標(biāo)出）；

4）所有幾何位置相鄰的最小項(xiàng)也邏輯相鄰，如m0和m1、m45.邏輯函數(shù)的卡諾圖化簡(jiǎn)a.將邏輯函數(shù)化為最小項(xiàng)（與或式可直接填）；b.畫(huà)出表示該邏輯函數(shù)的卡諾圖；c.找出可以合并的最小項(xiàng),即1的項(xiàng)（必須是2n個(gè)1)，進(jìn)行圈“1”，圈“1”的規(guī)則為：

卡諾圖簡(jiǎn)化邏輯函數(shù)的步驟*圈內(nèi)的“1”必須是2n個(gè)；*“1”可以重復(fù)圈，但每圈一次必須包含沒(méi)圈過(guò)的“1”；*每個(gè)圈包含“1”的個(gè)數(shù)盡可能多，但必須相鄰，必須為2n

個(gè)；*圈數(shù)盡可能的少；*要圈完卡諾圖上所有的“1”。d.圈好“1”后寫(xiě)出每個(gè)圈的乘積項(xiàng)，然后相加，即為簡(jiǎn)化后的邏輯函數(shù)。練習(xí)1.寫(xiě)出下列函數(shù)的最小項(xiàng)表達(dá)式練習(xí)2.已知真值表如下表所示，寫(xiě)出輸出Y的邏輯表達(dá)式。

表ABCYABCY00001001001010100101110101101110練習(xí)3.已知輸入A、B和輸出Y的波形如圖所示。試寫(xiě)出輸入、輸出關(guān)系的真值表和邏輯表達(dá)式。練習(xí)4.用公式法化簡(jiǎn)下列函數(shù)式為最簡(jiǎn)式練習(xí)5.用卡諾圖將下列函數(shù)化簡(jiǎn)為最簡(jiǎn)與或式。認(rèn)識(shí)常用的邏輯門(mén)電路，清楚其邏輯功能12.2TTL集成門(mén)電路

有TTL和CMOS兩大類(lèi)。

組合邏輯電路分析就是給定某邏輯電路，分析其邏輯功能,即找出電路輸出與輸入之間的邏輯關(guān)系。一般步驟為：

1.據(jù)邏輯圖寫(xiě)輸出函數(shù)的表達(dá)式；2.表達(dá)式進(jìn)行化簡(jiǎn)，求最簡(jiǎn)式；3.列出輸出、輸入變量之間的真值表；

4.說(shuō)明電路的邏輯功能。

12.3.1組合邏輯電路的分析解：a.由圖可得b.化簡(jiǎn)其卡諾圖為化簡(jiǎn)后例分析圖示電路實(shí)現(xiàn)何種功能？d.功能由真值表可知此電路為非一致電路，即輸入A、B、C取值不一樣時(shí)輸出為1,否則為0.c.由最簡(jiǎn)邏輯式可得輸出輸入的真值表練習(xí)6.寫(xiě)出圖所示電路的輸出邏輯函數(shù)式，并化簡(jiǎn)為最簡(jiǎn)與或式。練習(xí)7.邏輯電路如圖所示。（1）寫(xiě)出輸出Y1、Y2的邏輯表達(dá)式；（2）列出輸入輸出關(guān)系的真?zhèn)俦?；?）分析該電路實(shí)現(xiàn)何種功能。練習(xí)8．用74LS138構(gòu)成的電路如圖所示。試寫(xiě)出輸出Z1~Z3的函數(shù)式。譯碼器功能：練習(xí)9.寫(xiě)出下圖Y的邏輯表達(dá)式。數(shù)據(jù)選擇器功能：1.進(jìn)行邏輯抽象(1)分析事件的邏輯因果關(guān)系，確定輸入變量和輸出變量；通常把引起事件的原因定為輸入變量，而把事件的結(jié)果作為輸出變量。(2)定義邏輯狀態(tài)的含義，即邏輯狀態(tài)的賦值；12.3.2組合邏輯電路的設(shè)計(jì)(3)根據(jù)所給邏輯要求列出輸出和輸入的真值表。4.根據(jù)化簡(jiǎn)或變換后的函數(shù)式畫(huà)出邏輯電路連接圖。2.寫(xiě)出邏輯函數(shù)式；3.將輸出邏輯函數(shù)表達(dá)式進(jìn)行化簡(jiǎn)或者變換輸入輸出ABCY0

0

0

0

1

1

1

10

0

1

1

0

0

1

10

1

0

1

0

1

0

11

0

0

1

0

1

1

1解:(1)根據(jù)題意確定輸入和輸出，并進(jìn)行邏輯賦值輸入為三盞燈A、B、C，其狀態(tài)設(shè)燈點(diǎn)亮為“1”,熄滅為“0”。輸出為發(fā)出報(bào)警信號(hào)Y，交通燈正常工作為“0”，有故障發(fā)出報(bào)警信號(hào)為“1”。(2)根據(jù)題中的邏輯要求列出真值表。例設(shè)計(jì)交通燈工作狀態(tài)檢測(cè)電路。每一組交通燈是由紅黃綠三盞燈組成，正常時(shí)，只能一盞燈點(diǎn)亮。其它狀態(tài)均為不正常，檢測(cè)電路發(fā)出故障報(bào)警信號(hào)。(3)根據(jù)真值表寫(xiě)出輸出邏輯函數(shù)表達(dá)式，即輸入輸出ABCY0

0

0

0

1

1

1

10

0

1

1

0

0

1

10

1

0

1

0

1

0

11

0

0

1

0

1

1

1(4)利用卡諾圖進(jìn)行函數(shù)的簡(jiǎn)化最簡(jiǎn)與或式為(6)其實(shí)現(xiàn)電路如圖所示(5)變換邏輯函數(shù)：根據(jù)要求與非門(mén)也可以用3－8譯碼器74LS138或者8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)。掌握邊沿型觸發(fā)器如何畫(huà)波形。（1）JK觸發(fā)器表13-4J

K說(shuō)明

0

0

保持

0

1

0

1置0

1

0

1

0置1

1

1翻轉(zhuǎn)（2）D觸發(fā)器第13章觸發(fā)器和時(shí)序邏輯電路

1.觸發(fā)器（1）從給定的邏輯電路圖中寫(xiě)出每個(gè)觸發(fā)器的驅(qū)動(dòng)方程（也就是存儲(chǔ)電路中每個(gè)觸發(fā)器輸入信號(hào)的邏輯函數(shù)式）；（2）把得到的驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程中，就可以得到每個(gè)觸發(fā)器的特性方程，由這些特性方程得到整個(gè)時(shí)序邏輯電路的特性方程組；（3）根據(jù)邏輯圖寫(xiě)出電路的輸出方程(一般為進(jìn)位輸出)；（4）寫(xiě)出整個(gè)電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖；（5）由狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖得出電路的邏輯功能。2.同步時(shí)序邏輯電路的分析熟悉步驟例：邏輯電路如下圖所示。（1）寫(xiě)出電路的驅(qū)動(dòng)方程；（2）寫(xiě)出狀態(tài)方程；（3）對(duì)于下表，填寫(xiě)對(duì)應(yīng)初態(tài)下的次態(tài)。清零法和置數(shù)法兩種3.用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制（N進(jìn)制）計(jì)數(shù)器掌握用單片74LS160、74LS161構(gòu)成N進(jìn)制解：狀態(tài)表如左表所示。由狀態(tài)表可知為五進(jìn)制計(jì)數(shù)器。例如圖所示邏輯電路是由74161構(gòu)成的計(jì)數(shù)器，試分析為幾進(jìn)制計(jì)數(shù)器？畫(huà)出狀態(tài)表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。時(shí)序圖：狀態(tài)轉(zhuǎn)換圖：例13-5用置數(shù)法將同步十進(jìn)制計(jì)數(shù)器74LS160接成七進(jìn)制計(jì)數(shù)器。

解：74LS160為同步十進(jìn)制計(jì)數(shù)器，完整的狀態(tài)表如圖13-32所示。若構(gòu)成7進(jìn)制計(jì)數(shù)器，則需要7個(gè)狀態(tài)，要去掉3個(gè)狀態(tài)。這樣看初始狀態(tài)如何設(shè)置

對(duì)于圖13-32中的（1），設(shè)初態(tài)為0000，則過(guò)7個(gè)狀態(tài)就