序列檢測器的設(shè)計實驗報告_第1頁
序列檢測器的設(shè)計實驗報告_第2頁
序列檢測器的設(shè)計實驗報告_第3頁
序列檢測器的設(shè)計實驗報告_第4頁
全文預覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

班級:生物醫(yī)學工程141班姓名:劉玉奔學號:6103413018設(shè)計性實驗項目名稱序列信號發(fā)生和檢測器設(shè)計(一) 實驗目的1、 進一步熟悉EDA實驗裝置和QuartusII軟件的使用方法;2、 學習有限狀態(tài)機法進行數(shù)字系統(tǒng)設(shè)計;3、 學習使用原理圖輸入法進行設(shè)計。(二) 設(shè)計要求完成設(shè)計、仿真、調(diào)試、下載、硬件測試等環(huán)節(jié),在EDA實驗裝置上實現(xiàn)一個串行序列信號發(fā)生器和一個序列信號檢測器的功能,具體要求如下:1、 先用設(shè)計0111010011011010序列信號發(fā)生器,其最后6BIT數(shù)據(jù)用LED顯示出來;2、 再設(shè)計一個序列信號檢測器,檢測上述序列信號,若檢測到串行序列“11010”則輸出為“1”,否則輸出為“0”;3、 檢查檢測01011,即將發(fā)生的序列最后五位改為01011,為0111010011001011(三) 主要儀器設(shè)備TOC\o"1-5"\h\z1、 微機 1臺2、 QuartusII集成開發(fā)軟件 1套3、 EDA實驗裝置 1套(四) 實驗步驟主要有三個模塊1:一個設(shè)計序列信號發(fā)生器2:一個設(shè)計序列信號檢測器3:綜合兩個設(shè)計,通過對模塊的調(diào)用達到最終效果(五)實驗數(shù)據(jù)A:01011序列檢測狀態(tài)轉(zhuǎn)移圖:(包括初始狀態(tài),0,01,010,0101,01011共6個狀態(tài))序列信號發(fā)生器: ——-0--設(shè)計時間:2016.10.29--設(shè)計者:劉玉奔--設(shè)計內(nèi)容:1、 先用設(shè)計0111010011001011序列信號發(fā)生器,其最后6BIT數(shù)據(jù)用LED顯示出來;--2、再設(shè)計一個序列信號檢測器,檢測上述序列信號,若檢測到串行序列“01011”則輸出為“1”,否則輸出為“0”;--序列信號發(fā)生器部分LIBRARYIEEE;--聲明IEEE庫USEIEEE.STD_LOGIC_1164.ALL;--允許使用IEEE中程序包STD_LOGIC_1164ENTITYserialsignalgeneratorISPORT(CLK,RST:INSTD_LOGIC;CO:OUTSTD_LOGIC;LED0,LED1,LED2,LED3,LED4,LED5:OUTSTD_LOGIC);END2Lal,leh-sIe±£1*13.101:,ARCHITECTUREbahavOFsEjialstEnalsa-na-i-EtorISTYPEFSM_ST s1.e2. 57.58. sll.sl2Ji13:si4.s15);SIGNALKEG:FSXLST;SIGNALQ^TDJ-OGIC;BEGINPSOCESS{.CLK:RSTjBEGINIFRST=TTtlENREC"池gJ;EL8dFCLKEVENTANDCLK-l/THENCASEREGISWHEN :RE<j-=s1-BEENsi 『;RE9僉;WHENE2=>Q<=rlr:KEG<=53;WHENc3^>Q^1r:REG<=E4:WHEN54^0^0:REG<=55;WHEN 此REJ-y;WHENs6^>Q^0:REG^=57;WHEN廣■饑REJ-、沃WHEN ;REG<=§9;WHEN 此REJ-WHEN泗Se^jLEDOH^REG^l1;^TIEN511=>Qi=r0P:LEDl<^0,:KEG<^12;WHENe12^>Qi=l^LED^^l':REG<=1M-WHENH3^>Q^=J;LED3Z0;REG<=s]L4;WHEE14瑚1此LED4aT;REG^=IS;WHENN5〈Qe=1[ED*1/:REG<=sO;WHENOTHERS->REG^-a3:Q^-rOr-ENDCASE;,ENDIF;ENDPROCESS;CO^Q; _ENDbehav;得到symbolfile: ;MraLjMgnag;enerato,.:CLK | ?_建狂j GLKGO ATPjT1 —〉CO"""""壬壬;—RSTLEDOLED1LED2LED3 G】JT| lfdi 5.?TP./T | -.pLED2 LLED1LEDE aumJT| 卜LED45-t序列信號檢測器:LIBRARYIEEE;--聲明IEEE庫USEIEEE.STD_LOGIC_1164.ALL;--允許使用IEEE中程序包STD_LOGIC_1164ENTITYserialsignaltestISPORT(CLK,DIN,CLR:INSTD_LOGIC;SS:OUTSTD_LOGIC;LED0,LED1,LED2,LED3,LED4:OUTSTD_LOGIC);ENDserialsignaltest;ARCHITECTUREbehavOFserialsignaltestISSIGNALQ:INTEGERRANGE0TO5;SIGNALD:STD_LOGIC_VECTOR(4DOWNTO0);BEGIND<="01011”;PROCESS(CLK,CLR)BEGINIFCLR^l'THENQ^:ELSIT CLK=1.THENCaSEQISV-TiENQ=>IFDIN=D(4)IHENQ<=L;ELSEQ^=Q;ENI>IK頁HEN1=?IFDIN=D(3)THENQ^=2:ELSE8=l;ENt>EF;頁HEN[8IFDIN=D(2)THENQ^=3:ELSE8=0;EMUEF;WHENgIFDIN=D(1)THENQc=4:ELSEQ^kENDEF:IFDIN=IXfl)THENQ^5:EL8E[J*=3:ENI>IF:THEMOTHERS=Q^=3:ENDCASE:ENDIF:END-PROCESS:ERjOCESS^Q]BEGINIFQ=3THENS&c^l;LEM<=IX0);LED]—DU);LED2<=D{2):LED3<=IX3):LED4-^=D{4):ELSESB^O';LEIKA(r;LEDIHCT;LEK22,LED32,LED4-^0r;END-EF:END-PRJOCESS:ENDbehav;得到symbolfile:將發(fā)生部分的最后6位輸出去掉后,在檢測部分加上檢測序列輸出后,兩者綜合起來得到:C仿真圖:信號發(fā)生器:如圖所示:當RST為1時,CO輸出為0,當RST為0時,CO輸出為0111010011001011。LED輸出為后6位,001011。信號檢測器:信號檢測器:如圖所示:在DIN輸入一次0111010011011010檢測到一次01011,SS有1次輸出為1。綜合:如圖所示:綜合:如圖所示:在16個時鐘信號作用下,序列信號發(fā)生器輸出一次0111010011011010且序列信號檢測器檢測到一次01011,test_out檢測輸出一個1。RST高電平復位發(fā)生器輸出為0。毛刺寬度很小,可以忽略。D管腳分配:序列信號發(fā)生器: 綜合:0.KInput0.KInputP1N_C13COCutputP]N_H1ELHXICutputP1NJS13LH1OutputP]N_G15皿CutputP]N_G14LH)3OutputP]N_H12LED4CutputWI_HL1LED5CutputP3NJ10RSTInDutFINH8CLKInputPIN_C13cen=rfibr_DutCutputPIN_L9LJEDDCutputPIN_G13LED!CutputPIN_G15LJEDZCutputPIN.GiqLJED3CutputLJED4Cutput

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論