hi3519v100硬件設(shè)計(jì)用戶指南

客戶服務(wù)電話 客戶服務(wù)傳真 客戶服務(wù)郵箱 前議等。本文檔提供Hi3519V100芯片的硬件設(shè)計(jì)方法

新增小節(jié)TOC\o"1-4"\h\z\u前 DDR電路設(shè) Flash原理圖設(shè) CORE電源設(shè) DDR電源設(shè) IO電源設(shè) PLL電源設(shè) SVB動態(tài)調(diào)壓 MAC接 SPI和I2C接 SD卡設(shè) USB2.0、USB3.0和PCIE接 PCB設(shè) DDRIO電源設(shè) PLL電源設(shè) DDR3/3L電路設(shè) FLASH電路設(shè) SPI NAND GMAC信號PCB設(shè) VedioInput信號PCB設(shè) Parallel VedioOutput信號PCB設(shè) 模擬音頻電路設(shè)計(jì) SDIO信號PCB設(shè) USB2.0信號設(shè) USB3.0信號設(shè) PCIE信號設(shè) 整機(jī)ESD設(shè) 圖1-1晶體振蕩電 圖1-4地址和命令信號一驅(qū)一應(yīng) 圖1-5地址和命令信號一驅(qū)二應(yīng) 圖1-7電源上電順序圖 圖1-8電源下電順序 圖1-9電源動態(tài)調(diào)壓示意 圖1-12“5線模式”I2S主模式連接方 圖1-13“5線模式”I2S從模式連接方 圖1-14芯片ADC接口內(nèi)置ESD保護(hù)電路示意 圖1-15使用ADC接口檢測電池的推薦電 圖2-7MIPI/LVDS差分信號隔離示意 圖2-8模擬音頻信號包地示意 表1-1JTAG接口信 表1-3信號描 表1-4管腳SAWP信 表1-5單片SPIFlash匹配設(shè)計(jì)方 表1-6兩片SPIFlash匹配設(shè)計(jì)方 表1-7NANDFlash匹配設(shè)計(jì)方 表1-8EMMC匹配設(shè)計(jì)方 表1-9SVB調(diào)壓RC參 表1-10ETHMAC信號設(shè)計(jì)方 表1-12信號接口模式與引腳對應(yīng)關(guān) 表1-13SDIO信號設(shè)計(jì)要 表1-14USB3和PCIE信號設(shè)計(jì)要 表1-15防漏電管 表1-16未使用模塊電源及管腳處理建 推薦晶振連接方式及器件參數(shù)如圖1-1所示。NPO4pin貼片晶振，其中2個GND管腳與單板地充分連接，增強(qiáng)系統(tǒng)時鐘抗ESD干擾能力。 圖1-2所示。

130ms統(tǒng)相關(guān)的外設(shè)（例如：存放boot的flash器件。為確保系統(tǒng)能正常啟動，小系統(tǒng)相關(guān)的外設(shè)（bootflash器件）必須先于或同時與Hi3519V100一起釋放復(fù)位信號，否則可能會出現(xiàn)無法啟動等異常情況。JTAG表1-1JTAG表1-2所示。01上的JTAG_EN引腳上拉，阻值4.7kΩ。Hi3519V100上電初始化的過程中根據(jù)配置管腳的上下拉電阻狀態(tài)來進(jìn)行確定各部分的工作模式。硬件配置信號描述如下表1-3所示。IJTAGdebug選擇。（內(nèi)部下拉1：EnableJTAG。I功能模式和測試模式選擇。（內(nèi)部下拉IBOOT源的選擇。（內(nèi)部下拉10：從eMMCISPIFLASH器件選擇（內(nèi)部下拉0：SPINOR1：SPINANDINORFLASHboot模式選擇。（內(nèi)部下拉）0：3Byteaddressmode1：4ByteaddressmodeSFC_EMMC_BOOT_MODE的狀態(tài)表明了SPI0：1I/Obootmode1：4I/Obootmodeboot模式選擇。（內(nèi)部下拉0：4I/Obootmode1：8I/ObootmodeIBOOTROM啟動選擇（內(nèi)部上拉通信機(jī)制，通過串口與PC端相應(yīng)的軟件建立通信，下載boot程序后完成啟動；如果在BOOTROM啟動時與串口通信超時未響應(yīng)，系統(tǒng)NAND/SPINANDSPINORFlash/PCIE啟IPCIE參考時鐘源選擇（內(nèi)部下拉ISDIO0燒寫功能控制（內(nèi)部下拉SDIO0SD卡在位的話，會將SD卡中存放的boot燒寫至flashIPCIEUSB3.0復(fù)用選擇（內(nèi)部下拉ISPINAND器件選擇。（內(nèi)部上拉0：Plane管腳的初始狀態(tài)，電阻阻值4.7k?。Micron的SPINAND器件的地址格式比較特殊，在硬件上必須將芯片的SFC_NAND_SEL下拉或者懸空即可。DDR具體規(guī)格請參《Hi3519V100HDIPCameraSoC4章節(jié)的內(nèi)4所示。PINDDR3FLYBYDDR3TPINDDR3FLYBYDDR3TPINDDR3FLYBYDDR3THi3519V100demo板（HI3519V100DMEB）6層板設(shè)計(jì)，DDRT型拓?fù)?。Hi3519V100ref板（HI3519V100REFB）4層板設(shè)計(jì)，DDR使

圖1-4所示。接，如圖1-5所示。FLASH和EMMC。SPIFlash

SPIFlash時，SPIFlash1-5Ω；SFC_HOLD_IO3和SFC_CSN0需要上拉，上拉電阻阻值4.7kΩ。SPIFlash時，SPIFlash1-622Ω電阻。信號走線長度不超過1.5inch，分叉線長度不超過0.5inch。Hi3519V100SPIFLASH啟動，那么主芯片的復(fù)位信號釋放之后，主芯片bootflashCS管腳連接至Hi3519V100SFC_CSN0管腳上。NANDFlash外接NANDFlash時，匹配設(shè)計(jì)推薦如表1-7所示。Hi3519端串聯(lián)33Ω電阻。信號走線長度不超過2inch。信號走線長度不超過2inch。信號走線長度不超過2inch。HI3519V100SPINand64pages128pagesBlocksize8bitECC，2KB24bitECC，2KB8bitECC，4KB24bitECC，4KBpagesize；8bitECC，2KB24bitECC，2KB8bitECC，4KB24bitECC，4KB24bitECC，8KB40bitECC，8KB40bitECC，16KB64bitECC，16KB64bitECC，8KBHi3519V100芯片電源設(shè)計(jì)參數(shù)請參見《Hi3519V100HDIPCameraSoc用戶指南》2.3節(jié)電性能參數(shù)。VDD_MEDIA：Media0.9VSVB動態(tài)調(diào)能力不少于3A。VDD_DDR：DDR部分的內(nèi)核電源，典型電壓0.9V，實(shí)際電壓由SVB動態(tài)調(diào)壓力不少于1A。力不少于2A。SVBHI3519V100DMEB最新原理圖。電源芯片選型要求其供電能力不少于1A。DDRHi3519V100DDR3DDR3L，典型電壓1.5V/1.35V，參考電壓（Vref）0.75V0.675V。DDRHi3519V100DDRIO電源采用同一電腳名VDDIO_DDR和VDDIO_CK_DDR）供電。VDD_DDRPLLVREFCAVREFDQIODVDD33（DVDD3318_EMMC要與對接芯片的接口電平保持一致。SYS_RSTN_OUTDVDD3318_EMMCDVDDIO_RGMIIDRVDD3318_MIPIDVDD3318_UAT1PLLCore電源、DDRIO1-71-8Core電源。4路core30ms以內(nèi)完成上電。VDD_MEDIAVDD發(fā)POR復(fù)位，四路CORE電源才可以開始下電。SVBHi3519V100PWMPWM0/1/2/3，經(jīng)過RC0~3.3V不DC-DCDC-DC輸出以實(shí)現(xiàn)動態(tài)調(diào)節(jié)DC-DC的輸出電壓，如圖1-9所示。PWM0用于控制VDD電源的電壓；PWM1用于控制DDR電源的電壓；PWM3用于控制CPU電源的電壓；通常R6的阻值可以按照下面的規(guī)則進(jìn)行計(jì)算。該計(jì)算方法僅適用MPS的R6*(Vout/Vref)+R1=其中，VoutDC/DC輸出的標(biāo)稱電壓值，VrefDC/DC的參考電壓值，R1DC/DCFB考電容容值，那么這里可以改為100k。1%X5RX7R。SVB1-9一致。11MACMAC如圖1-10和圖1-11所示。的電源3.3V用隔離。VDAC模塊，達(dá)到降低功耗的目的。如果產(chǎn)品應(yīng)用中需要使用此功能，在硬件上薦使用Videobuffer。AC_IN1L/R，（AC_OUTL/R差分輸入接口AC_IN1_P/N。音頻輸出接口不支持差分輸出。備（例如：PC），則無需偏置。??MICMIC，Speaker最好封?Speaker音腔開孔大小保證一定的面積比例即可，15%以上。一般來說音腔大，?MIC0.8～1.2mmMIC設(shè)計(jì)音腔，即保?MICSpeaker在機(jī)器內(nèi)部漏音或者機(jī)器本身I2S

表示了“5線模式”I2S主模式和從模式的連接方式。配置信息。在設(shè)計(jì)時，SENSOR0_CLK需要在Hi3519V100端串聯(lián)33Ω電阻。SPI0/I2C0Sensor的配置，其中I2C0_SCLSPI0_SCLK復(fù)用，I2C0_SDA與SPI0_SDO復(fù)用。Sensor配置接口還支持一種“3WireSPIInterfaceSPI0接Hi3519V100端串聯(lián)33Ω電阻。I2C0信號需要外接4.7kΩ上拉電阻。VI

VI可以復(fù)用為兩種接口：ParallelCMOS視頻輸入接口和差分視頻輸入接口（據(jù)。接口頻率可達(dá)1485MHz。順序?qū)覸I的低8bit。內(nèi)同步和外同步方式均支持。號。從芯片管腳命名來看，分為MIPI0、MIPI1和MIPI2。Clock：1Sensor數(shù)據(jù)信號必須按順序連接至Hi3519的Clock：1Sensor數(shù)據(jù)信號必須按順序連接至Hi3519的MIPI0_D0/1/2/3、MIPI1_D0/1/2/3和MIPI2_D0/1/2/3MIPI0_CK、MIPI1_CKMIPI2_CKMIPI0_D0/1/2/3、MIPI1_D0/1/2/3和MIPI2_D0/1/2/3。MIPI0_D0/1/2/3通過MIPI0_CK進(jìn)行采樣。MIPI1_D0/1/2/3通過MIPI1_CK進(jìn)行采樣。VO

LCD屏的對接，6/8bitRGB16bitRGB1-12所]（色度）：VO_DATAVO_DATA6bitSerialVO_DATA8bitSerialVO_DATA16bitParallelSPII2C1kΩ上拉電阻。SDSDIODATACMD4.7kΩSDIO_VOUT管腳上。SDIO信號設(shè)計(jì)要求如表1-13所示。7inch。在對接TF卡時，SDIO0/1_CARD_DETECT必須外接wifi、4GICDETECT、SDIO0/1_CWPR信號必須外接4.7kΩ下拉電阻。USB2.0、USB3.0PCIEPCIE模塊處于“工作”狀態(tài)，PCIE_CLK_REQ_N就會置為從設(shè)備同時都處于“空閑”狀態(tài)時，PCIE_CLE_REQ_N就會變?yōu)椤案摺彪娖?，主設(shè)備關(guān)閉REF_CLK，主、從設(shè)備同時進(jìn)入“低功耗”模式。USB3PCIE1-14件端串聯(lián)100nF電容。置串聯(lián)100nF電容。

作時間。使用ADC1-15電路結(jié)構(gòu)，R1取值需大于

RTC在固定分頻模式，計(jì)時精度主要取決于外置晶體，請綜合考慮晶體頻率誤置高精度集成RTC。PWM0~34core電源調(diào)壓。PWM0：控制VDD電源電壓；PWM1：控制DDR電源電壓；PWM2：控制MEDIA電源電壓；PWM3：控制CPU電Hi3519V1005Uart接口，Uart0、Uart3Uart42線串口，Uart1和Uart2Uart0Uart3Uart1復(fù)用，Uart4Uart21-1531-163.3VRTC_INRTC_OUTAudio3.3V3.3V3.3V3.3VETH1.8V3.3V電源必須提供，1.8V3.3V電源必須提供，1.8V3.3V1.8V3.3VPCBPinH14，H15，J15，H13，J142100nF電容，12.2uF容，1個4.7uF電容。DDRIOPLL電容組成π型濾波電路。如圖2-1和圖2-2所示。成π型濾波電路。如圖2-3和圖2-4所示。組成π型濾波電路。如圖2-5和圖2-6所示。AVDD33_AC3.3V之間用磁珠（1000Ω@100M）進(jìn)行隔離，并在靠近芯片管腳的位置至少放置一個4.7uF電容。AVDD33_VDAC3.3V之間用磁珠（1000Ω@100M）進(jìn)行隔離，并在靠近芯片管腳的位置至少放置一個2.2uF電容。Hi3519V100DDRHI3519REFB的設(shè)計(jì)。對于六FLASHSPI1-51-NAND基準(zhǔn)，誤差控制在500mil以內(nèi)；GMACPCB差控制在500mil以內(nèi)；差控制在500mil以內(nèi)；VedioInputPCB號線長為基準(zhǔn)，偏差控制在±300mil以