嵌入式系統(tǒng)的軟硬件設(shè)計-硬件基礎(chǔ)課件

嵌入式系統(tǒng)的軟硬件設(shè)計2.硬件基礎(chǔ).1嵌入式系統(tǒng)的軟硬件設(shè)計2.硬件基礎(chǔ).1嵌入式系統(tǒng)的硬件基礎(chǔ)多媒體設(shè)備Flash操作系統(tǒng)（OS）軟件結(jié)構(gòu)硬件架構(gòu)應(yīng)用程序處理器BootloaderSDRAM總線顯示設(shè)備輸入設(shè)備通信接口模擬/數(shù)字轉(zhuǎn)換電路.2嵌入式系統(tǒng)的硬件基礎(chǔ)多媒體設(shè)備Flash操作系統(tǒng)（OS）軟件主要內(nèi)容2.1ARM微處理器基礎(chǔ)2.2嵌入式微處理器的片內(nèi)功能模塊.3主要內(nèi)容2.1ARM微處理器基礎(chǔ).32.1ARM微處理器基礎(chǔ)ARM處理器的數(shù)據(jù)格式ARM處理器的存儲器格式ARM處理器的工作模式ARM異常處理ARM處理器的寄存器組織.42.1ARM微處理器基礎(chǔ)ARM處理器的數(shù)據(jù)格式.4ARM處理器的數(shù)據(jù)格式ARM的數(shù)據(jù)類型數(shù)據(jù)類型長度Byte8Halfword16Word32111098字876半字654半字43字節(jié)32字節(jié)21字節(jié)10字節(jié)0ARM的操作數(shù)均面向32位，只有數(shù)據(jù)傳輸指令支持字節(jié)和半字的數(shù)據(jù)類型。字節(jié)和半字的數(shù)據(jù)均擴(kuò)展到32位參與運(yùn)算和處理。.5ARM處理器的數(shù)據(jù)格式ARM的數(shù)據(jù)類型數(shù)據(jù)類型長度Byte82.ARM的存儲器格式

ARM有兩種存儲格式：大端存儲格式和小端存儲格式。大端存儲格式：低地址中存放的是字?jǐn)?shù)據(jù)的高字節(jié)，高地址存放的是字?jǐn)?shù)據(jù)的低字節(jié)。32位字的大端存儲格式.62.ARM的存儲器格式ARM有兩種存儲格式：大端存儲格式2.ARM的存儲器格式小端存儲格式：低地址中存放的是字?jǐn)?shù)據(jù)的低字節(jié)，高地址存放的是字?jǐn)?shù)據(jù)的高字節(jié)。16位結(jié)構(gòu)的半字的大端存儲格式.72.ARM的存儲器格式小端存儲格式：低地址中存放的是字?jǐn)?shù)據(jù)的3.指令存儲ARM的存儲器有數(shù)據(jù)存儲器和程序存儲器兩種（51單片機(jī)為統(tǒng)一存儲）；51單片機(jī)的指令長度不等，指令代碼的存放的起始地址沒有規(guī)律；ARM的指令長度相同：ARM指令為4個字節(jié)，起始地址被4整除；Thumb指令為2個字節(jié)，起始地址被2整除；0x2003、0x2007不是正確的指令地址。.83.指令存儲ARM的存儲器有數(shù)據(jù)存儲器和程序存儲器兩種（514.數(shù)據(jù)存儲51單片機(jī)所有的數(shù)據(jù)是8位，單字節(jié)的，對數(shù)據(jù)的操作不會出現(xiàn)異常；ARM處理器對數(shù)據(jù)操作時，必須找到正確的地址;對32位數(shù)據(jù)操作時，地址數(shù)據(jù)的末兩位必須全為0；對16位半字進(jìn)行操作時，地址數(shù)據(jù)的末位應(yīng)該為0；思考：如果上述條件不符合，會怎么樣？地址對準(zhǔn)與非地址對準(zhǔn)：通常把正確的地址入口稱為地址對準(zhǔn)；把不正確的地址入口稱為非地址對準(zhǔn)。.94.數(shù)據(jù)存儲51單片機(jī)所有的數(shù)據(jù)是8位，單字節(jié)的，對數(shù)據(jù)的操32位的地址對準(zhǔn)稱為字對準(zhǔn)；16位的地址對準(zhǔn)稱為半字對準(zhǔn)。在ARM中，如果存儲單元的地址沒有遵守對齊規(guī)則，則稱為非對齊的存儲訪問操作。非對齊的指令預(yù)取操作非對齊的數(shù)據(jù)訪問操作5.非對齊的存儲訪問操作

.1032位的地址對準(zhǔn)稱為字對準(zhǔn)；5.非對齊的存儲訪問操作.10非對齊的指令預(yù)取操作

非對齊的指令預(yù)取操作只會出現(xiàn)在跳轉(zhuǎn)時；當(dāng)處理器處于ARM狀態(tài)期間，如果寫入到寄存器PC中的值是非字對齊的，指令執(zhí)行的結(jié)果不可預(yù)知，地址值中最低兩位被忽略。當(dāng)處理器處于THUMB狀態(tài)期間，如果寫入到寄存器PC中的值是非半字對齊的，指令執(zhí)行的結(jié)果不可預(yù)知，地址值中最低位被忽略。.11非對齊的指令預(yù)取操作非對齊的指令預(yù)取操作只會出現(xiàn)在跳轉(zhuǎn)時；非對齊的數(shù)據(jù)訪問操作

對于Load/Store操作，如果是非對齊的數(shù)據(jù)訪問操作，系統(tǒng)定義了三種可能的結(jié)果：執(zhí)行的結(jié)果不可預(yù)知；忽略字單元地址的低兩位的值或半字單元地址的最低位的值；由存儲系統(tǒng)實(shí)現(xiàn)忽略字單元地址的低兩位的值或忽略半字單元地址的最低位的值，即該地址值原封不動地送到存儲系統(tǒng)；哪種結(jié)果會出現(xiàn)，取決于處理器所執(zhí)行的指令.12非對齊的數(shù)據(jù)訪問操作對于Load/Store操作，如果是非6存儲管理單元（MMU）MMU是在ARM9以后出現(xiàn)的CPU內(nèi)部功能單元，主要負(fù)責(zé)進(jìn)行CPU和物理內(nèi)存之間進(jìn)行地址轉(zhuǎn)換，主要工作如下：虛擬存儲空間到物理存儲空間的映射，即從虛擬地址到物理地址的轉(zhuǎn)換；存儲器訪問權(quán)限的控制；設(shè)置虛擬存儲空間的緩沖的特性；MMU的實(shí)現(xiàn)過程實(shí)際上就是一個查表映射的過程，其關(guān)鍵是頁表。.136存儲管理單元（MMU）MMU是在ARM9以后出現(xiàn)的CPUARM處理器的工作狀態(tài)和工作模式ARM狀態(tài)與Thumb狀態(tài)ARM處理器有兩種工作狀態(tài)：ARM工作狀態(tài)：處理器執(zhí)行32位的ARM指令；Thumb工作狀態(tài)：處理器執(zhí)行16位Thumb指令。ARM狀態(tài)是默認(rèn)狀態(tài)，系統(tǒng)復(fù)位后自動進(jìn)入ARM狀態(tài)；ARM狀態(tài)與Thumb狀態(tài)可以相互切換，不影響處理器的模式和寄存器的內(nèi)容；.14ARM處理器的工作狀態(tài)和工作模式ARM狀態(tài)與Thumb狀態(tài)工作狀態(tài)的切換ARM狀態(tài)與Thumb狀態(tài)可以互相切換；切換方式有：特殊指令或某些特定的情形發(fā)生；由ARM切換到Thumb狀態(tài)當(dāng)操作數(shù)寄存器的狀態(tài)位（位[0]）為1時，可以采用執(zhí)行BX指令的方法，使微處理器從ARM狀態(tài)切換到Thumb狀態(tài)；當(dāng)處理器處于Thumb狀態(tài)時發(fā)生異常（如IRQ、FIQ等）時，處理器強(qiáng)制切換到ARM狀態(tài)，然后在異常處理返回時，自動切換到Thumb狀態(tài)。帶交換的分支指令.15工作狀態(tài)的切換ARM狀態(tài)與Thumb狀態(tài)可以互相切換；帶交換工作狀態(tài)的切換由Thumb切換到ARM狀態(tài)

當(dāng)操作數(shù)寄存器的狀態(tài)位（位[0]）為0時，執(zhí)行BX指令時可以使微處理器從Thumb狀態(tài)切換到ARM狀態(tài)。在處理器進(jìn)行異常處理時，把PC指針放入異常模式鏈接寄存器中，并從異常向量地址開始執(zhí)行程序，也可以使處理器切換到ARM狀態(tài)。.16工作狀態(tài)的切換由Thumb切換到ARM狀態(tài).162.ARM處理器的工作模式處理器模式描述用戶模式（Usr）ARM處理器正常的程序執(zhí)行狀態(tài)快速中斷模式Fiq）用于高速數(shù)據(jù)傳輸或通道處理標(biāo)準(zhǔn)中斷模式Irq）用于通用的中斷處理管理模式（Svc）操作系統(tǒng)使用的保護(hù)模式中止模式（Abt）用于虛擬存儲及存儲保護(hù)未定義模式（Und）出現(xiàn)未定義指令終止時進(jìn)入該模式系統(tǒng)模式（Sys）運(yùn)行具有特權(quán)的操作系統(tǒng)任務(wù).172.ARM處理器的工作模式處理器模式描述用戶模式（Usr）特權(quán)模式下，程序可以訪問所有的系統(tǒng)資源，也可以任意地進(jìn)行處理器模式的切換。在用戶模式中運(yùn)行的應(yīng)用程序不能夠訪問一些受操作系統(tǒng)保護(hù)的系統(tǒng)資源，也不能直接進(jìn)行處理器模式的切換。用戶模式和特權(quán)模式處理器模式用戶模式（Usr）特權(quán)模式系統(tǒng)模式（Sys）異常模式（others）.18特權(quán)模式下，程序可以訪問所有的系統(tǒng)資源，也可以任意地進(jìn)行處理模式切換處理器模式可通過軟件切換，也可通過外部中斷或者異常處理過程進(jìn)行切換。當(dāng)應(yīng)用程序發(fā)生異常中斷時，處理器進(jìn)入相應(yīng)的異常模式。系統(tǒng)模式并不是通過異常進(jìn)入的，它和用戶模式具有完全一樣的寄存器。但是系統(tǒng)模式屬于特權(quán)模式，可以訪問所有的系統(tǒng)資源，也可以直接進(jìn)行處理器模式切換。它主要供操作系統(tǒng)任務(wù)使用。.19模式切換處理器模式可通過軟件切換，也可通過外部中斷或者異常處ARM的異常處理

當(dāng)內(nèi)部或者外部源產(chǎn)生并引發(fā)處理器（暫時）中止正常的程序執(zhí)行流程，轉(zhuǎn)而處理突發(fā)事件，稱之為異常；異常不等同于中斷，異常中涵蓋了常見的中斷。在處理異常之前，當(dāng)前處理器的狀態(tài)必須保留，這樣當(dāng)異常處理完成之后，當(dāng)前程序可以繼續(xù)執(zhí)行。處理器允許多個異常同時發(fā)生，它們將會按固定的優(yōu)先級進(jìn)行處理。.20ARM的異常處理當(dāng)內(nèi)部或者外部源產(chǎn)生并引發(fā)處理器（暫時）中異常類型

ARM支持7類異常，異常發(fā)生后，強(qiáng)制處理器從異常類型對應(yīng)的固定存儲器地址開始執(zhí)行程序；異常類型：復(fù)位：按下復(fù)位按鈕或軟件設(shè)置的復(fù)位，使得ARM處理器進(jìn)入復(fù)位異常處理；軟件中斷異常：有指令SWI觸發(fā)，使處理器立即進(jìn)入管理模式，以請求特定的管理功能；.21異常類型ARM支持7類異常，異常發(fā)生后，強(qiáng)制處理器從異常類異常類型預(yù)取中止：存儲器系統(tǒng)發(fā)出abort信號，表明處理器預(yù)取的地址不存在或者該地址不允許當(dāng)前指令訪問，若處理器試圖讀取該地址的指令，則產(chǎn)生預(yù)取中止；數(shù)據(jù)訪問中止：與3類似，處理器試圖讀取不存在或者不允許的地址的數(shù)據(jù)時，產(chǎn)生數(shù)據(jù)中止；IRQ：屬于正常的中斷請求，可通過對處理器的nIRQ引腳輸入低電平產(chǎn)生；.22異常類型預(yù)取中止：存儲器系統(tǒng)發(fā)出abort信號，表明處理器預(yù)異常類型快速中斷請求（FIR）異常：處理器的FIQ引腳輸入有效，產(chǎn)生FIR異常；FIQ異常是為了支持?jǐn)?shù)據(jù)傳輸或者通道處理而設(shè)計的；未定義指令異常：ARM處理外部協(xié)處理器指令時，必須等待外協(xié)處理器應(yīng)答，若外協(xié)處理器沒有響應(yīng)，則出現(xiàn)未定義指令異常；ARM處理器從程序存儲器中取出一條指令，譯碼時發(fā)現(xiàn)該指令非有效指令，則出現(xiàn)未定義指令異常；.23異常類型快速中斷請求（FIR）異常：處理器的FIQ引腳輸入有異常的優(yōu)先級復(fù)位數(shù)據(jù)中止FIQIRQ預(yù)取中止未定義和SWI其中FIQ、IRQ以及SWI一般是人為設(shè)定，為完成某種功能。高低.24異常的優(yōu)先級復(fù)位高.24異常處理－進(jìn)入異常

當(dāng)一個異常出現(xiàn)以后，ARM微處理器會執(zhí)行以下幾步操作：將下一條指令的地址存入相應(yīng)連接寄存器LR。將CPSR（當(dāng)前程序狀態(tài)寄存器）復(fù)制到相應(yīng)的SPSR（備份的程序狀態(tài)寄存器）中。根據(jù)異常類型，強(qiáng)制設(shè)置CPSR的運(yùn)行模式位。強(qiáng)制PC從相關(guān)的異常向量地址取下一條指令執(zhí)行，從而跳轉(zhuǎn)到相應(yīng)的異常處理程序處。.25異常處理－進(jìn)入異常當(dāng)一個異常出現(xiàn)以后，ARM微處理器會執(zhí)行異常處理－從異常返回異常處理完畢之后，ARM微處理器會執(zhí)行以下幾步操作從異常返回：將連接寄存器LR的值減去相應(yīng)的偏移量后送到PC中。將SPSR復(fù)制回CPSR中。若在進(jìn)入異常處理時設(shè)置了中斷禁止位，要在此清除。.26異常處理－從異常返回異常處理完畢之后，ARM微處理器會執(zhí)行以預(yù)取與自修改代碼預(yù)取指令：在當(dāng)前指令還沒有執(zhí)行完之前，就從存儲器中取指令；自修改代碼：異常出現(xiàn)時，在當(dāng)前代碼后，所有預(yù)取指令都被忽略掉，開始執(zhí)行在異常向量中的指令；轉(zhuǎn)移發(fā)生時，從超出分支指令的順序位置預(yù)取的任何指令都被忽略掉。.27預(yù)取與自修改代碼預(yù)取指令：在當(dāng)前指令還沒有執(zhí)行完之前，就從存ARM處理器的寄存器組織

ARM微處理器共有37個32位寄存器，其中31個為通用寄存器，6個為狀態(tài)寄存器。這些寄存器不能被同時訪問，具體哪些寄存器是可編程訪問的，取決微處理器的工作狀態(tài)及具體的工作模式。在ARM工作狀態(tài)、任意工作模式下，通用寄存器R14～R0、程序計數(shù)器PC、一個或兩個狀態(tài)寄存器都是可訪問的。.28ARM處理器的寄存器組織ARM微處理器共有37個32位寄存1）ARM狀態(tài)下的通用寄存器組織.291）ARM狀態(tài)下的通用寄存器組織.291）ARM狀態(tài)下的通用寄存器組織

通用寄存器包括R0～R15，可以分為三類：未分組寄存器R0～R7分組寄存器R8～R14程序計數(shù)器PC(R15)

未分組寄存器R0～R7在所有的運(yùn)行模式下，R0～R7都指向同一個物理寄存器，即使用相同的物理寄存器；在異常處理進(jìn)行運(yùn)行模式轉(zhuǎn)換時，可能會造成寄存器中數(shù)據(jù)的破壞，因此進(jìn)入異常處理時需要保護(hù)現(xiàn)場。.301）ARM狀態(tài)下的通用寄存器組織通用寄存器包括R0分組寄存器—R8～R12R8～R12所對應(yīng)的物理寄存器與處理器當(dāng)前的運(yùn)行模式有關(guān)：每個寄存器對應(yīng)兩個不同的物理寄存器；當(dāng)使用fiq模式時，訪問寄存器R8_fiq～R12_fiq；當(dāng)使用除fiq模式以外的其他模式時，訪問寄存器R8_usr～R12_usr。R13、R14是比較特殊的寄存器，每個寄存器對應(yīng)6個不同的物理寄存器；用戶模式與系統(tǒng)模式共用一個，另外5個物理寄存器對應(yīng)于其他5種不同的運(yùn)行模式；.31分組寄存器—R8～R12R8～R12所對應(yīng)的物理寄存器與處分組寄存器—堆棧指針（SP）R13R13在ARM指令中常用作堆棧指針；在Thumb指令集中，某些指令強(qiáng)制性的要求使用R13作為堆棧指針。每種處理器模式都將R13初始化為指向該模式專用的棧地址；進(jìn)入異常模式時，可以將需要保護(hù)的寄存器放入R13所指向的堆棧，而當(dāng)程序從異常模式返回時，則從對應(yīng)的堆棧中恢復(fù)。.32分組寄存器—堆棧指針（SP）R13R13在ARM指令中常用作分組寄存器—連接寄存器（LR）R14R14也稱作子程序連接寄存器；當(dāng)執(zhí)行BL子程序調(diào)用指令時，處理器自動把調(diào)用處的地址存放在R14中。子程序執(zhí)行完后，使用一條指令將R14的地址恢復(fù)給程序計數(shù)器PC；ARM執(zhí)行異常中斷時，硬件也自動把程序中斷處的地址拷貝到R14，中斷服務(wù)完成后，使用一條指令把R14的地址值恢復(fù)給PC；指令：MOVPC,R14orBXLR.33分組寄存器—連接寄存器（LR）R14R14也稱作子程序連接寄程序計數(shù)器PC(R15)ARM狀態(tài)下，位[1:0]為0，位[31:2]用于保存PC；Thumb狀態(tài)下，位[0]為0，位[31:1]用于保存PC；R15是隨時變化的，允許使用指令對其讀寫；指令讀出的R15值是指令地址＋8（4），用于快速的對臨近的指令和數(shù)據(jù)進(jìn)行位置無關(guān)的尋址；將寫到R15中的值作為指令地址，并以此地址發(fā)生轉(zhuǎn)移；對R15的賦值必須要有十分的把握！.34程序計數(shù)器PC(R15)ARM狀態(tài)下，位[1:0]為0，位[2）程序狀態(tài)寄存器(CPSR/SPSR)寄存器R16用作CPSR；CPSR可在任何運(yùn)行模式下被訪問，它包括一些程序狀態(tài)位和一些程序控制位；R16是各種模式下的通用狀態(tài)寄存器；各異常模式下又有一個專用的SPSR（備份的程序狀態(tài)寄存器）；異常發(fā)生時，處理器自動將CPSR的值存儲到SPSR；從異常退出時，返回程序時，處理器自動把SPSR中保存的程序狀態(tài)恢復(fù)到CPSR。.352）程序狀態(tài)寄存器(CPSR/SPSR)寄存器R16用作C2）程序狀態(tài)寄存器(CPSR/SPSR)用戶模式和系統(tǒng)模式?jīng)]有SPSR，在這兩種模式下訪問SPSR，結(jié)果不可預(yù)知。.362）程序狀態(tài)寄存器(CPSR/SPSR)用戶模式和系統(tǒng)模式程序狀態(tài)寄存器的條件標(biāo)志位標(biāo)志位含義N當(dāng)前指令運(yùn)算結(jié)果的bit[31]的值；ZZ=1：運(yùn)算的結(jié)果為零或者比較結(jié)果相同；Z=0表示運(yùn)算的結(jié)果為非零；C加法運(yùn)算結(jié)果進(jìn)位時，C=1；減法運(yùn)算借位時，C=0；移位操作的非加/減運(yùn)算指令，C為移出的最后一位；其他的非加/減運(yùn)算指令，C的值通常不改變。V加/減法運(yùn)算指令，V=1表示符號位溢出。對于其他的非加/減運(yùn)算指令，V的值通常不改變。Q在ARMv5及以上版本的E系列處理器中，Q標(biāo)志指示DSP運(yùn)算指令是否溢出。.37程序狀態(tài)寄存器的條件標(biāo)志位標(biāo)志位含義N當(dāng)前指令運(yùn)算結(jié)果的bi程序狀態(tài)寄存器的控制位

狀態(tài)寄存器的低8位（I、F、T和M[4：0]）稱為控制位;發(fā)生異常時這些位可以被改變。特權(quán)模式下，這些位也可以由程序修改。中斷禁止位I、F：I=1禁止IRQ中斷；F=1禁止FIQ中斷。T運(yùn)行狀態(tài)控制位，用于控制指令執(zhí)行T＝0指示ARM執(zhí)行；T＝1指示Thumb執(zhí)行。.38程序狀態(tài)寄存器的控制位狀態(tài)寄存器的低8位（I、F、T和M[運(yùn)行模式位M[4：0]是模式位，決定處理器的運(yùn)行模式：M[4:0]處理器模式10000用戶模式10001FIQ模式10010IRQ模式10011管理模式10111中止模式11011未定義模式11111系統(tǒng)模式程序狀態(tài)寄存器的控制位.39運(yùn)行模式位M[4：0]是模式位，決定處理器的運(yùn)行模式：程序影響CPSR的指令影響條件標(biāo)志位的指令：比較指令：CMP，CMN；測試指令：TEQ，TST；算術(shù)指令：ADDS，MUL邏輯指令：MSR，MRC，LDM一些帶“位設(shè)置”的算術(shù)和邏輯指令的變種指令；.40影響CPSR的指令影響條件標(biāo)志位的指令：.40Thumb狀態(tài)下的寄存器組織

Thumb狀態(tài)下的寄存器集是ARM狀態(tài)下寄存器集的一個子集；程序可以直接訪問8個通用寄存器（R7～R0）、程序計數(shù)器（PC）、堆棧指針（SP）、連接寄存器（LR）和CPSR；同樣，每一種特權(quán)模式下都有一組SP、LR和SPSR；.41Thumb狀態(tài)下的寄存器組織Thumb狀態(tài)下的寄存器集是AThumb狀態(tài)下的寄存器組織圖.42Thumb狀態(tài)下的寄存器組織圖.42Thumb狀態(tài)下與ARM狀態(tài)下的寄存器關(guān)系圖.43Thumb狀態(tài)下與ARM狀態(tài)下的寄存器關(guān)系圖.43THUMB狀態(tài)下訪問高位寄存器

（R8～R12，Hi-registers）

在Thumb狀態(tài)下，高位寄存器R8～R12并不是標(biāo)準(zhǔn)寄存器集的一部分，但可使用匯編語言程序受限制地訪問這些寄存器；使用帶特殊變量的MOV指令，數(shù)據(jù)可以在低位寄存器和高位寄存器之間進(jìn)行傳送；高位寄存器的值可以使用CMP和ADD指令進(jìn)行比較，或加上低位寄存器中的值。

.44THUMB狀態(tài)下訪問高位寄存器

（R8～R12，Hi-regS3C2410X內(nèi)核.45S3C2410X內(nèi)核.45嵌入式微處理器常用的內(nèi)部模塊通用總線接口（GPIO）先進(jìn)中斷控制器（AIC）串、并口（USART，PIO）定時器（TC）A/D和D/A….46嵌入式微處理器常用的內(nèi)部模塊通用總線接口（GPIO）.46通用總線接口（GPIO）主要功能：用于產(chǎn)生訪問片外存儲器和外部器件的信號；特性：EBI的尋址能力為64M，具有8個片選線和24條地址線，地址線的高4位與片選線復(fù)用；16位數(shù)據(jù)線可以配置為8位或16位；獨(dú)立的讀寫控制線允許微處理器與外設(shè)直接接口；.47通用總線接口（GPIO）主要功能：用于產(chǎn)生訪問片外存儲器和外EBI引腳描述名稱描述類型A0~A23地址總線OD0~D15數(shù)據(jù)總線I/ONCS0~NCS3片選（低電平有效）OCS4~CS7片選（高電平有效）ONRD讀使能ONWR0~NWR1低、高字節(jié)寫使能ONOE輸出使能ONEW寫使能ONLB，NUB低字節(jié)和高字節(jié)選擇線ONWAIT等待請求I.48EBI引腳描述名稱描述類型A0~A23地址總線OD0~D15EBI_MCRALE：地址線使能，決定有效的地址線及片選線數(shù)目。ALE有效地址位尋址空間有效片選0XXA20～A2316M無100A20～A228MCS4101A20，A214MCS4，CS5110A202MCS4～CS6111無1MCS4～CS7DRP選擇的數(shù)據(jù)讀協(xié)議0外部存儲器的讀協(xié)議為標(biāo)準(zhǔn)讀協(xié)議1外部存儲器的讀協(xié)議為早讀協(xié)議.49EBI_MCRALE：地址線使能，決定有效的地址線及片選線數(shù)EBI_CSR片選寄存器DBW數(shù)據(jù)總線寬度00保留0116位108位11保留WSE：等待狀態(tài)使能0禁止等待狀態(tài)發(fā)生器，不插入等待狀態(tài)；1使能等待狀態(tài)器NWS標(biāo)準(zhǔn)等待狀態(tài)數(shù)目.50EBI_CSR片選寄存器DBW數(shù)據(jù)總線寬度00保留0116位PAGES頁容量/MB基地址有效位數(shù)00112位（31～20）01410位（31～22）02168位（31～24）03646位（31～26）TDF為設(shè)置數(shù)據(jù)浮空輸出時間，一共3bits，其值對應(yīng)數(shù)據(jù)傳送之后加入的周期數(shù)。EBI_CSR各位域的作用.51PAGES頁容量/MB基地址有效位數(shù)00112位（31～20BAT選擇的字節(jié)訪問類型0字節(jié)寫訪問（支持兩個字節(jié)的寫和一個字節(jié)讀信號，用來連接兩個8位器件以合成16位存儲頁）1字節(jié)選擇訪問（可以通過兩個字節(jié)選擇線以及獨(dú)立的讀/寫信號分別訪問高/低字節(jié)，用來在一個存儲頁連接16位器件）CSEN：片選使能0：片選禁止1：片選使能BA：基地址包含基地址最高的位。若頁容量大于1M，EBI譯碼器將忽略基地址中沒有用到的位。.52BAT選擇的字節(jié)訪問類型0字節(jié)寫訪問（支持兩個字節(jié)的寫和一個8位數(shù)據(jù)總線的連接16位數(shù)據(jù)總線的連接EBI與外部存儲器連接示例.538位數(shù)據(jù)總線的連接16位數(shù)據(jù)總線的連接EBI與外部存儲器連接兩個8位存儲器數(shù)據(jù)總線的連接.54兩個8位存儲器數(shù)據(jù)總線的連接.54不能選擇字節(jié)訪問的16位存儲器數(shù)據(jù)總線的連接一個16位存儲器數(shù)據(jù)總線的連接（可8位、16位訪問）.55不能選擇字節(jié)訪問的16一個16位存儲器數(shù)據(jù)總線的連接（可8位先進(jìn)中斷控制器AICAIC是一個具有8優(yōu)先級、可單獨(dú)屏蔽的向量中斷控制器。AIC方框圖.56先進(jìn)中斷控制器AICAIC是一個具有8優(yōu)先級、可單獨(dú)屏蔽的向中斷源AIC最多支持32個中斷源，具體為：中斷源中斷名稱中斷描述中斷源中斷名稱中斷描述0FIQ快速中斷7WDIRQ看門狗中斷1SWIRQ軟件中斷8PIOIRQ并行I/O2US0IRQUSART016IRQ0外部中斷03US1IRQUSART117IRQ1外部中斷14TC0IRQ定時器018IRQ2外部中斷25TC1IRQ定時器1others－保留6TC2IRQ定時器2.57中斷源AIC最多支持32個中斷源，具體為：中斷源中斷名稱中斷中斷源NFIQ只能由FIQ引腳產(chǎn)生，而NIRQ則可以由片內(nèi)外圍及外部中斷請求線IRQ0-IRQ2產(chǎn)生；允許用戶定義不同NIRQ中斷源的優(yōu)先級；內(nèi)部中斷源可編程為電平敏感中斷或邊沿觸發(fā)中斷；外部中斷可編程為上升沿、下降沿和高電平、低電平中斷敏感。.58中斷源NFIQ只能由FIQ引腳產(chǎn)生，而NIRQ則可以由片內(nèi)外中斷控制若AIC同時接收到多個中斷，則具有最高優(yōu)先級的中斷優(yōu)先；若中斷級別相同，則中斷源編號低的優(yōu)先。由中斷使能命令寄存器（IECR）和中斷禁止命令寄存器（IMR）使能或者禁止所有中斷源；通過中斷標(biāo)志設(shè)置命令寄存器（ISCR）和中斷標(biāo)志清除命令寄存器（ICCR），可以單獨(dú)地設(shè)置或者清除所有被編程為邊沿觸發(fā)的中斷標(biāo)志；.59中斷控制若AIC同時接收到多個中斷，則具有最高優(yōu)先級的中斷優(yōu)軟件中斷必須編程為邊沿觸發(fā)，以便通過寫AIC_ICCR來置位和清除中斷標(biāo)志；偽中斷：若處理器核已檢測到NIRQ，但還未讀中斷向量寄存器（IVR），此時AIC撤銷了NIRQ；偽中斷可能發(fā)生的情況：對于任一電平敏感的中斷，在處理器核檢測到中斷有效的同時，AIC撤銷了中斷信號；在軟件通過操作中斷禁止命令寄存器禁止某一中斷的同時，此中斷施加了。.60軟件中斷必須編程為邊沿觸發(fā)，以便通過寫AIC_ICCR來置當(dāng)處理器核在沒有中斷掛起的時候去讀IVR也會引發(fā)偽中斷。一旦AIC進(jìn)入偽中斷，只要偽中斷未被確認(rèn)，AIC就不能再向處理器核施加NIRQ和NFIQ；因此必須在中斷返回前，通過在偽中斷例程里寫中斷結(jié)束命令寄存器（AIC_EOICR）的方式確認(rèn)偽中斷。.61當(dāng)處理器核在沒有中斷掛起的時候去讀IVR也會引發(fā)偽中斷。.6PIO口（可編程IO口）PIO口的32個引腳