《計(jì)算機(jī)組成原理第1-5章課后習(xí)題部分答案》

計(jì)算機(jī)系統(tǒng)概論第一章

1.什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件？硬件和軟件哪個(gè)更重要？

解：P3

計(jì)算機(jī)系統(tǒng)——計(jì)算機(jī)硬件、軟件和數(shù)據(jù)通信設(shè)備的物理或邏輯的綜合體。

計(jì)算機(jī)硬件——計(jì)算機(jī)的物理實(shí)體。

計(jì)算機(jī)軟件——計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。

硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。

5.馮·諾依曼計(jì)算機(jī)的特點(diǎn)是什么？

解：馮氏計(jì)算機(jī)的特點(diǎn)是：P9

·由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成；

·指令和數(shù)據(jù)以同一形式（二進(jìn)制形式）存于存儲(chǔ)器中；

·指令由操作碼、地址碼兩大部分組成；

·指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序取出執(zhí)行；

·以運(yùn)算器為中心（原始馮氏機(jī)）。

7.解釋下列概念：

主機(jī)、CPU、主存、存儲(chǔ)單元、存儲(chǔ)元件、存儲(chǔ)基元、存儲(chǔ)元、存儲(chǔ)字、存儲(chǔ)字長、存儲(chǔ)容量、機(jī)器字長、指令字長。

解：P10

主機(jī)——是計(jì)算機(jī)硬件的主體部分，由CPU+MM（主存或內(nèi)存）組成；

CPU——中央處理器（機(jī)），是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器+控制器組成；

主存——計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲(chǔ)器，為計(jì)算機(jī)的主要工作存儲(chǔ)器，可隨機(jī)存??；

存儲(chǔ)單元——可存放一個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存儲(chǔ)單位；

存儲(chǔ)元件——存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單位，又叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存取；

存儲(chǔ)字——一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的邏輯單位；

存儲(chǔ)字長——一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的位數(shù)；

存儲(chǔ)容量——存儲(chǔ)器中可存二進(jìn)制代碼的總量；

機(jī)器字長——CPU能同時(shí)處理的數(shù)據(jù)位數(shù)；

指令字長——一條指令的二進(jìn)制代碼位數(shù)；

8.解釋下列英文縮寫的中文含義：

CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS

解：

CPU——CentralProcessingUnit，中央處理機(jī)（器），見7題；

PC——ProgramCounter，程序計(jì)數(shù)器，存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)形成下一條指令地址的計(jì)數(shù)器；

IR——InstructionRegister，

指令寄存器，存放當(dāng)前正在執(zhí)行的指令的寄存器；

CU——ControlUnit，控制單元（部件），控制器中產(chǎn)生微操作命令序列的部件，為控制器的核心部件；

ALU——ArithmeticLogicUnit，算術(shù)邏輯運(yùn)算單元，運(yùn)算器中完成算術(shù)邏輯運(yùn)算的邏輯部件；

ACC——Accumulator，累加器，運(yùn)算器中運(yùn)算前存放操作數(shù)、運(yùn)算后存放運(yùn)算結(jié)果的寄存器；

MQ——Multiplier-QuotientRegister，乘商寄存器，乘法運(yùn)算時(shí)存放乘數(shù)、除法時(shí)存放商的寄存器。

X——此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù)；

MAR——MemoryAddressRegister，存儲(chǔ)器地址寄存器，內(nèi)存中用來存放欲訪問存儲(chǔ)單元地址的寄存器；

MDR——MemoryDataRegister，存儲(chǔ)器數(shù)據(jù)緩沖寄存器，主存中用來存放從某單元讀出、或?qū)懭肽炒鎯?chǔ)單元數(shù)據(jù)的寄存器；

I/O——Input/Outputequipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送；

MIPS——MillionInstructionPerSecond，每秒執(zhí)行百萬條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位；

CPI——CyclePerInstruction，執(zhí)行一條指令所需時(shí)鐘周期數(shù)，計(jì)算機(jī)運(yùn)算速度指標(biāo)計(jì)量單位之一；

FLOPS——FloatingPointOperationPerSecond，每秒浮點(diǎn)運(yùn)算次數(shù)，計(jì)算機(jī)運(yùn)算速度計(jì)量單位之一。

10.指令和數(shù)據(jù)都存于存儲(chǔ)器中,計(jì)算機(jī)如何區(qū)分它們？

解：計(jì)算機(jī)硬件主要通過不同的時(shí)間段來區(qū)分指令和數(shù)據(jù)，即：取指周期（或取指微程序）取出的既為指令，執(zhí)行周期（或相應(yīng)微程序）取出的既為數(shù)據(jù)。

另外也可通過地址來源區(qū)分，從PC指出的存儲(chǔ)單元取出的是指令，由指令地址碼部分提供操作數(shù)地址。

返回目錄系統(tǒng)總線第三章1.

什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？

解：總線是多個(gè)部件共享的傳輸部件；

總線傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只能有一路信息在總線上傳輸，即分時(shí)使用；

為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。4.為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏感？

解：總線判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問題；

常見的集中式總線控制有三種：

鏈?zhǔn)讲樵儭⒂?jì)數(shù)器查詢、獨(dú)立請(qǐng)求；

特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器查詢方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過程較復(fù)雜；獨(dú)立請(qǐng)求方式判優(yōu)速度最快，但硬件器件用量大，連線多，成本較高。5.解釋下列概念：總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制。

解：

總線的主設(shè)備（主模塊）——指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；

總線的從設(shè)備（從模塊）——指一次總線傳輸期間，配合主設(shè)備完成傳輸?shù)脑O(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來的命令；

總線的傳輸周期——總線完成一次完整而可靠的傳輸所需時(shí)間；

總線的通信控制——指總線傳送過程中雙方的時(shí)間配合方式。6.試比較同步通信和異步通信。

解：

同步通信——由統(tǒng)一時(shí)鐘控制的通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯下降。適合于速度差別不大的場合；

異步通信——不由統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工作效率。8.為什么說半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)？

解：

半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間。

10.為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plugandplay？哪些總線有這一特點(diǎn)？

解：

總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；

目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等；

plugandplay——即插即用，EISA、PCI等具有此功能。11.畫一個(gè)具有雙向傳輸功能的總線邏輯圖。

解：此題實(shí)際上是要求設(shè)計(jì)一個(gè)雙向總線收發(fā)器，設(shè)計(jì)要素為三態(tài)、方向、使能等控制功能的實(shí)現(xiàn)，可參考74LS245等總線緩沖器芯片內(nèi)部電路。邏輯圖如下：（n位）GDIRA1B1AnBn……………………12.設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：

（1）設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)D→A、D→B和D→C寄存器間的傳送；

（2）設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：

T0時(shí)刻完成D→總線；

T1時(shí)刻完成總線→A；

T2時(shí)刻完成A→總線；

T3時(shí)刻完成總線→B。解：

（1）采用三態(tài)輸出的D型寄存器74LS374做A、B、C、D四個(gè)寄存器，其輸出可直接掛總線。A、B、C三個(gè)寄存器的輸入采用同一脈沖打入。注意-OE為電平控制，與打入脈沖間的時(shí)間配合關(guān)系為：-OE：CP：令：BUSA=BUSB=BUSC=CP；DBUS=-OE；當(dāng)CP前沿到來時(shí)，將DA、B、C?，F(xiàn)以8位總線為例，設(shè)計(jì)此電路，如下圖示：數(shù)據(jù)總線D7D0BUSA1Q8QOE1D8D374

D1Q8QOE1D8D374

A1Q8QOE1D8D374

B1Q8QOE1D8D374

CBUSCBUSBBUSDDBUSCBUSBBUSABUS（2）寄存器設(shè)置同（1），由于本題中發(fā)送、接收不在同一節(jié)拍，因此總線需設(shè)鎖存器緩沖，鎖存器采用74LS373（電平使能輸入）。節(jié)拍、脈沖配合關(guān)系如下：時(shí)鐘：CLK：節(jié)拍電平：Ti：打入脈沖：Pi：圖中，脈沖包在電平中，為了留有較多的傳送時(shí)間，脈沖設(shè)置在靠近電平后沿處。節(jié)拍、脈沖分配邏輯如下：二位格雷碼同步計(jì)數(shù)器1&&&&111GY0Y11/2139Y2ABY31CLKP0P1P2P3T0T1T2T3-T0-T1-T2-T3節(jié)拍、脈沖時(shí)序圖如下：時(shí)鐘：CLK：輸出：T0：T1：T2：T3：輸入：P0：P1：P2：P3：

以8位總線為例，電路設(shè)計(jì)如下：

（圖中，A、B、C、D四個(gè)寄存器與數(shù)據(jù)總線的連接方法同上。）>=11Q8QOE1D8D374

A1Q8QOE1D8D374

BBUSBDBUSCBUSBBUSABUSBUSA1Q8QOE1D8D374

DBUSD1Q8QOEG1D8D3731Q8QOE1D8DBUSC374

C>=1T1T3T0T2數(shù)據(jù)總線（D7~D0）令：A

BUS=-T2D

BUS=-T0BUS

A=P1BUS

B=P3返回目錄存儲(chǔ)器第四章4.說明存取周期和存取時(shí)間的區(qū)別。

解：存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取周期不僅包含操作時(shí)間，還包含操作后線路的恢復(fù)時(shí)間。即：

存取周期=存取時(shí)間+恢復(fù)時(shí)間

5.什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線寬度為32位，存取周期為200ns，則存儲(chǔ)器的帶寬是多少？

解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。

存儲(chǔ)器帶寬=1/200nsX32位

=160M位/秒=20MB/S=5M字/秒6.某機(jī)字長為32位，其存儲(chǔ)容量是64KB，按字編址它的尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。

解：存儲(chǔ)容量是64KB時(shí)，按字節(jié)編址的尋址范圍就是64KB，則：

按字尋址范圍=64KX8/32=16K字

按字節(jié)編址時(shí)的主存地址分配圖如下：0123…………65465534655327…………6553565533字地址HB—————字節(jié)地址—————LB048……65528655327.一個(gè)容量為16KX32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？

1KX4位，2KX8位，4KX4位，16KX1位，4KX8位，8KX8位

解：

地址線和數(shù)據(jù)線的總和=14+32=46根；

各需要的片數(shù)為：

1KX4：16KX32/1KX4=16X8=128片

2KX8：16KX32/2KX8=8X4=32片

4KX4：16KX32/4KX4=4X8=32片

16KX1：16KX32/16KX1=32片

4KX8：16KX32/4KX8=4X4=16片

8KX8：16KX32/8KX8=2X4=8片9.什么叫刷新？為什么要刷新？說明刷新有幾種方法。

解：刷新——對(duì)DRAM定期進(jìn)行的全部重寫過程；

刷新原因——因電容泄漏而引起的DRAM所存信息的衰減需要及時(shí)補(bǔ)充，因此安排了定期刷新操作；

常用的刷新方法有三種——集中式、分散式、異步式。

集中式：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新；

分散式：在每個(gè)讀/寫周期之后插入一個(gè)刷新周期，無CPU訪存死時(shí)間；

異步式：是集中式和分散式的折衷。10.半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有幾種？

解：半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有兩種：線選法和重合法。

線選法：地址譯碼信號(hào)只選中同一個(gè)字的所有位，結(jié)構(gòu)簡單，費(fèi)器材；

重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點(diǎn)即為所選單元。這種方法通過行、列譯碼信號(hào)的重合來選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動(dòng)方式。11.畫出用1024X4位的存儲(chǔ)芯片組成一個(gè)容量為64KX8位的存儲(chǔ)器邏輯框圖。要求將64K分成4個(gè)頁面，每個(gè)頁面分16組，指出共需多少片存儲(chǔ)芯片。

解：設(shè)采用SRAM芯片，

總片數(shù)=64KX8位/1024X4位

=64X2=128片

題意分析：本題設(shè)計(jì)的存儲(chǔ)器結(jié)構(gòu)上分為總體、頁面、組三級(jí)，因此畫圖時(shí)也應(yīng)分三級(jí)畫。首先應(yīng)確定各級(jí)的容量：

頁面容量=總?cè)萘?頁面數(shù)

=64KX8位/4

=16KX8位；

組容量=頁面容量/組數(shù)

=16KX8位/16=1KX8位；

組內(nèi)片數(shù)=組容量/片容量

=1KX8位/1KX4位=2片；

地址分配：1KX4SRAM1KX4SRAMA9~0-WE-CSiD7D6D5D4D3D2D1D0頁面號(hào)組號(hào)組內(nèi)地址2410

組邏輯圖如下：（位擴(kuò)展）1KX8頁面邏輯框圖：（字?jǐn)U展）1KX8（組0）1KX8（組1）1KX8（組2）1KX8（組15）………………組譯碼器4:16-CS0-CS1-CS2-CS15A9~0-WED7~0A10A11A12A13-CEi16KX8存儲(chǔ)器邏輯框圖：（字?jǐn)U展）16KX8（頁面0）16KX8（頁面1）16KX8（頁面2）16KX8（頁面3）頁面譯碼器2:4A14A15-CE0-CE1-CE2-CE3A13~0-WED7~012.設(shè)有一個(gè)64KX8位的RAM芯片，試問該芯片共有多少個(gè)基本單元電路（簡稱存儲(chǔ)基元）？欲設(shè)計(jì)一種具有上述同樣多存儲(chǔ)基元的芯片，要求對(duì)芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。

解：

存儲(chǔ)基元總數(shù)=64KX8位

=512K位=219位；

思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲(chǔ)元安排在字向，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為：2aXb=219；b=219-a；

若a=19，b=1，總和=19+1=

20；

a=18，b=2，總和=18+2=20；

a=17，b=4，總和=17+4=21；

a=16，b=8，總和=16+8=24；

…………

由上可看出：片字?jǐn)?shù)越少，片字長越長，引腳數(shù)越多。片字?jǐn)?shù)、片位數(shù)均按2的冪變化。

結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線=19根，數(shù)據(jù)線=1根；或地址線=18根，數(shù)據(jù)線=2根。13.某8位微型機(jī)地址碼為18位，若使用4KX4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲(chǔ)器，試問：

（1）該機(jī)所允許的最大主存空間是多少？

（2）若每個(gè)模塊板為32KX8位，共需幾個(gè)模塊板？

（3）每個(gè)模塊板內(nèi)共有幾片RAM芯片？

（4）共有多少片RAM？

（5）CPU如何選擇各模塊板？解：

（1）218=256K，則該機(jī)所允許的最大主存空間是256KX8位（或256KB）；

（2）模塊板總數(shù)=256KX8/32KX8

=8塊；

（3）板內(nèi)片數(shù)=32KX8位/4KX4位

=8X2=16片；

（4）總片數(shù)=16片X8=128片；

（5）CPU通過最高3位地址譯碼選板，次高3位地址譯碼選片。地址格式分配如下：板地址片地址片內(nèi)地址33121715141211014.設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用-MREQ（低電平有效）作訪存控制信號(hào)，R/-W作讀寫命令信號(hào)（高電平為讀，低電評(píng)為寫）?，F(xiàn)有下列存儲(chǔ)芯片：

ROM（2KX8位，4KX4位，8KX8位），RAM（1KX4位，2KX8位，4KX8位），及74138譯碼器和其他門電路（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲(chǔ)芯片的連接圖。要求：

（1）最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為用戶程序區(qū)；

（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；

（3）詳細(xì)畫出片選邏輯。解：

（1）地址空間分配圖：4K（ROM）4K（SRAM）4K（SRAM）4K（SRAM）……0~40954096~81918192~1228712288~16383

……65535Y0Y1Y2Y3………A15=1A15=0（2）選片：ROM：4KX4位：2片；

RAM：4KX8位：3片；

（3）CPU和存儲(chǔ)器連接邏輯圖及片選邏輯：4KX4ROM74138（3：8）4KX4ROM4KX8RAM4KX8RAM4KX8RAM-CS0-CS1-CS2-CS3-MREQA15A14A13A12CBA-Y0-G2A-G2BG1+5VCPUA11~0R/-WD3~0D7~4-Y1-Y2-Y315.CPU假設(shè)同上題，現(xiàn)有8片8KX8位的RAM芯片與CPU相連，試回答：

（1）用74138譯碼器畫出CPU與存儲(chǔ)芯片的連接圖；

（2）寫出每片RAM的地址范圍；

（3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲(chǔ)芯片都有與其相同的數(shù)據(jù)，分析故障原因。

（4）根據(jù)（1）的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果？解：

（1）CPU與存儲(chǔ)器芯片連接邏輯圖：CPU8KX8SRAM74138（3：8）R/-WD7~0A12~08KX8SRAM8KX8SRAM8KX8SRAM…-G2A-G2BABC-MREQA13A14A15-CS0-CS1-CS2……-CS7+5VG1（2）地址空間分配圖：8KX8RAM8KX8RAM8KX8RAM8KX8RAM8KX8RAM8KX8RAM8KX8RAM8KX8RAMY0Y1Y2Y3Y4Y5Y6Y70~81918192~1638316384~2457524576~3276732768~4095940960~4915149152~5734357344~65535（3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲(chǔ)芯片都有與其相同的數(shù)據(jù)，則根本的故障原因?yàn)椋涸摯鎯?chǔ)芯片的片選輸入端很可能總是處于低電平?？赡艿那闆r有：

1）該片的-CS端與-WE端錯(cuò)連或短路；

2）該片的-CS端與CPU的-MREQ端錯(cuò)連或短路；

3）該片的-CS端與地線錯(cuò)連或短路；

在此，假設(shè)芯片與譯碼器本身都是好的。（4）如果地址線A13與CPU斷線，并搭接到高電平上，將會(huì)出現(xiàn)A13恒為“1”的情況。此時(shí)存儲(chǔ)器只能尋址A13=1的地址空間，A13=0的另一半地址空間將永遠(yuǎn)訪問不到。若對(duì)A13=0的地址空間進(jìn)行訪問，只能錯(cuò)誤地訪問到A13=1的對(duì)應(yīng)空間中去。17.某機(jī)字長16位，常規(guī)的存儲(chǔ)空間為64K字，若想不改用其他高速的存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說明。

解：若想不改用高速存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取多體交叉存取技術(shù)，圖示如下：08……M08K19……M18K210……M28K311……M38K412……M48K513……M58K614……M68K715……M78K存儲(chǔ)管理存儲(chǔ)總線8體交叉訪問時(shí)序：啟動(dòng)M0：啟動(dòng)M1：啟動(dòng)M2：啟動(dòng)M3：啟動(dòng)M4：啟動(dòng)M5：啟動(dòng)M6：啟動(dòng)M7：t單體存取周期由圖可知：每隔1/8個(gè)存取周期就可在存儲(chǔ)總線上獲得一個(gè)數(shù)據(jù)。返回目錄23.畫出RZ、NRZ、NRZ1、PE、FM寫入數(shù)字串1011001的寫入電流波形圖。

解：RZ：NRZ：NRZ1：PE：FM：1011001ttttt24.以寫入10010110為例，比較調(diào)頻制和改進(jìn)調(diào)頻制的寫電流波形圖。

解：寫電流波形圖如下：FM:MFM:MFM:10010110tt10010110頻率提高一倍后的MFM制。t

比較：

1）FM和MFM寫電流在位周期中心處的變化規(guī)則相同；

2）MFM制除連續(xù)一串“0”時(shí)兩個(gè)0周期交界處電流仍變化外，基本取消了位周期起始處的電流變化；

3）FM制記錄一位二進(jìn)制代碼最多兩次磁翻轉(zhuǎn)，MFM制記錄一位二進(jìn)制代碼最多一次磁翻轉(zhuǎn)，因此MFM制的記錄密度可提高一倍。上圖中示出了在MFM制時(shí)位周期時(shí)間縮短一倍的情況。由圖可知，當(dāng)MFM制記錄密度提高一倍時(shí)，其寫電流頻率與FM制的寫電流頻率相當(dāng)；4）由于MFM制并不是每個(gè)位周期都有電流變化，故自同步脈沖的分離需依據(jù)相鄰兩個(gè)位周期的讀出信息產(chǎn)生，自同步技術(shù)比FM制復(fù)雜得多。25.畫出調(diào)相制記錄01100010的驅(qū)動(dòng)電流、記錄磁通、感應(yīng)電勢(shì)、同步脈沖及讀出代碼等幾種波形。

解：I：

：e：T：D：01100010ttttt26.磁盤組有六片磁盤，每片有兩個(gè)記錄面，存儲(chǔ)區(qū)域內(nèi)徑22厘米，外徑33厘米，道密度為40道/厘米，內(nèi)層密度為400位/厘米，轉(zhuǎn)速2400轉(zhuǎn)/分，問：

（1）共有多少存儲(chǔ)面可用？

（2）共有多少柱面？

（3）盤組總存儲(chǔ)容量是多少？

（4）數(shù)據(jù)傳輸率是多少？解：

（1）若去掉兩個(gè)保護(hù)面，則共有：

6X2-2=10個(gè)存儲(chǔ)面可用；

（2）有效存儲(chǔ)區(qū)域

=（33-22）/2=5.5cm

柱面數(shù)=40道/cmX5.5=220道

（3）內(nèi)層道周長=22=69.08cm

道容量=400位/cmX69.08cm

=3454B

面容量=3454BX220道

=759，880B

盤組總?cè)萘?759，880BX10面

=7，598，800B（4）轉(zhuǎn)速=2400轉(zhuǎn)/60秒

=40轉(zhuǎn)/秒

數(shù)據(jù)傳輸率=3454BX40轉(zhuǎn)/秒

=138，160B/S

27.某磁盤存儲(chǔ)器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄盤面，每毫米5道，每道記錄信息12288字節(jié)，最小磁道直徑為230mm，共有275道，求：

（1）磁盤存儲(chǔ)器的存儲(chǔ)容量；

（2）最高位密度（最小磁道的位密度）和最低位密度；

（3）磁盤數(shù)據(jù)傳輸率；

（4）平均等待時(shí)間。解：

（1）存儲(chǔ)容量=275道X12288B/道X4面=13516800B

（2）最高位密度=12288B/230

=17B/mm=136位/mm（向下取整）

最大磁道直徑

=230mm+275道/5道X2

=230mm+110mm=340mm

最低位密度=12288B/340

=11B/mm=92位/mm（向下取整）

（3）磁盤數(shù)據(jù)傳輸率

=12288BX3000轉(zhuǎn)/分

=12288BX50轉(zhuǎn)/秒=614400B/S

（4）平均等待時(shí)間=1/50/2=10ms返回目錄輸入輸出系統(tǒng)第五章

1.I/O有哪些編址方式？各有何特點(diǎn)？

解：常用的I/O編址方式有兩種：I/O與內(nèi)存統(tǒng)一編址和I/O獨(dú)立編址；

特點(diǎn)：I/O與內(nèi)存統(tǒng)一編址方式的I/O地址采用與主存單元地址完全一樣的格式，I/O設(shè)備和主存占用同一個(gè)地址空間，CPU可像訪問主存一樣訪問I/O設(shè)備，不需要安排專門的I/O指令。

I/O獨(dú)立編址方式時(shí)機(jī)器為I/O設(shè)備專門安排一套完全不同于主存地址格式的地址編碼，此時(shí)I/O地址與主存地址是兩個(gè)獨(dú)立的空間，CPU需要通過專門的I/O指令來訪問I/O地址空間。

6.字符顯示器的接口電路中配有緩沖存儲(chǔ)器和只讀存儲(chǔ)器，各有何作用？

解：顯示緩沖存儲(chǔ)器的作用是支持屏幕掃描時(shí)的反復(fù)刷新；只讀存儲(chǔ)器作為字符發(fā)生器使用，他起著將字符的ASCII碼轉(zhuǎn)換為字形點(diǎn)陣信息的作用。8.某計(jì)算機(jī)的I/O設(shè)備采用異步串行傳送方式傳送字符信息。字符信息的格式為一位起始位、七位數(shù)據(jù)位、一位校驗(yàn)位和一位停止位。若要求每秒鐘傳送480個(gè)字符，那么該設(shè)備的數(shù)據(jù)傳送速率為多少？

解：480×10=4800位/秒=4800波特；

波特——是數(shù)據(jù)傳送速率波特率的單位。10.什么是I/O接口?為什么要設(shè)置I/O接口？I/O接口如何分類？

解：I/O接口一般指CPU和I/O設(shè)備間的連接部件；I/O接口分類方法很多，主要有：

按數(shù)據(jù)傳送方式分有并行接口和

串行接口兩種；

按數(shù)據(jù)傳送的控制方式分有程序控制接口、程序中斷接口、DMA接口三種。12.結(jié)合程序查詢方式的接口電路，說明其工作過程。

解：程序查詢接口工作過程如下（以輸入為例）：

1）CPU發(fā)I/O地址

地址總線

接口

設(shè)備選擇器譯碼

選中，發(fā)SEL信號(hào)

開命令接收門；

2）CPU發(fā)啟動(dòng)命令

D置0，B置1

接口向設(shè)備發(fā)啟動(dòng)命令

設(shè)備開始工作；

3）CPU等待，輸入設(shè)備讀出數(shù)據(jù)

DBR；

4）外設(shè)工作完成，完成信號(hào)

接口

B置0，D置1；

5）準(zhǔn)備就緒信號(hào)

控制總線

CPU；

6）輸入：CPU通過輸入指令（IN）將DBR中的數(shù)據(jù)取走；若為輸出，除數(shù)據(jù)傳送方向相反以外，其他操作與輸入類似。工作過程如下：

1）CPU發(fā)I/O地址