基于Nios II系統(tǒng)實(shí)現(xiàn)LCD顯示控制IP核的設(shè)計(jì)

基于NiosII系統(tǒng)實(shí)現(xiàn)LCD顯示控制IP核的設(shè)計(jì)基于NiosII軟核的SOPC（SystemONProgrammableChip）是Altera公司提出的片上可編程系統(tǒng)解決方案，它將CPU、存儲器、I/O接口、DSP模塊以及鎖相環(huán)（PLL）的系統(tǒng)設(shè)計(jì)所必須的模塊集成到一片F(xiàn)PGA上，構(gòu)成一個(gè)可編程的片上系統(tǒng)，使所設(shè)計(jì)的電路在其規(guī)模、可靠性、體積、功耗、功能、上市周期、開發(fā)成本、產(chǎn)品維護(hù)以及硬件升級等多方面實(shí)現(xiàn)最優(yōu)化。目前在AlteraSOPCBuilder下集成了包括UART、SPI、Ethernet、SDRAM、Flash、DMA等控制器的IP核。此外，用戶也可以根據(jù)系統(tǒng)的需要自己設(shè)計(jì)或者購買第三方廠商的IP核通過Avalon總線像搭積木一樣方便地將這些IP捆綁的系統(tǒng)上。但是在顯示接口上，Altera公司只提供了一個(gè)16*2的字符型LCD控制器的IP核，只能用來顯示數(shù)字和英文字母。如用戶需要圖形顯示（如MP4和PDA）則需要外接專用控制芯片或自己設(shè)計(jì)IP核，使用起來很不方便。因此我們設(shè)計(jì)一個(gè)基于NiosII系統(tǒng)的可配置LCD控制器的IP核，本IP核可以方便的通過Avalon掛接到NiosII的系統(tǒng)上。考慮到目前LCD顯示屏的實(shí)際需要，我們設(shè)計(jì)的LCD顯示控制IP核具有以下主要功能：·以Avalon總線流傳輸模式提供接口；·為LCD屏提供掃描時(shí)序信號和顯示數(shù)據(jù)；·提供可以選擇的分辨率，最大可以支持1024*768；·可以通過軟件配置顯存的基地址和大??；1.Avalon總線規(guī)范1.1總線概述Avalon總線是Altera公司為SOPC系統(tǒng)開發(fā)的一種專用的內(nèi)部連線技術(shù)，是一種理想的用于系統(tǒng)處理器和外設(shè)之間的內(nèi)聯(lián)總線。它是構(gòu)建在NiosII軟核的基礎(chǔ)上，由Altera公司提供SOPCBuilder系統(tǒng)設(shè)計(jì)工具自動(dòng)生成。Avalon總線支持多個(gè)主外設(shè)，任何一個(gè)主外設(shè)都可以直接進(jìn)行存儲器訪問（DMA），而無須NiosII處理器的干預(yù)。一般的系統(tǒng)總線（如AMBA總線）都是采用主端總裁機(jī)制，而Avalon采用DMA從端仲裁機(jī)制，能夠?qū)崿F(xiàn)真正意義上的多模塊DMA并行傳輸，而不相互影響。Avalon總線允許多個(gè)主端口連接到總線模塊，實(shí)現(xiàn)總線的的并發(fā)多主端口傳輸?shù)墓δ?，而總線模塊不需要額外的特殊信號；當(dāng)有多個(gè)主外設(shè)試圖同時(shí)訪問同一外設(shè)時(shí)，由Avalon總線模塊內(nèi)部的從端口仲裁邏輯來處理沖突，對于主端口來說，它并不會(huì)感到有另一個(gè)主端口也在爭用該外設(shè)，而是簡單的發(fā)現(xiàn)它的等待請求信號一直有效，直到目標(biāo)外設(shè)從端口準(zhǔn)備好來處理自己的請求。因此，多個(gè)主外設(shè)只要不是同時(shí)訪問同一個(gè)從外設(shè)，即可同時(shí)進(jìn)行總線傳輸。仲裁的詳細(xì)信息被封裝在總線內(nèi)部，主外設(shè)和從外設(shè)的接口是一致的，與外設(shè)的數(shù)量無關(guān)。1.2Avalon總線流傳輸模式Avalon規(guī)定了各種傳輸模式，這里只介紹本IP核所使用的流傳輸模式。關(guān)于其他的總線模式讀者可以Avalon的總線規(guī)范。流傳輸模式是在流模式主外設(shè)和流模式從外設(shè)之間建立一個(gè)開放的信道以供連續(xù)的數(shù)據(jù)傳輸。該信道使得只要存在有效數(shù)據(jù)，數(shù)據(jù)便能在主從端口對之間流動(dòng)，主外設(shè)不必為了確定從端口是否可用而不斷地訪問從外設(shè)的寄存器。流傳輸模式使得主從端口之間的數(shù)據(jù)吞吐量達(dá)到最大，同時(shí)避免了從外設(shè)數(shù)據(jù)溢出。流傳輸模式最適合DMA傳輸。一個(gè)只包含簡單的流控制信號和一個(gè)計(jì)數(shù)器的DMA控制器就可以用來在一個(gè)從外設(shè)和一個(gè)存儲器之間連續(xù)地傳輸數(shù)據(jù)。由于數(shù)據(jù)流是從Avalon總線流向LCD控制器，所以是流模式的從端口寫傳輸。圖1顯示了流模式從端口寫傳輸?shù)哪Ｐ?。除了基本從端口傳輸中使用的信號外，流模式外設(shè)的接口中又引入了readyfordata、dataavailable和endofpacket三個(gè)信號。流模式從端口就是指使用了一個(gè)或多個(gè)上述信號的從端口。readyfordata有效表示外設(shè)準(zhǔn)備好接受Avalon總線模塊的寫傳輸；dataavailable有效表示能夠?yàn)閬碜訟valon總線模塊的讀傳輸提供數(shù)據(jù)。Avalon總線模塊只在readyfordata或dataavailable有效時(shí)才會(huì)發(fā)起傳輸行為。endofpacket信號的含義取決于用戶設(shè)計(jì)。2.Avalone流模式LCD控制器IP核設(shè)計(jì)LCD控制器按功能可劃分為三個(gè)模塊：接口模塊，數(shù)據(jù)處理模塊和時(shí)序產(chǎn)生模塊。接口模塊主要用來對系統(tǒng)進(jìn)行配置，獲取系統(tǒng)狀態(tài)信息以及從內(nèi)存讀出將要顯示的數(shù)據(jù)信息；數(shù)據(jù)處理模塊根據(jù)系統(tǒng)的配置信息，對讀入控制器的內(nèi)存數(shù)據(jù)進(jìn)行相應(yīng)的處理，以符合用戶設(shè)置的顯示要求；時(shí)序產(chǎn)生模塊產(chǎn)生顯示時(shí)序信號，使得系統(tǒng)在不同的配置下都能產(chǎn)生與之相應(yīng)的精確時(shí)序，以保證圖象的正確顯示。在具體實(shí)現(xiàn)時(shí)，這三個(gè)部分又可以劃分為不同的功能模塊來完成系統(tǒng)的總體功能。整個(gè)模塊包括配置寄存器接口模塊、DMA接口模塊組成和異步FIFO模塊，時(shí)序產(chǎn)生部分由時(shí)序產(chǎn)生模塊構(gòu)成。2.1DMA接口模塊一般情況下，LCD顯示需要進(jìn)行大批量的數(shù)據(jù)傳送。在標(biāo)準(zhǔn)VGA（640×48060Hz）模式下，每個(gè)像素點(diǎn)的掃描周期只有40ns。如此高速的數(shù)據(jù)傳輸，如果直接通過CPU來操作，將會(huì)消耗大量的CPU時(shí)間。為了提高CPU的工作效率，我們在NiosII下利用DMA（DirectMemoryAccess，直接存儲器訪問）來完成。利用DMA控制器在LCD控制器和顯示存儲器SDRAM之間建立一條專用的DMA傳輸通道，通過DMA控制器自動(dòng)的讀去圖象數(shù)據(jù)，不需要CPU干預(yù)。在DMA傳輸時(shí)，首先需要由CPU對DMA進(jìn)行初始化，設(shè)置顯示存儲器的基地址和長度以及LCD控制器輸入寄存器的地址，然后打開DMA傳輸通道，使DMA在沒有CPU干預(yù)的情況下直接從顯示存儲器讀取顯示數(shù)據(jù)傳送到LCD控制的FIFO中。NiosII可以在DMA暫停傳輸?shù)钠陂g操作SDRAM中的顯存，完成LCD顯示圖像的更新。DMA接口采用Avalon主設(shè)備端口來實(shí)現(xiàn)。2.2配置積存器接口模塊系統(tǒng)可以通過配置寄存器接口模塊對LCD顯示控制器進(jìn)行各種功能配置;LCD控制器也可以通過接口模塊向系統(tǒng)反饋所需的狀態(tài)信息，從而實(shí)現(xiàn)對系統(tǒng)狀態(tài)的檢測和控制。通過針對不同種類的LCD屏幕和不同的顯示模式提供相應(yīng)寄存器，可以保證對于各種LCD顯示屏的兼容。2.3異步FIFO模塊由于總線接口模塊和LCD控制器工作在不同的時(shí)鐘域，如果直接傳送數(shù)據(jù)將會(huì)使電路進(jìn)入亞穩(wěn)態(tài)，無法正常工作。所以使用異步FIFO做為接口在兩個(gè)時(shí)鐘之間傳遞數(shù)據(jù)。典型的異步FIFO由異步雙端口RAM和控制邏輯構(gòu)成。2.4LCD時(shí)序產(chǎn)生模塊通過讀取配置寄存器獲得像素時(shí)鐘，行周期，幀周期，同步頭寬度以及時(shí)鐘分頻系數(shù)等信息后，LCD時(shí)序產(chǎn)生模塊產(chǎn)生LCD顯示需要的行同步信號、幀同步信號以及復(fù)合消隱信號。3.LCD控制器IP核的仿真調(diào)試與安裝3.1LCD控制器IP核的仿真調(diào)試本IP核使用VerilogHDL來編寫，首先在Modelsim6.1下先進(jìn)行RTL級的功能仿真，當(dāng)所有功能都滿足要求時(shí)，就可以使用綜合工具綜合后加入延時(shí)信息進(jìn)行進(jìn)行時(shí)序仿真。如果時(shí)序仿真也滿足電路的設(shè)計(jì)要求，就可以當(dāng)做一個(gè)NiosII系統(tǒng)自定義的組件加到NiosII系統(tǒng)中去。3.2LCD控制器IP核的安裝Avalon流模式的LCD控制器需要安裝到SOPCBuilder中，以便將其加入到NiosII系統(tǒng)中。這里的LCD控制器是一個(gè)典型的流模式自定義外設(shè)。啟動(dòng)DMA傳輸后，DMA控制器將批量數(shù)據(jù)送往LCD控制器，因此也可將LCD控制器看成FIFO類型的存儲器外設(shè)。選擇AvalonComponents-》LegacyComponents-》InterfacetoUserLogic，加入LCD控制器的IP核。3.3實(shí)際測試效果圖實(shí)際測試是在Altera的DE2開發(fā)板上進(jìn)行的。使用的LCD屏是夏普公司的800*600型號為LQ080V3DG01的TFTLCD屏，實(shí)際的顯示效