計(jì)算機(jī)組成原理例題

《計(jì)算機(jī)組成原理》考點(diǎn)（知識(shí)點(diǎn)、例題、相關(guān)章節(jié)）一、指令系統(tǒng)尋址方式【例題】單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用___c___。A堆棧尋址方式B立即尋址方式C隱含尋址方式D間接尋址方式【例題】指令系統(tǒng)采用不同尋址方式的目的是__b 。A實(shí)現(xiàn)存貯程序和程序控制；B縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性；。C可直接訪問(wèn)外存；D提供擴(kuò)展操作碼的可能并降低指令譯碼的難度；指令格式設(shè)計(jì)【例題】在計(jì)算機(jī)中，CPU是如何區(qū)別指令和數(shù)據(jù)的？答：計(jì)算機(jī)區(qū)分指令和數(shù)據(jù)有以下2種方法：（1分）（1） 通過(guò)不同的時(shí)間段來(lái)區(qū)分指令和數(shù)據(jù)，即在取指令階段（或取指微程序）取出的為指令，在執(zhí)行指令階段（或相應(yīng)微程序）取出的即為數(shù)據(jù)。（2分）（2） 通過(guò)地址來(lái)源區(qū)分，由PC提供存儲(chǔ)單元地址的取出的是指令，由指令地址碼部分提供存儲(chǔ)單元地址的取出的是操作數(shù)。（2分）【例題】指令格式中，地址碼字段是通過(guò)尋址方式來(lái)體現(xiàn)的，因?yàn)橥ㄟ^(guò)某種方式的變換，可以給出操作數(shù)有效地址。常用的指令格式有零地址指令、單地址指令、二地址指三種.二、中斷系統(tǒng)中斷處理過(guò)程【例題】CPU響應(yīng)中斷時(shí)，進(jìn)入“中斷周期”采用硬件方法保護(hù)并更新程序計(jì)數(shù)器PC內(nèi)容，而不是由軟件完成，主要是為了__C 。A能進(jìn)入中斷處理程序，并能正確返回源程序 B節(jié)省主存空間C提高處理機(jī)速度 D易于編制中斷處理程序【例題】中斷處理要求有中斷A優(yōu)先級(jí)仲裁，中斷B向量產(chǎn)生，中斷C.控制邏輯等硬件支持。中斷向量【例題】中斷向量地址是___c___。A子程序入口地址 B中斷服務(wù)例行程序入口地址C中斷服務(wù)例行程序入口地址的指示器D中斷返回地址【例題】若采用硬件向量法形成中斷服務(wù)程序的入口地址，貝UCPU在中斷周期需完成保護(hù)程序斷點(diǎn)、硬件關(guān)中斷和向量地址送至PC操作。三、I/O系統(tǒng)1.DMA方式

【例題】在DMA方式中，CPU和DMA控制器通常采用三種方法來(lái)分時(shí)使用主存，它們是停止CPU訪問(wèn)主存、周期挪用、DMA和CPU交替訪問(wèn)主存。【例題】中斷控制方式與DMA方式有何區(qū)別？解：（1）從數(shù)據(jù)傳送看，中斷方式靠程序傳送，DMA方式靠硬件傳送。（1分）（2） 從CPU響應(yīng)時(shí)間看，中斷方式是在一條指令執(zhí)行結(jié)束時(shí)響應(yīng)，而DMA方式可在指令周期的任一存取周期結(jié)束時(shí)響應(yīng)。（1分）（3） 中斷方式有處理異常事件的能力，DMA方式?jīng)]有這種能力，主要用于大批數(shù)據(jù)的傳送，如硬盤(pán)存取、圖像處理、高速數(shù)據(jù)采集系統(tǒng)等，可提高數(shù)據(jù)吞吐量。（1分）（4） 中斷方式需要中斷現(xiàn)行程序，故需保護(hù)現(xiàn)場(chǎng)；DMA方式不中斷現(xiàn)行程序，無(wú)需保護(hù)現(xiàn)場(chǎng)。（1分）（5） DMA的優(yōu)先級(jí)比中斷的優(yōu)先級(jí)高。（1分）四、控制器機(jī)器指令與微指令的關(guān)系?！纠}】微程序控制器中，機(jī)器指令與微指令的關(guān)系是__b 。A每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行C一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D一條微指令由若干條機(jī)器指令組成微控制器【例題】微程序的設(shè)計(jì)要點(diǎn)有哪些？解：【例題】某計(jì)算機(jī)的數(shù)據(jù)通路如圖1所示，其中M—主存，MBR—主存數(shù)據(jù)寄存器，MAR—主存地址寄存器，R0-R3—通用寄存器，IR—指令寄存器，PC—程序計(jì)數(shù)器（具有自增能力），C、D--暫存器， ALU—算術(shù)邏輯單元（此處做加法器看待），移位器一左移、右移、直通傳送。所有雙向箭頭表示信息可以雙向傳送。請(qǐng)按數(shù)據(jù)通路圖畫(huà)出“ADD（R1），（R2）+”指令的指令周期流程圖。該指令的含義是兩個(gè)數(shù)進(jìn)行求和操作。其中源操作地址在寄存器R1中，目的操作數(shù)尋址方式為自增型寄存器間接尋址（先取地址后加1）。A1 BL-~r~ci A1 BL-~r~ci D|MARMT島-|圖1解：“ADD（Rl）,（R2）+”指令是SS型指令，兩個(gè)操作數(shù)均在主存中。其中源操作數(shù)地址在R1中，所以是R1間接尋址。目的操作數(shù)地址在R2中，由R2間接尋址，但R2的內(nèi)容在取出操作數(shù)以后要加1進(jìn)行修改。指令周期流程圖如下：送指令地址譯碼(Q)-MAR譯碼(Q)-MAR取源操作數(shù)《Q?2)fMAR取目的丿操作數(shù)1加((C)+(dS-MBR【例題】試設(shè)計(jì)一個(gè)三變量表決器,表決器的一個(gè)輸出由三個(gè)輸入端決定，按“少數(shù)服從多數(shù)”的原則完成表決過(guò)程。設(shè)計(jì)此表決器的真值表、布爾函數(shù)以及實(shí)現(xiàn)電路。五、總線1.總線特性【例題】同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因?yàn)橥絺鬏擾_b 。A不需要應(yīng)答信號(hào)B總線長(zhǎng)度較短，各部件存取時(shí)間較為接近C用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步D其它【例題】總線有機(jī)械特性，功能特性，電氣特性，時(shí)間特性。總線操作【例題】由于CPU內(nèi)部的操作速度較快，而CPU訪問(wèn)一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用___a___來(lái)規(guī)定。A主存中讀取一個(gè)指令字的最短時(shí)間 B主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間C主存中寫(xiě)入一個(gè)數(shù)據(jù)字的平均時(shí)間 D主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間【例題】系統(tǒng)總線中控制線的功能是__a 。A提供主存、I/O接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào)B提供數(shù)據(jù)信息C提供時(shí)序信號(hào)D提供主存、I/O接口設(shè)備的響應(yīng)信號(hào)【例題】一個(gè)總線傳輸周期包括申請(qǐng)分配階段、尋址階段、傳輸階段和結(jié)束階段四個(gè)階段。【例題】CPU周期也稱(chēng)為A.機(jī)器周期；一個(gè)CPU周期包含若干個(gè)B.時(shí)鐘周期，任何一條指令的指令周期至少需要2個(gè)CPU周期。六、存儲(chǔ)器系統(tǒng)1.內(nèi)存【例題】某SRAM芯片，其容量為512X8位，包括電源端和接地端，該芯片引出線的最小數(shù)目應(yīng)為_(kāi)__d___。A23B25C50D19【例題】有一個(gè)具有20位地址和32位字長(zhǎng)的存儲(chǔ)器，問(wèn)：（1） 該存儲(chǔ)器能存儲(chǔ)多少個(gè)字節(jié)的信息？（2） 解：2的20次方再乘以32再除以8等于2的22次方。1K=1024=2的10次方。1M=2的20次方.一字節(jié)8位。（2）如果存儲(chǔ)器由512KX16位SRAM芯片組成，需要多少芯片？倆片【例題】將一片SRAM6264（8KX8b）與8088CPU相連接，為SRAM6264分配的地址范圍為6E000H——6FFFFH，試設(shè)計(jì)連接電路，畫(huà)在下圖適當(dāng)位置上，并寫(xiě)出分析思路。（10分）D0—°7= \s FD0—D7Aq—A[2X13 rAq—A[2WEWERD麗SRAM80886264CPU013AmA"csA[6A]?Aig七、數(shù)據(jù)編碼【例題】在機(jī)器數(shù)