基于FPGA高速數(shù)據(jù)采集系統(tǒng)(終)

基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計摘要：基于可編程邏輯器件FPGA和USB2.0芯片CY7C68013為核心的高速采集系統(tǒng)，設(shè)計了在FPGA的控制下，USB接口模塊、AD轉(zhuǎn)換模塊等協(xié)同工作下對輸入信號的數(shù)據(jù)采集系統(tǒng)。介紹了從硬件和軟件兩個方面來設(shè)計數(shù)據(jù)高速采集系統(tǒng)，重點說明了硬件設(shè)計的原理、固件程序的設(shè)計思想、應(yīng)用程序的設(shè)計、固件下載驅(qū)動程序的開發(fā)，USB控制器CY7C68013的特性，通過VHDL語言設(shè)計對USB控制器的訪問控制操作、USB控制器固件程序設(shè)計、USB驅(qū)動程序設(shè)計。該系統(tǒng)可以實現(xiàn)對信號的高速采集，并通過USB總線與上位機通信，實現(xiàn)在Labview控制界面下進行顯示以及數(shù)據(jù)的存儲，這種基于FPGA的同步采集、實時讀取采集數(shù)據(jù)的設(shè)計充分發(fā)揮了FPGA和USBJ勺優(yōu)點，提高系統(tǒng)采集和傳輸速度。關(guān)鍵詞：FPGA；USB2.0；高速采集；LabviewHighSpeedDataAcquisitionSystemDesignBaseonFPGAAbstract:TakethelogicalcomponentFPGA,USB2.0chipandCY7C68013ascores.ThissystemrealizethehighspeedacquisitionofinputsignalwiththecooperationworkofFPGAcontroller,USBconnectorandADconverter.Introducingfromtwoaspectsofhardwareandsoftware,thedesignofhighspeeddataacquisitionSystemfocusesontheprincipleofhardwaredesign,thefirmwareprogramdesign,applicationdesign,developmentoffirmwaredownloaddriver,USBcontrollerCY7C68013characteristicsrealizethecontrolofvisitofUSBcontrollerandthedesignofUSBcontrollerfirmwareprogramandUSBdriver.BymeansofUSBbusandUpperComputer,thedisplayandstoreofdatacanbeachievedundertheLabviewcontrolinterface.Thedesignofsynchronousacquisitionandreal-timereadgivefullplaytotheadvantagesofFPGAandUSB,improvingthespeedofacquisitionandtransmission.KEYWORD:FPGA;USB2.0;SpeedAcquisition;Labview目錄第一章概述…………1TOC\o"1-5"\h\z1.1項目背景及研究意義11.2國內(nèi)外研究現(xiàn)狀1第二章總體方案設(shè)計………………22.1硬件總體方案設(shè)計22.2軟件總體方案設(shè)計2FPGA程序流程圖2USB芯片程序流程圖2LABVIEW程序流程圖3第三章硬件設(shè)計……………………4硬件原理設(shè)計………………4芯片的選擇…………………5FPGA的選擇5USB芯片選擇5A/D的選擇53.3硬件電路設(shè)計6USB芯片外圍電路設(shè)計6CPLD電路設(shè)計7AD電路設(shè)計7第四章軟件設(shè)計……………………8FPGA程序設(shè)計8USB固件程序設(shè)計104.3上位機程序設(shè)計12第五章系統(tǒng)調(diào)試……………………14第六章設(shè)計總結(jié)……………………17附錄…………………附錄IProtel原理圖附錄IIFPGA頂層圖#輸入頻率大于100K時，信號出現(xiàn)衰減，分析其原因是AD模塊上一級和二級運放出現(xiàn)衰減。第六章設(shè)計總結(jié)實現(xiàn)了基于FPGA的高速實時數(shù)據(jù)采集系統(tǒng)設(shè)計，F(xiàn)PGA作為數(shù)據(jù)采集系統(tǒng)的控制核心，通過軟件編程控制硬件實現(xiàn)通道的選擇，利用FPGA控制實現(xiàn)A/D轉(zhuǎn)換，并給出控制轉(zhuǎn)換波形。由此可見，控制波形完全符合ADS930的轉(zhuǎn)換時序,達到設(shè)計的目的。此外，基于先入先出存儲器(FIFO)的先進先出特性，可實現(xiàn)數(shù)據(jù)的緩沖存儲，充分利用系統(tǒng)資源，節(jié)約系統(tǒng)成本，具有良好的可移植性和可擴展性，便于調(diào)試和修改。可以實現(xiàn)數(shù)據(jù)的實時高速采集在高速實時數(shù)據(jù)采集方面有較好的應(yīng)用前景。已解決的問題：自從今年4月份準備做這個項目開始，由于沒有任何經(jīng)驗，花了很長時間來熟悉各部分原理、電路，在老師的指導(dǎo)下，現(xiàn)在也對整個系統(tǒng)的原理有了清晰的了解。在制作作品當(dāng)中也出現(xiàn)了很多問題：USB芯片的驅(qū)動程序在WIN7系統(tǒng)下不兼容，采用XP系統(tǒng)正常。電源部分本打算用7660來把正5V轉(zhuǎn)為-5V但由于輸出電流太小，也放棄了，最終采用了電源DC-DC模塊。芯片發(fā)燙，PA1和PA2同時為低電平時芯片發(fā)燙，采用了移位寄存器的方法后，使用串行數(shù)據(jù)傳輸解決了這個問題。ADS930模塊中，當(dāng)輸入信號小于-4V或大于4.5V時，波形開始出現(xiàn)失真,原因是模塊中第一級運放(電壓跟隨器)波形失真，問題尚未解決。這些是主要問題，在程序編程過程中也出現(xiàn)了很多問題，但都在組員的幫助下和老師的指導(dǎo)下解決了。不足和解決方案在FPGA中是否采集數(shù)據(jù)是根據(jù)FIFO的FULL線來控制，理論上USB傳輸數(shù)據(jù)遠大于采集的速度，這樣幾乎可以不停止采集。但實際發(fā)現(xiàn)FPGA給AD的時鐘存在40~50ms的停止，原因就出在FPGA在等待FIFO向上位機發(fā)數(shù)據(jù)。當(dāng)采集數(shù)據(jù)時，發(fā)現(xiàn)AD的輸入信號有噪聲出現(xiàn)，原因有可能是因為AD時鐘信號穩(wěn)定而導(dǎo)致.目前我們的作品AD是8位的采樣率最大是12M,并沒有像申請書那樣AD是12位，米樣率最大10M.以上問題，我們將在接下來的制作中改進，把AD換成更高分辨率，更高采樣率的。附錄附錄IPROTEL原理圖丄■■+f*i：IhT-dH￡Airier■yarlE-smn:_.總二EMSSK也lr￡si--￡.JF□tjf-€-EbiErmFlw-r-rarn-mrrer-nE-'JI'.-.1ITn丁-rl^n口5附錄IIFPGA頂層圖★虹如屮匚：4:1=::■5DwSil卩3.J]reiRENEra_o-qiLqjtanjIwipE'.flt.-=-2II吁二I用3卜-I:-u」★虹如屮匚：4:1=::■5DwSil卩3.J]reiRENEra_o-qiLqjtanjIwipE'.flt.-=-2II吁二I用3卜-I:-u」匕~產(chǎn)匸竇由丘證嘰銘tj-：jJc~—■―三一PW,144PtJl4Q氷nc甲」JINFtJ133Ph121PfJIZZFtJ13DPtJ1x7PtJ.IZ2"IMFtJ113FtJ1l7urn4e3LCEDoeENT□DBFRCD(MMGW-I丹懷1亠L(fēng)FPAIIai3_"1Mli.nJi.jl|;學(xué)ft-1^rr~r■.■_：KM亦9HkifI："I嬴PCI￡1ffi暑酬GPT4i4HM±Epriif.m反Fn61FT4&em5?WJM-冷5PnTEFT471參考文獻盧俊強、鞠曉東基于CPLD的多通道高速高精度數(shù)據(jù)采集控制器設(shè)計及應(yīng)用.2006薛園園、趙建領(lǐng)USB應(yīng)用開發(fā)實例詳解?人民郵電出版社.王志新虛擬儀器及其應(yīng)用.上海大學(xué)學(xué)報萬軍華、張國云基于FPGA和USB接口的高速高精度通用采集卡設(shè)計.2010.3蘇維嘉、王力全基于FP