一種多線程輕核處理器進(jìn)程管理的硬件設(shè)計(jì)

一種多線程輕核處理器進(jìn)程管理的硬件設(shè)計(jì)

在過(guò)去幾十年中，摩爾定法下電路的集成密度隨著指數(shù)率的增加而增加。目前，大型芯片可以集成數(shù)十億個(gè)芯片。但是,靠提高芯片主頻來(lái)增加處理器能力的方法會(huì)帶來(lái)日益增長(zhǎng)的功耗,致使芯片無(wú)法克服散熱問(wèn)題。研究表明,內(nèi)存中數(shù)據(jù)的傳輸和ILP(指令級(jí)并行)1共享存儲(chǔ)的監(jiān)控設(shè)計(jì)本文設(shè)計(jì)了一種新型的多線程輕核處理器,該輕核并行處理器是一個(gè)陣列機(jī),由多個(gè)處理單元簇(cluster組成,每個(gè)簇是由處理單元(PE)組成的一個(gè)二維陣列(2DArray),是一種較常見(jiàn)的陣列結(jié)構(gòu)。一個(gè)基本簇(basecluster)通常是16個(gè)處理單元組成的4×4陣列,如圖1所示。其特點(diǎn)是:采用近鄰連接的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu);采用雙模式的指令集,高效實(shí)現(xiàn)并行處理所需的線程間通信;采用專(zhuān)用遠(yuǎn)程數(shù)據(jù)傳輸指令和多播方式及相應(yīng)的路由器,滿(mǎn)足了輸出數(shù)據(jù)的扇出需求和遠(yuǎn)距離線程間的數(shù)據(jù)通信。上述特點(diǎn)需要高性能的線程管理機(jī)制鄰居共享存儲(chǔ)M[S]分為4個(gè)部分:Me(東)、Mw(西)、Ms(南)和Mn(北),每部分用于與相鄰處理器通信。在設(shè)計(jì)中分別為寄存器R28、R29、R30、R31。共享存儲(chǔ)器的存取采用阻塞模式(線程間同步),每個(gè)共享存儲(chǔ)地址都有一位數(shù)據(jù)有效位。當(dāng)讀取數(shù)據(jù)時(shí),如果數(shù)據(jù)無(wú)效,則當(dāng)前線程需要等待;如果數(shù)據(jù)有效,則讀取數(shù)據(jù),并將其置為無(wú)效。當(dāng)寫(xiě)入數(shù)據(jù)時(shí),數(shù)據(jù)無(wú)效則直接寫(xiě)入,數(shù)據(jù)有效則等待。路由器RU負(fù)責(zé)將數(shù)據(jù)傳輸?shù)竭h(yuǎn)程處理器件,指令控制器(ICTL)模塊通過(guò)計(jì)算把指令寫(xiě)入指令存儲(chǔ)(I-men)中,方便處理器對(duì)所需指令的讀取。ALU中的指令讀取單元含有一個(gè)程序計(jì)數(shù)器(PC)和一個(gè)進(jìn)程地址寄存器(Creg)。每個(gè)進(jìn)程都分配一塊數(shù)據(jù)存儲(chǔ),其基地址可以放在Creg中。T＿control完成進(jìn)程的調(diào)度、每個(gè)進(jìn)程自身的狀態(tài)跳轉(zhuǎn)、每個(gè)進(jìn)程信息的存儲(chǔ),以及事件檢測(cè)(路由器遠(yuǎn)程數(shù)據(jù)傳輸和相鄰的共享存儲(chǔ)器中數(shù)據(jù)的檢測(cè))。t＿control根據(jù)進(jìn)程表實(shí)現(xiàn)一步到位的上下文轉(zhuǎn)換,發(fā)送相應(yīng)的PC和Creg中的當(dāng)前數(shù)值給ALU來(lái)調(diào)度處理器處理當(dāng)前進(jìn)程。2進(jìn)程的監(jiān)控設(shè)計(jì)總體設(shè)計(jì)中采用8個(gè)進(jìn)程并發(fā)執(zhí)行。進(jìn)程管理器由一個(gè)控制模塊(t＿manager)、一個(gè)就緒隊(duì)列模塊(ready＿list)、8個(gè)進(jìn)程的狀態(tài)轉(zhuǎn)換模塊(t＿state)、8個(gè)進(jìn)程的寄存器模塊(regfile)和一個(gè)進(jìn)程信息表模塊(t＿table)構(gòu)成(1)控制模塊(t＿manager):首先創(chuàng)建進(jìn)程,根據(jù)每個(gè)進(jìn)程的狀態(tài)(初始態(tài)、就緒態(tài)、運(yùn)行態(tài)、阻塞態(tài))創(chuàng)建就緒隊(duì)列;完成后開(kāi)始采用輪詢(xún)的方法控制每個(gè)進(jìn)程的調(diào)度(2)進(jìn)程狀態(tài)轉(zhuǎn)換模塊(t＿state):主要分為兩部分:其一是進(jìn)程的自身4個(gè)狀態(tài)之間的跳轉(zhuǎn)控制部分;其二是進(jìn)程阻塞后的檢測(cè)部分。一般是實(shí)現(xiàn)8個(gè)或者16個(gè)并發(fā)進(jìn)程,圖3所示為8個(gè)進(jìn)程的設(shè)計(jì)圖,每個(gè)進(jìn)程需要有自己的t＿state模塊,圖中可以看到8個(gè)進(jìn)程狀態(tài)控制轉(zhuǎn)換模塊。(3)寄存器模塊(regfile):每個(gè)進(jìn)程擁有自己獨(dú)立的32個(gè)寄存器,寄存器R0～R27每個(gè)進(jìn)程自己可以讀寫(xiě),但是鄰居處理器不可以讀寫(xiě);寄存器R28～R31是處理器與鄰居4個(gè)處理器共享的寄存器,本設(shè)計(jì)的Me(東)、Mw(西)、Ms(南)、Mn(北)4個(gè)寄存器分別指的是R28、R29、R30和R31。(4)進(jìn)程的相關(guān)參數(shù)的維護(hù)表(t＿table):用來(lái)記錄每個(gè)進(jìn)程的當(dāng)前狀態(tài),并且維護(hù)進(jìn)程阻塞和恢復(fù)時(shí)的數(shù)據(jù)。整個(gè)控制模塊根據(jù)這個(gè)進(jìn)程表中的每個(gè)進(jìn)程的當(dāng)前狀態(tài)和處理器的忙閑來(lái)實(shí)現(xiàn)一步到位的上下文轉(zhuǎn)換。2.1進(jìn)程控制模塊當(dāng)創(chuàng)建一個(gè)進(jìn)程時(shí),就為進(jìn)程建立了一個(gè)相應(yīng)的狀態(tài)參數(shù)表,圖4所示為一個(gè)進(jìn)程的狀態(tài)參數(shù)表。設(shè)計(jì)中為8個(gè)進(jìn)程,需要8組如圖所示的參數(shù)表。狀態(tài)參數(shù)描述如下:(1)QT:時(shí)間片,是指系統(tǒng)給每個(gè)進(jìn)程所分配的執(zhí)行時(shí)間。一旦時(shí)間片用完,當(dāng)前進(jìn)程就掛起,等待下次的調(diào)度。(2)PC:程序計(jì)數(shù)器,是指進(jìn)程的程序在內(nèi)存或者外存中的物理位置。進(jìn)程掛起或者阻塞時(shí),首先存儲(chǔ)當(dāng)前程序執(zhí)行的PC到t＿table中,再進(jìn)行其他操作;進(jìn)程需要執(zhí)行時(shí),首先從t＿table中讀取PC值,再進(jìn)行程序的讀取和其他操作。(3)STAMP:時(shí)間戳。每次從進(jìn)程開(kāi)始執(zhí)行進(jìn)行計(jì)數(shù),如果STAMP==QT,則掛起進(jìn)程;如果在STAMP!=QT時(shí),進(jìn)程發(fā)生阻塞,則保存當(dāng)前的STAMP,待下次調(diào)度進(jìn)程時(shí),從保存的STAMP值開(kāi)始計(jì)數(shù)并與時(shí)間片進(jìn)行比較。(4)STATE:狀態(tài)標(biāo)志。每個(gè)進(jìn)程都有4個(gè)狀態(tài),即:IDLE初始狀態(tài):00,READY就緒狀態(tài):01,RUNNING初始狀態(tài):10,WAITING阻塞狀態(tài):11。(5)進(jìn)程現(xiàn)場(chǎng)保護(hù):AVAIL表示3個(gè)算子中是否有數(shù)據(jù);MASK表示3個(gè)算子是否有用;A0,A1,AD表示進(jìn)程阻塞時(shí)候的3個(gè)算子的地址。(6)ACT:表示進(jìn)程是否有效。2.2確定就緒任務(wù)后的轉(zhuǎn)換電路每個(gè)進(jìn)程都有自身4個(gè)狀態(tài)之間的跳轉(zhuǎn)控制,設(shè)計(jì)中8個(gè)進(jìn)程采用輪詢(xún)的調(diào)度策略來(lái)控制進(jìn)程的上下文轉(zhuǎn)換,并且產(chǎn)生與處理器之間的接口信號(hào),狀態(tài)機(jī)如圖5所示。狀態(tài)跳轉(zhuǎn)解釋如下:(1)INIT:初始狀態(tài)。首先創(chuàng)建進(jìn)程和進(jìn)程的就緒隊(duì)列,就緒隊(duì)列完成后跳轉(zhuǎn)到P1狀態(tài)。(2)P1:檢測(cè)就緒隊(duì)列的空滿(mǎn)。如果就緒隊(duì)列空,則說(shuō)明沒(méi)有就緒狀態(tài)的進(jìn)程,繼續(xù)等待就緒隊(duì)列的產(chǎn)生;如果不空則說(shuō)明有就緒的進(jìn)程,采用輪詢(xún)的調(diào)度方法調(diào)度進(jìn)程,即從就緒隊(duì)列中讀取第一個(gè)進(jìn)程號(hào)碼。(3)P2:發(fā)送進(jìn)程id號(hào)碼到進(jìn)程狀態(tài)控制模塊t＿state,并且發(fā)送進(jìn)程處理信號(hào)id＿enable為高電平給進(jìn)程狀態(tài)控制模塊t＿state,跳轉(zhuǎn)到P3狀態(tài)。(4)P3:發(fā)送信號(hào)cpu＿enable(高電平)、cpu＿creg(進(jìn)程id號(hào)碼)、pc(進(jìn)程的程序地址)給處理器,等待處理器的處理。一旦信號(hào)t＿enbale為高電平,表示當(dāng)前進(jìn)程掛起或者執(zhí)行完成了,則跳轉(zhuǎn)到P1狀態(tài),cpu＿enable置低。2.3進(jìn)程的跳飛式操作進(jìn)程狀態(tài)轉(zhuǎn)換模塊的設(shè)計(jì)分為兩部分介紹:一是進(jìn)程自身4個(gè)狀態(tài)之間的跳轉(zhuǎn)控制部分的詳細(xì)設(shè)計(jì);二是每個(gè)進(jìn)程阻塞后的檢測(cè)部分的詳細(xì)設(shè)計(jì)。下面主要介紹單個(gè)進(jìn)程的狀態(tài)控制。每個(gè)進(jìn)程都有4個(gè)狀態(tài),跳轉(zhuǎn)如圖6所示。各狀態(tài)說(shuō)明如下:(1)INIT:初始狀態(tài)。檢測(cè)進(jìn)程的PCB表的act信息,一旦為高(表示進(jìn)程是可用的),則跳轉(zhuǎn)到下一個(gè)狀態(tài)READY。(2)READY:就緒狀態(tài),表示進(jìn)程已經(jīng)具備了運(yùn)行條件,但是處理器不一定是空閑的,如果不空閑,則暫時(shí)不能使用,需等待分配處理器。即檢測(cè)進(jìn)程啟動(dòng)信號(hào)id＿enable,一旦為高(表示處理器空閑,進(jìn)程可以執(zhí)行),則跳轉(zhuǎn)到RUNNING狀態(tài)。(3)RUNNING:運(yùn)行狀態(tài)。首先讀取t＿table中對(duì)應(yīng)進(jìn)程號(hào)的QT(時(shí)間片)、PC(進(jìn)程的程序的計(jì)數(shù)器)和STAMP(時(shí)間戳);處理器開(kāi)始執(zhí)行該進(jìn)程的程序后,時(shí)間戳與時(shí)間片相等了,表示該進(jìn)程的時(shí)間片結(jié)束了,則跳轉(zhuǎn)到READY狀態(tài),并且保護(hù)現(xiàn)場(chǎng),把當(dāng)前的進(jìn)程號(hào)寫(xiě)入就緒隊(duì)列中,等待下次的調(diào)度;當(dāng)處理過(guò)程中發(fā)生了阻塞,則跳轉(zhuǎn)到WAIT狀態(tài),把當(dāng)前的PC(進(jìn)程的程序的計(jì)數(shù)器)、STAMP(時(shí)間戳)、MASK(3個(gè)算子中有用的算子標(biāo)志)、AVAIL(3個(gè)算子中有數(shù)據(jù)的標(biāo)志)、A0,A1,AD(3個(gè)算子的地址)寫(xiě)入t＿table中,保護(hù)現(xiàn)場(chǎng);當(dāng)進(jìn)程的程序處理完時(shí),act置低,跳轉(zhuǎn)到INIT狀態(tài),不再被調(diào)度。(4)WAIT:阻塞狀態(tài),即進(jìn)程在運(yùn)行過(guò)程中,因?yàn)榈却骋皇录?如等待一個(gè)輸入/輸出操作完成)而暫時(shí)不能運(yùn)行的狀態(tài)。這種狀態(tài)下,發(fā)送t＿enable高電平到進(jìn)程控制模塊,同時(shí)啟動(dòng)監(jiān)測(cè)模塊進(jìn)行所需數(shù)據(jù)的監(jiān)測(cè),如果t＿flag為高電平,則表示監(jiān)測(cè)信號(hào)監(jiān)測(cè)到了相應(yīng)的數(shù)據(jù),此時(shí)進(jìn)程恢復(fù)READY狀態(tài),并且跳轉(zhuǎn)到READY狀態(tài),等待下一次進(jìn)程的啟動(dòng)。3簡(jiǎn)單的功能測(cè)試電路設(shè)計(jì)采用Verilog硬件描述語(yǔ)言,在Xinlinx公司的ISE環(huán)境下完成功能仿真和綜合。在陣列機(jī)的基礎(chǔ)上,采用指令集編寫(xiě)簡(jiǎn)單的算法完成了簡(jiǎn)單功能測(cè)試。算法如3×3矩陣的加減法、多個(gè)數(shù)的最大公約數(shù)與最小公倍數(shù)的求解和奇偶算法。圖7所示是一個(gè)簡(jiǎn)單的3×3陣列機(jī),采用一個(gè)處理器和一個(gè)進(jìn)程控制器組成一個(gè)pe,圖中的寄存器是相鄰處理器之間的共享寄存器。3.1pe0仿真結(jié)果測(cè)試激勵(lì)為:pe0、pe1、pe2各自包括3個(gè)進(jìn)程,3個(gè)進(jìn)程分別執(zhí)行不同的3×3矩陣加法。圖7所示的pe之間的寄存器(即共享寄存器)中,R30/R28是pe與左右鄰之間的共享寄存器,R31/R29是pe與上下鄰之間的共享寄存器。根據(jù)測(cè)試激勵(lì),pe0會(huì)發(fā)生阻塞,pe1和pe3進(jìn)程都是順序執(zhí)行。pe0的仿真結(jié)果圖如8所示,分析如下:(1)首先執(zhí)行0號(hào)進(jìn)程。從圖中cpu＿creg為000(0號(hào)進(jìn)程)的信號(hào)可以看出,當(dāng)執(zhí)行完成以后沒(méi)有發(fā)現(xiàn)阻塞,進(jìn)程0順利執(zhí)行完成,信號(hào)t＿over為高。3.2第三次偶排序基于奇偶原理和歸并—拆分模式(1)將6個(gè)數(shù)據(jù)分別存儲(chǔ)到6個(gè)pe的寄存器R0中。(2)開(kāi)始進(jìn)行第一次偶排序,此時(shí)pe0、pe2、pe4分別讀取R30(CPU與右鄰的共享寄存器)的數(shù)據(jù),而pe1、pe3、pe5把數(shù)據(jù)從寄存器R0移到R28中,這樣3個(gè)pe并發(fā)地執(zhí)行第一次偶排序。(3)開(kāi)始進(jìn)行第一次奇排序,此時(shí)pe1、pe3通過(guò)R30讀取右鄰的pe2、pe4中的數(shù)據(jù),pe2、pe4在上次的偶排序時(shí)已經(jīng)把數(shù)據(jù)存放到自身寄存器R28中,這樣2個(gè)pe并發(fā)地執(zhí)行第一次奇排序,pe0和pe5等待下次的偶排序。(2)然后根據(jù)調(diào)度算法調(diào)度1號(hào)進(jìn)程(cpu＿creg為001)。信號(hào)cpu＿flag為標(biāo)志信號(hào),其為1表示寄存器R8或者R31沒(méi)有數(shù)據(jù),此時(shí)發(fā)生阻塞,則掛起1號(hào)進(jìn)程,同時(shí)啟用監(jiān)測(cè)模塊對(duì)1號(hào)進(jìn)程沒(méi)有數(shù)據(jù)的寄存器R31進(jìn)行監(jiān)測(cè)。(3)在監(jiān)測(cè)的同時(shí)根據(jù)調(diào)度算法調(diào)度2號(hào)進(jìn)程(cpu＿creg為010)。若2號(hào)進(jìn)程也發(fā)生了阻塞(cpu＿flag為1),則掛起2號(hào)進(jìn)程,同時(shí)進(jìn)行2號(hào)進(jìn)程所需要的數(shù)據(jù)的監(jiān)測(cè);在2號(hào)進(jìn)程的執(zhí)行過(guò)程中1號(hào)進(jìn)程就緒,這時(shí)2號(hào)進(jìn)程一旦掛起則調(diào)度1號(hào)進(jìn)程(cpu＿creg為001)繼續(xù)執(zhí)行,直到1號(hào)進(jìn)程執(zhí)行完成(t＿over為1);重復(fù)以上操作,處理完所有的進(jìn)程。(4