p阱CMOS芯片制作工藝設(shè)計(jì)(摻雜工藝參數(shù)計(jì)算)

#取N發(fā)現(xiàn)當(dāng)N=2.8X106cm-3時；V=0.045V符合要求又AATNBV二qNAL2可知L＞￡sBVds=1.23pm故取L=2卩mDS2sqNsAW=14L3：p阱CMOS芯片制作的工藝實(shí)施方案；工藝流程1：襯底制備。由于NMOS管是直接在襯底上形成，所以為防止表面反型，摻雜濃度一般高于閾值電壓所要求的濃度值，其后還要通過硼離子注入來調(diào)節(jié)。CMOS器件對界面電荷特別敏感，襯底與二氧化硅的界面態(tài)應(yīng)盡可能低，因此選擇晶向?yàn)椋?00＞的P型硅做襯底，電阻率約為20Q?CM2：初始氧化。為阱區(qū)的選擇性刻蝕和隨后的阱區(qū)深度注入做工藝準(zhǔn)備。阱區(qū)掩蔽氧化介質(zhì)層的厚度取決于注入和退火的掩蔽需要。這是P阱硅柵CMOS集成電路的制造工藝流程序列的第一次氧化。3：阱區(qū)光刻。是該款P阱硅柵CMOS集成電路制造工藝流程序列的第一次光刻。若采用典型的常規(guī)濕法光刻工藝，應(yīng)該包括：涂膠，前烘，壓板曝光，顯影，定影，堅(jiān)膜，腐蝕。去膠等諸工序。阱區(qū)光刻的工藝要求是刻出P阱區(qū)注入?yún)㈦s，完成P型阱區(qū)注入的窗口N-S24：P阱注入。是該P(yáng)阱硅柵COMS集成電路制造工藝流程序列中的第一次注入?yún)㈦s。P阱注入工藝環(huán)節(jié)的工藝要求是形成P阱區(qū)。11卩-we11+-'N-sut>'5：剝離阱區(qū)氧化層。6：熱生長二氧化硅緩沖層。消除Si-Si3N4界面間的應(yīng)力，第二次氧化。7:LPCVD制備Si3N4介質(zhì)。8：有源區(qū)光刻：即第二次光刻SiZP-welk1N-Si^9：N溝MOS管場區(qū)光刻。10：N溝MOS管場區(qū)P+注入。第二次注入。N溝MOS管場區(qū)P+的注入首要目的是增強(qiáng)阱區(qū)上沿位置處的隔離效果。同時，場區(qū)注入還具有以下附加作用：A場區(qū)的重?fù)诫s注入客觀上阻斷了場區(qū)寄生mos管的工作B重?fù)诫s場區(qū)是橫向寄生期間失效而一直了閂鎖效應(yīng)：C場區(qū)重?fù)诫s將是局部的阱區(qū)電極接觸表面的金—半接觸特性有所改善。11：局部氧化第三次氧化，生長場區(qū)氧化層12:剝離Si3N4層及SiO2緩沖層。

13：熱氧化生長柵氧化層。14：P溝MOS管溝道區(qū)光刻。15：P溝MOS管溝道區(qū)注入16：生長多晶硅。17：刻蝕多晶硅柵多晶硅11P18：涂覆光刻膠。19：刻蝕P溝MOS管區(qū)域的膠膜。20：注入?yún)㈦sP溝MOS管區(qū)域。

21：涂覆光刻膠。22：刻蝕N溝MOS管區(qū)域的膠膜23：注入?yún)㈦sN溝MOS管區(qū)域24：生長磷硅玻璃PSG。As*J光刻膠H1111PN-Sk125：引線孔光刻26：真空蒸鋁。27：鋁電極反刻AlPSGpP阱硅柵CMOS反相器單元的管芯制造工藝流程P阱硅柵CMOS反相器單元的管芯制造工藝流程4?光刻工藝及流程圖（典型接觸式曝光工藝流程為例）4?光刻工藝及流程圖（典型接觸式曝光工藝流程為例）⑴氧化生長⑴氧化生長⑶⑷⑸⑹⑺⑻⑼⑽(11)(12)(13)(⑷(15)氧化層刻蝕P阱注入形成P阱氮化硅的刻蝕場氧的生長去除氮化硅柵氧的生長生長多晶硅刻蝕多晶硅P+離子注入生長磷化硅玻璃PSG光刻接觸孔

（17）鈍化保護(hù)層淀積5：摻雜工藝參數(shù)計(jì)算；P阱參雜工藝計(jì)算由P阱的方塊電阻錯誤！未找到引用源?？捎?jì)算出B注入的補(bǔ)償雜質(zhì)劑量錯誤！未找到引用源。。由襯底電阻率20Q?cm查表得錯誤！未找到引用源。。P阱結(jié)深5》m則補(bǔ)償雜質(zhì)濃度錯誤！未找到引用源。=錯誤!未找到引用源。。與錯誤！未找到引用源。比較可以忽略，故，注入劑量為錯誤！未找到引用源。。取注入能量E=45KeV則查圖表得錯誤！未找到引用源。錯誤！未找到引用源。離子注入后采用快速熱退火使雜質(zhì)充分活化和晶格損傷降至最低。最后在T=1200°C下進(jìn)行有限表面源擴(kuò)散達(dá)到結(jié)深要求。當(dāng)T=1200C時錯誤！未找到引用源。二錯誤！未找到引用源。。此時所需要的時間為錯誤！未找到引用源。124min根據(jù)最小掩蔽膜公式對于CMOS器件：T=1200C時錯誤！未找到引用源?？梢越獬鲎钚⊙趸ず穸葢?yīng)為錯誤！未找到引用源。。對于實(shí)際器件，掩蔽膜厚度應(yīng)為錯誤！未找到引用源。的1.5?2倍。故，氧化膜厚度可取1.24》m。②PMOS參雜工藝計(jì)算PMOS管的源、漏區(qū)硼摻雜后的方塊電阻為250/口，則可解得注入的補(bǔ)償雜質(zhì)劑量為錯誤！未找到引用源。。襯底參雜濃度為錯誤！未找到引用源。，計(jì)算的錯誤！未找到引用源。，它的值可以忽略。取注入能量為錯誤！未找到引用源。則查圖表得錯誤！未找到引用源。及錯誤！未找到引用源。。可計(jì)算出結(jié)深錯誤！未找到引用源。0.451錯誤！未找到引用源。。隨后在T=950°C條件下采用熱退火處理12min使其結(jié)深達(dá)到要求，雜質(zhì)濃度分布均勻。在此條件下，可由最小掩蔽膜厚度公式錯誤！未找到引用源。計(jì)算所需多晶硅膜厚度。當(dāng)掩蔽效率達(dá)到99.999%時，查圖表得出集體參數(shù)，計(jì)算的最小多晶硅膜厚度為錯誤！未找到引用源。3194A錯誤！未找到引用源。4000A。③NMOS參雜工藝計(jì)算NMOS管的源、漏區(qū)硼摻雜后的方塊電阻為250/口，則可解得注入的補(bǔ)償雜質(zhì)劑量為錯誤！未找到引用源。。P阱的電阻率p錯誤！未找到引用源。。查表知CB=3.2X1016crn-3錯誤！未找到引用源。。計(jì)算得錯誤！未找到引用源。，它的值可以忽略。取注入能量為錯誤！未找到引用源。則查圖表得錯誤！未找到引用源。及錯誤！未找到引用源。?？捎?jì)算出結(jié)深錯誤！未找到引用源。0.402錯誤！未找到引用源。。隨后在T=950C條件下采用熱退火處理12min使其結(jié)深達(dá)到要求，雜質(zhì)濃度分布均勻。在此條件下，可由最小掩蔽膜厚度公式錯誤！未找到引用源。計(jì)算所需多晶硅膜厚度。當(dāng)掩蔽效率達(dá)到99.999%時，查圖表得出集體參數(shù)，計(jì)算的最小多晶硅膜厚度為錯誤！未找到引用源。3494A錯誤！未找到引用源。4000A。三：工藝實(shí)施方案工藝步驟工藝名稱工藝目的設(shè)計(jì)目標(biāo)結(jié)構(gòu)工藝方法工藝條件

參數(shù)1襯底制備襯底制備電阻率20Q?cm晶向<100>2一次氧化外延為形成P阱提供掩蔽膜厚度1.24錯誤！未找到引用源。干氧一濕氧一干氧均在1200°C下。干氧15min濕氧135min干氧15min3一次光刻為硼擴(kuò)散提供窗口電子束曝光正膠40s4一次粒子注入注入形成P阱R=33000/口離子注入E=S.6X1012cm-2E=40KeV5一次擴(kuò)散熱驅(qū)入達(dá)到P阱深度結(jié)深5錯誤！未找到引用源。有限表面源擴(kuò)散T=1200Ct二134min6二次氧化作為氮化硅薄膜的緩沖層膜厚600A干氧氧化T=1200Ct=9min7氮化硅薄膜淀積作為光刻有源區(qū)的掩膜厚1000ALPCVDT=600C

蔽膜8二次光刻為磷擴(kuò)散提供窗口電子束曝光正膠40s9場氧一利用氮化硅的掩蔽，在沒氮化硅區(qū)域生長氧化層厚度1000A濕氧氧化T=1200°C水溫95C10三次光刻除去P阱有源區(qū)的氮化硅等電子束曝光正膠11場氧二生長氧化層厚度1錯誤！未找到引用源。濕氧氧化T=1100Ct=140min12二次離子注入調(diào)整閾值電壓表面參雜濃度和結(jié)深及方塊電阻注入磷離子13柵極氧化形成柵極氧化層膜厚417A干氧T=1000Ct=22.2min14多晶硅淀積淀積多晶硅層厚度4000ALPCVDT=600Ct=10min15四次光形成電子束正膠

刻PMOS多晶硅柵，刻出PMOS有源區(qū)擴(kuò)散口曝光16三次離子注入形成PMOS有源區(qū)表面結(jié)深,方塊電阻注入硼離子劑量為1.136錯誤！未找到引用源。E=40KeV17五次光刻形成NMOS的多晶硅柵，刻出NMOS有源區(qū)擴(kuò)散口電子束曝光正膠18四次離子注入形成NMOS有源區(qū)濃度，結(jié)深注入磷離子劑量為4.17錯誤！未找到引用源。E=140KeV19熱退火，二次擴(kuò)散達(dá)到所需結(jié)深，均勻分布結(jié)深，濃度熱驅(qū)入T=950°Ct=12min20淀積磷硅玻璃保護(hù)LPCVDT=600Ct=10min21六次光刻刻出金屬的接電子束曝光正膠觸孔22蒸鋁，刻鋁淀積鋁硅合金并形成集成電路的互連濺射四、參考資料1、王蔚，田麗，任明遠(yuǎn)編著，《集成電路制造技術(shù)——原理與工藝》，電子工業(yè)出版社，20102、劉睿強(qiáng)，袁勇，林濤編著《集成電路制程設(shè)計(jì)與工藝仿真》，電子工業(yè)出版社，20113、DonaldA.Neamen著，趙毅強(qiáng)等譯《半導(dǎo)體器件物理》電子工業(yè)出版社4、關(guān)旭東，《集成電路工藝基礎(chǔ)》，北京大學(xué)出版社，20055、陳貴燦，邵志標(biāo)，程軍，林長貴編，《CMOS集成電路設(shè)計(jì)》,西安:西安交通大學(xué)出版社，20006、李乃平主編，《微電子器件工藝》，華中理工大學(xué)出版社，19957、黃漢堯，李乃平編《半導(dǎo)體器件工藝原理》，上?？茖W(xué)技術(shù)出版社，19868、夏海良，張安康等編，《半導(dǎo)體器件制造工藝》，上?？茖W(xué)技術(shù)出版社，1986五：心得體會順利的完成了此次課程設(shè)計(jì)報(bào)告的內(nèi)容，已經(jīng)讓人覺得很吃力，通過本次課程設(shè)計(jì)的學(xué)習(xí)，使我對于P阱CMOS芯片工藝設(shè)計(jì)制作的相關(guān)流程得以熟悉，更加扎實(shí)的掌握了有關(guān)微電子技術(shù)方面的知識，設(shè)計(jì)過程中，我們小組關(guān)于公式的選取和參數(shù)的估計(jì),存在很大的爭議，后來經(jīng)過三個人共同的商議，最終選擇了最優(yōu)的方案，過程中，一遍又一遍翻閱課本，網(wǎng)上查閱資料，深深地覺得自己在課程學(xué)習(xí)中的知識的欠缺，然后我們通過自己相互之間進(jìn)行討論，其他小組之間進(jìn)行相互討論，一遍又一遍的訂正錯誤，才得以使課程設(shè)計(jì)圓滿完成，一個小小的課程設(shè)計(jì)，不僅僅考驗(yàn)人知識的掌握能力，更挑戰(zhàn)團(tuán)隊(duì)合作和共同解決問題的能力，。在今后社會的發(fā)展和學(xué)習(xí)實(shí)踐過程中，也為自己能很快的適應(yīng)團(tuán)隊(duì)和適應(yīng)新項(xiàng)目積累寶貴經(jīng)驗(yàn)！這是一次簡單的嘗試，總算我們組根據(jù)不同人的分工都能使工作順利進(jìn)行下去，非常感謝團(tuán)隊(duì)之間其他人的付出我們這次課程設(shè)計(jì)的內(nèi)容是P阱CMOS芯片制作工藝設(shè)計(jì)，提供初始條件，要求我們完成PMOS，NMOS管參數(shù)的設(shè)計(jì)，還有芯片制作工藝流程簡介，和光刻工藝的深入了解，最后，還要求我們分析離子注入的摻雜系數(shù)，其中，計(jì)算比較多，計(jì)算的要求必然是對于知識的深入掌握，和對于概念的理解，我們在整個過程中,查閱了《現(xiàn)代集成電路制造技術(shù)原理與實(shí)踐》《半導(dǎo)體器件》，以及老師預(yù)留的PPT，終于在合作中將這些問題化解。課程設(shè)計(jì)作為一門時間性比較強(qiáng)的課程也在我們這次合作中有更多體現(xiàn)，操作性較強(qiáng)，大家需要了解的東西很多，我們也在整個過程中學(xué)習(xí)了很多解決問題的方法，比如，計(jì)算機(jī)繪圖軟件,計(jì)算軟件，模擬軟件的學(xué)習(xí)，都是有必要的且有益的，同學(xué)之間相互幫助，共同討論問題，也有效的促進(jìn)同學(xué)之間交流與合作，給大家創(chuàng)造更多解決問題的機(jī)會，這不僅是一場腦