數(shù)字電子技術(shù)課件-

數(shù)字電子技術(shù)課件第一章數(shù)制和碼制本章基本要求：1、掌握數(shù)字電路的特點(diǎn)；2、掌握數(shù)字量和模擬量的區(qū)別；3、掌握幾種常用的數(shù)制（二進(jìn)制、八進(jìn)制、十進(jìn)制、及十六進(jìn)制）及數(shù)制之間的轉(zhuǎn)換；3、掌握原碼、補(bǔ)碼及反碼的概念；5、掌握幾種常見的碼制。2一、數(shù)字電路特點(diǎn)工作信號：離散信號。表示為二進(jìn)制的數(shù)字信號；元器件的工作狀態(tài)：二極管：導(dǎo)通或截止；三極管：飽和或截止；場效應(yīng)管：可變電阻區(qū)或夾斷區(qū)。代數(shù)基礎(chǔ)：邏輯代數(shù)（布爾代數(shù)）；數(shù)制：二進(jìn)制：0，1

但0或1不是具體的數(shù)值，而是表示一定范圍，或表示兩種不同的狀態(tài)。例如：用1表示高電平，用0表示低電平。?研究的主要問題：邏輯問題，即研究輸出與輸入之間的因果關(guān)系，即邏輯關(guān)系。1.1概述

3數(shù)字量：在時間上和數(shù)值上都離散的物理量。模擬量：在時間上和數(shù)值上都連續(xù)的物理量。數(shù)字信號：用于表示數(shù)字量的信號。模擬信號：用于表示模擬量的信號。數(shù)字電路：工作在數(shù)字信號下的電子電路。模擬電路：工作在模擬信號下的電子電路。二、數(shù)字量和模擬量41.2幾種常用的數(shù)制數(shù)制：

①每一位的構(gòu)成

②從低位向高位的進(jìn)位規(guī)則常用的進(jìn)制：十進(jìn)制，二進(jìn)制，八進(jìn)制，十六進(jìn)制5各種進(jìn)制進(jìn)位規(guī)則逢二進(jìn)一逢八進(jìn)一逢十進(jìn)一逢十六進(jìn)一6四種數(shù)制對應(yīng)表7大家學(xué)習(xí)辛苦了，還是要堅(jiān)持繼續(xù)保持安靜81.3不同數(shù)制之間的轉(zhuǎn)換(自學(xué)掌握，考試內(nèi)容)二－十進(jìn)制轉(zhuǎn)換：將二進(jìn)制數(shù)按權(quán)展開后，按十進(jìn)制數(shù)相加。十－二進(jìn)制轉(zhuǎn)換：整數(shù)部分，用2除十進(jìn)制數(shù)，余數(shù)是二進(jìn)制數(shù)的第0位K0，然后依次用2除所得的商，余數(shù)依次是第1位K1

、第2位K2

、……；小數(shù)部分，乘以2，取整數(shù)，依次為K-1、K-2、……（27.125）10=（？）2（11011.001）29二－十六進(jìn)制：(F)H(1111)B即十六進(jìn)制的一位對應(yīng)二進(jìn)制的四位。(101001000)B=從末位開始四位一組(10011100101101001000)B()H84BC9=(9CB48)H十六－二進(jìn)制原理同樣。小數(shù)部分，從高位開始四位一組10十六－十進(jìn)制：將十六進(jìn)制數(shù)按權(quán)展開后，按十進(jìn)制數(shù)相加。十－十六進(jìn)制：與十－二進(jìn)制原理類似；也可以先將十進(jìn)制數(shù)先轉(zhuǎn)換為二進(jìn)制數(shù)，然后在轉(zhuǎn)換為十六進(jìn)制數(shù)。11二－八進(jìn)制：(7)8(111)B即八進(jìn)制的一位對應(yīng)二進(jìn)制的三位。(011110.010111)2=從末位開始三位一組(011110.010111)2(726.3八－二進(jìn)制原理同樣。)8從高位開始三位一組121.4二進(jìn)制運(yùn)算1.4.1二進(jìn)制算術(shù)運(yùn)算的特點(diǎn)

算術(shù)運(yùn)算：1、和十進(jìn)制算數(shù)運(yùn)算的規(guī)則相同

2、逢二進(jìn)一

特點(diǎn)：加、減、乘、除全部可以用移位和相加這兩種操作實(shí)現(xiàn)。簡化了電路結(jié)構(gòu)。

所以數(shù)字電路中普遍采用二進(jìn)制算數(shù)運(yùn)算1.4.2反碼、補(bǔ)碼和補(bǔ)碼運(yùn)算

1、

二進(jìn)制數(shù)的正、負(fù)號的表示方法

最高位為符號位（0為正，1為負(fù)）

如+89=（01011001）-89=（11011001）（原碼）132、

二進(jìn)制數(shù)補(bǔ)碼對于有效數(shù)字（不包括符號位）為n位的二進(jìn)制數(shù)N，其補(bǔ)碼為：（N）INV=N（當(dāng)N為正數(shù)）(2n-1)-N（當(dāng)N為負(fù)數(shù)）正數(shù)的補(bǔ)碼與原碼相同；負(fù)數(shù)的補(bǔ)碼等于2n-N；符號位保持不變。結(jié)論：3、

二進(jìn)制數(shù)反碼（N）COMP=N（當(dāng)N為正數(shù)）2n-N（當(dāng)N為負(fù)數(shù)）正數(shù)的反碼與原碼相同；負(fù)數(shù)的反碼等于原碼的各位取反；符號位保持不變。結(jié)論：思考：補(bǔ)碼與反碼關(guān)系？（N）COMP=（N）INV+1練習(xí)P11例1.4.1144、二進(jìn)制的減法運(yùn)算

在做減法運(yùn)算時，如果兩個數(shù)為原碼，則首先要比較兩數(shù)絕對值的大小，然后以絕對值大的作為被減數(shù)，絕對值小的作為減數(shù)，求出差值，最后再確定差的符號。（此過程較復(fù)雜）A-B=A+(B)COMP-2nA-B=A+(B)INV+1-2n思考：如何確定差的符號位？兩數(shù)的減法運(yùn)算可以轉(zhuǎn)換為加法運(yùn)算，A-B的差的值等于A+(B)INV+1，若該差的值產(chǎn)生進(jìn)位，則差的符號為正，否則為負(fù)。結(jié)論：練習(xí)P12例1.4.2151.5幾種常用的編碼數(shù)字系統(tǒng)的信息數(shù)值文字符號二進(jìn)制代碼編碼為了表示字符為了分別表示N個字符，所需的二進(jìn)制數(shù)的最小位數(shù)：最常見的編碼有如下幾種4位二進(jìn)制編碼二-十進(jìn)制編碼（BCD碼）ASCⅡ碼（自學(xué)了解）161、四位二進(jìn)制編碼

8421碼（自然編碼）：

即0000～1111，在這種代碼中，從左到右每一位的1的權(quán)分別為

8、4、2、1，且每一位的權(quán)是固定不變的，所以它也屬于恒權(quán)代碼。編碼規(guī)律：按排列順序逐個加117②循環(huán)碼（格雷碼）代碼特點(diǎn)：邏輯相鄰，即兩個相臨的代碼之間只有一位發(fā)生變化記憶特點(diǎn)：最低位：首末各1個0，然后2個1，2個0；次低位：首末各2個0，然后4個1，4個0，4個1；次高位：首末各4個0，中間8個1；最高位：8個0，8個1。182、BCD碼：用四位二進(jìn)制數(shù)中的任意十種組合來表示一位十進(jìn)制數(shù)，即二－十進(jìn)制代碼。8421BCD碼：即0000～1001，依次表示十進(jìn)制數(shù)的0～9。余3碼：將8421碼的前三個和后三個代碼去掉，用其余的代碼0011～1100依次來表示0～9。

余3循環(huán)碼：將循環(huán)碼的前三個和后三個代碼去掉，用其余的代碼依次來表示0～9。其余BCD碼見課本P13頁。191、數(shù)字電路的特點(diǎn)；2、各種進(jìn)制及進(jìn)制之間的相互轉(zhuǎn)換；3、原碼、補(bǔ)碼及反碼的概念；4、常用碼制（8421碼、循環(huán)碼；8421BCD碼、余三碼及余三循環(huán)碼等；）小結(jié):下次講：2.1~2.4，2.5.1，2.5.2課后練習(xí)：1.1~1.15

（自己通過練習(xí)掌握）201、數(shù)字電路的特點(diǎn)；2、各種進(jìn)制及進(jìn)制之間的相互轉(zhuǎn)換；3、原碼、補(bǔ)碼及反碼的概念；4、常用碼制（8421碼、循環(huán)碼；8421BCD碼、余三碼及余三循環(huán)碼等；）5、邏輯代數(shù)中的基本邏輯運(yùn)算。復(fù)習(xí)212.1概述(邏輯的概念)2.2邏輯代數(shù)中的基本邏輯運(yùn)算2.3邏輯代數(shù)中的公式和定理（2.3，2.4)2.5邏輯函數(shù)及其表示方法2.6邏輯函數(shù)的化簡方法邏輯函數(shù)的公式法及卡諾圖法化簡方法2.7具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡第二章邏輯代數(shù)基礎(chǔ)本章重點(diǎn):基本概念及邏輯函數(shù)的化簡222.1概述基本概念

邏輯：

事物的因果關(guān)系

邏輯運(yùn)算的數(shù)學(xué)基礎(chǔ)：邏輯代數(shù)

在二值邏輯中的變量取值：0或1232.2邏輯代數(shù)中的基本邏輯運(yùn)算1、“與”邏輯一、最基本邏輯運(yùn)算與邏輯：決定事件發(fā)生的各條件中，所有條件都具備，事件才會發(fā)生（成立）。

規(guī)定:

開關(guān)合為邏輯“1”

開關(guān)斷為邏輯“0”

燈亮為邏輯“1”

燈滅為邏輯“0”

真值表

真值表特點(diǎn):

有0則0,全1則1邏輯式：F=A?B242、“或”邏輯或邏輯：決定事件發(fā)生的各條件中，有一個或一個以上的條件具備，事件就會發(fā)生（成立）。真值表

邏輯式：

F=A+B

真值表特點(diǎn)：有1則1,全0則0。253、“非”邏輯非邏輯：決定事件發(fā)生的條件只有一個，條件不具備時事件發(fā)生（成立），條件具備時事件不發(fā)生。邏輯式：真值表26與、或、非的邏輯符號三種最基本的邏輯運(yùn)算：與、或、非274、“與非”邏輯運(yùn)算

二、其它基本邏輯運(yùn)算285、“或非”邏輯運(yùn)算296、“與或非”邏輯運(yùn)算307、“異或”運(yùn)算318、同或運(yùn)算321、數(shù)字電路的特點(diǎn)；2、各種進(jìn)制及進(jìn)制之間的相互轉(zhuǎn)換；3、原碼、補(bǔ)碼及反碼的概念；4、常用碼制（8421碼、循環(huán)碼；8421BCD碼、余三碼及余三循環(huán)碼等；）5、邏輯代數(shù)中的基本邏輯運(yùn)算。小結(jié):下次講：2.4，2.4，2.5.1，2.5.2課后練習(xí)：1.1~1.15

（自己通過練習(xí)掌握）33數(shù)字電子技術(shù)所用教材：數(shù)字電子技術(shù)基礎(chǔ)（第五版），閻石主編參考教材：數(shù)字電子技術(shù)基礎(chǔ)（第四版），閻石主編電子技術(shù)基礎(chǔ)（數(shù)字部分）（第四版），康光華主編上課教師：張迎春所在教研室：信控學(xué)院電子信息工程教研室教研室地點(diǎn)：機(jī)電樓B308聯(lián)系電話：電子信箱：341、常量之間的運(yùn)算2、常量和變量之間的運(yùn)算3、變量和變量之間的運(yùn)算互補(bǔ)律，變量與其反變量之間的關(guān)系一、公式2.3邏輯代數(shù)中的公式和定理（2.3，2.4)35交換律結(jié)合律分配律同一律（重疊律）德?摩根定理還原律（17推論）14~18，吸收律36由兩乘積項(xiàng)組成的表達(dá)式中，如果一項(xiàng)含因子A，另一項(xiàng)含A的非，則這兩項(xiàng)其余因子各自取反，就得到這個函數(shù)的反函數(shù)。4、關(guān)于異或運(yùn)算的公式因果互換律：371、代入定理：

二、邏輯代數(shù)的基本定理在任何一個含有變量A的邏輯等式中，若以一函數(shù)式取代該等式中所有A的位置，該等式仍然成立。2、反演定理：注意：a）運(yùn)算的優(yōu)先順序。b）不是單個變量上的非號應(yīng)保留不變。在一個邏輯函數(shù)式Y(jié)中,若將其中所有的“+”變成“·”，“·”變成“+”，“0”變成“1”，“1”變成“0”，原變量變成反變量，反變量變成原變量，所得函數(shù)式即為原函數(shù)式的反函數(shù)，記作：例:試用反演定理求的反邏輯式。解：練習(xí)：P27例2.4.2，2.4.338對偶定理：若兩個函數(shù)式相等，那么它們的對偶式也相等。

3、對偶定理：例：試求函數(shù)式的對偶式。解：例：證明：解：對偶式：在一個邏輯函數(shù)式Y(jié)中,若將其中所有的“+”變成“·”，“·”變成“+”，“0”變成“1”，“1”變成“0”，所得函數(shù)式即為原函數(shù)式的對偶式，記作：

392.5邏輯函數(shù)及其表示方法2.5.1邏輯函數(shù)的概念2.5.2邏輯函數(shù)的表示方法（邏輯真值表、函數(shù)表達(dá)式、邏輯電路圖、波形圖、卡諾圖）2.5.3邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式（最小項(xiàng)表達(dá)式、最大項(xiàng)表達(dá)式）2.5.4邏輯函數(shù)形式的變換2.5.1邏輯函數(shù)的概念

對于一個邏輯事件，輸入量（即條件）與輸出量（即結(jié)果）之間也是一種函數(shù)關(guān)系，稱為邏輯函數(shù)關(guān)系，也可以寫作：Y=F（A，B，C，…）。這種邏輯函數(shù)關(guān)系有五種表達(dá)方式：邏輯真值表、函數(shù)表達(dá)式、邏輯電路圖、波形圖、卡諾圖。40找出輸入、輸出變量，并用相應(yīng)的字母表示；

b)邏輯賦值。

c)畫出表格。

例舉重裁判電路，A為主裁判,B、C為副裁判，燈亮?xí)r判為試舉成功。

一、邏輯真值表：將輸入變量所有取值下對應(yīng)的輸出值求出來，列成表格，即為邏輯真值表。

列寫邏輯真指標(biāo)的步驟2.5.2邏輯函數(shù)的表示方法41二、邏輯函數(shù)式：將邏輯函數(shù)中輸出變量與輸入變量之間的邏輯關(guān)系用與、或、非等邏輯運(yùn)算符號連接起來的式子，又稱函數(shù)式或邏輯式。三、邏輯電路圖：是將邏輯函數(shù)中輸出變量與輸入變量之間的邏輯關(guān)系用與、或、非等邏輯符號表示出來的圖形。42四、波形圖：將輸入變量所有取值可能與對應(yīng)輸出按時間順序排列起來畫成時間波形。43五、邏輯函數(shù)表示方法之間的相互轉(zhuǎn)換（1）真值表 函數(shù)式a)找出真值表中使函數(shù)值為1的輸入變量取值；b)每個輸入變量取值都對應(yīng)一個乘積項(xiàng)，變量取值為1，用原變量表示，變量取值為0，用反變量表示。c)將這些乘積項(xiàng)相加即可。（2）函數(shù)式 真值表首先在表格左側(cè)將各個不同輸入變量取值依次按遞增順序列出來，然后將每組輸入變量取值代入函數(shù)式，并將得到的函數(shù)值對應(yīng)地填在表格右側(cè)即可。練習(xí)P31~P32例2.5.1練習(xí)P31~P32例2.5.244五、邏輯函數(shù)表示方法之間的相互轉(zhuǎn)換

（3）函數(shù)式 邏輯圖

方法：從輸入到輸出分別用相應(yīng)的邏輯符號取代函數(shù)式中的邏輯符號即可。（4）邏輯圖函數(shù)式方法：從輸入到輸出分別用相應(yīng)的邏輯運(yùn)算符號取代邏輯圖中的邏輯符號即可。（5）波形圖真值表方法：從波形圖上找出每個時間段里輸入變量與輸出變量的取值，然后將這些輸入、輸出取值對應(yīng)列表，即得真值表。（6）真值表波形圖方法：將真值表中所有的輸入變量與對應(yīng)輸出變量取值依次排列畫成以時間為橫軸的波形，即得波形圖。練習(xí)P33~P34例2.5.3，2.5.4，2.5.545

1、最小項(xiàng)的概念

最小項(xiàng)：設(shè)m為包含n個因子的乘積項(xiàng)，且這n個因子以原變量形式或者反變量形式在m中出現(xiàn)且只出現(xiàn)一次，稱m為n變量的一個最小項(xiàng)。n變量共有個最小項(xiàng)。

2、最小項(xiàng)的編號規(guī)則：使最小項(xiàng)m值為1的輸入變量取值所對應(yīng)的十進(jìn)制數(shù)即為該最小項(xiàng)的編號，記作。

一、最小項(xiàng)表達(dá)式——最小項(xiàng)之和2.5.3邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式46例：三變量最小項(xiàng)的編號練習(xí)：

畫四變量最小項(xiàng)編號表473、最小項(xiàng)的性質(zhì)：a)對應(yīng)任意一組輸入變量取值，有且只有一個最小項(xiàng)值為1；b)任意兩個最小項(xiàng)之積為0；c)全體最小項(xiàng)之和為1；d)具有邏輯相鄰性的兩個最小項(xiàng)相加，可合并為一項(xiàng)，并消去一對因子。4、邏輯函數(shù)的最小項(xiàng)表達(dá)式：①由真值表獲得：將使函數(shù)值為1

的最小項(xiàng)進(jìn)行邏輯加；48例：將函數(shù)式化成最小項(xiàng)和的形式。解：②由一般函數(shù)式獲得：該函數(shù)式中的每個乘積項(xiàng)缺哪個因子，就乘以該因子加上其反變量，展開即可。二、最大項(xiàng)表達(dá)式——最大項(xiàng)之積（自學(xué)了解）492.5.4邏輯函數(shù)形式的變換（為獲得不同的實(shí)現(xiàn)電路）邏輯函數(shù)與或式與非-與非式與或非式或非-或非式501、邏輯代數(shù)的各種公式、定理；2、邏輯函數(shù)的各種表示方法及相互轉(zhuǎn)換。3、最小項(xiàng)的概念、編號、性質(zhì)及最小項(xiàng)表達(dá)式；4、邏輯函數(shù)形式的變換。作業(yè)：

2.1（6）2.2（2）2.3（b）2.6（a）2.7（a）2.8，2.10（1，6），2.12（1）小結(jié):下次講：2.6，2.7511、邏輯代數(shù)的各種公式、定理；2、邏輯函數(shù)的各種表示方法及相互轉(zhuǎn)換。3、最小項(xiàng)的概念、編號、性質(zhì)及最小項(xiàng)表達(dá)式；4、邏輯函數(shù)形式的變換。復(fù)習(xí)52

邏輯函數(shù)的公式化簡法：是指熟練運(yùn)用所學(xué)基本公式和常用公式，將一個函數(shù)式化成最簡形式。2.6邏輯函數(shù)的化簡方法一、最簡與或式形式的標(biāo)準(zhǔn)：該與或式中包含的乘積項(xiàng)的個數(shù)最少，且每個乘積項(xiàng)所包含的因子數(shù)也最少。二、常用公式化簡法：并項(xiàng)法、吸收法、消因子法、消項(xiàng)法、配項(xiàng)法等。

2.6.1邏輯函數(shù)公式化簡法531、并項(xiàng)法：利用

542、吸收法：利用

3、消因子法：利用

554、消項(xiàng)法：

利用

5、配項(xiàng)法：

利用

56用公式法化簡邏輯函數(shù)，需要充分熟悉各個公式、定理，而且多種方法要結(jié)合應(yīng)用。結(jié)論57一、卡諾圖定義：將n變量的全部最小項(xiàng)各用一個小方塊表示，并使具有邏輯相鄰性的最小項(xiàng)在幾何位置上也相鄰地排列起來，所得圖形稱為n變量的卡諾圖。三變量卡諾圖

2.6.2邏輯函數(shù)的卡諾圖化簡法二變量卡諾圖

58五變量卡諾圖四變量卡諾圖

59①將函數(shù)式化成最小項(xiàng)和的形式；②將函數(shù)式中包含的最小項(xiàng)在卡諾圖相應(yīng)位置處填1，其余位置處填0。

例：試畫出邏輯函數(shù)的卡諾圖。解：二、用卡諾圖表示邏輯函數(shù)60

根據(jù)卡諾圖寫函數(shù)式的方法：將卡諾圖中所有填1的小方塊所表示的最小項(xiàng)相加即可得到相應(yīng)的函數(shù)式。例：卡諾圖如圖所示，要求寫出其函數(shù)式。611、合并最小項(xiàng)規(guī)則

a)具有邏輯相鄰性的2個最小項(xiàng)相加，可合并為1項(xiàng)，消去1對不同因子。

b)具有邏輯相鄰性的4個最小項(xiàng)相加，且組成矩形組，可合并為1項(xiàng)，消去2對不同因子。

c)具有邏輯相鄰性的8個最小項(xiàng)相加，且組成矩形組，可合并為1項(xiàng)，消去3對不同因子。

d)具有邏輯相鄰性的個2n最小項(xiàng)相加，且組成矩形組，可合并為一項(xiàng)，消去n對不同因子。三、用卡諾圖化簡邏輯函數(shù)622、化簡步驟：（1）將函數(shù)化為最小項(xiàng)之和的形式；（2）畫出表示該邏輯函數(shù)的卡諾圖；（3）找出可以合并的最小項(xiàng)（根據(jù)合并最小項(xiàng)的原則）；（4）選取可以合并的最小項(xiàng)畫圈并化簡，寫出最簡與或式。能大則大，能少則少，重復(fù)有新，一塊不漏畫圈口訣：能大則大——每一圈包含的最小項(xiàng)個數(shù)越多越好；能少則少——畫的圈的個數(shù)越少越好；重復(fù)有新——每一圈中至少有一個新的最小項(xiàng)；一塊不漏——一個最小項(xiàng)也不能漏掉。63卡諾圖化簡邏輯函數(shù)實(shí)例ABC00100111101111例1.用卡諾圖表示并化簡。解：(a)將取值為“1”的相鄰小方格圈成圈;步驟

1.畫卡諾圖2.合并最小項(xiàng)（畫圈）3.寫出最簡“與或”邏輯式(b)所圈取值為“1”的相鄰小方格的個數(shù)應(yīng)為2n，(n=0,1,2…)64卡諾圖化簡邏輯函數(shù)實(shí)例ABC00100111101111解：三個圈最小項(xiàng)分別為：合并最小項(xiàng)寫出簡化邏輯式最小項(xiàng)合并方法：保留一個圈內(nèi)最小項(xiàng)的相同變量，而消去相反變量。6500ABC100111101111解：寫出簡化邏輯式多余AB00011110CD000111101111相鄰例2.

應(yīng)用卡諾圖化簡邏輯函數(shù)(1)(2)66解：寫出簡化邏輯式AB00011110CD000111101例3.

應(yīng)用卡諾圖化簡邏輯函數(shù)111111111注意：1.圈的個數(shù)應(yīng)最少2.每個“圈”要最大3.每個“圈”至少要包含一個未被圈過的最小項(xiàng)。思考：如何直接根據(jù)普通函數(shù)式填寫卡諾圖？67練習(xí)：用卡諾圖法化簡函數(shù)

練習(xí)：P46，例題2.6.10，2.6.11注意：也可以先通過合并卡諾圖中的0求出Y′,再將Y′求反得到Y(jié)。1011010010110100ABCD1111111168約束項(xiàng)任意項(xiàng)無關(guān)項(xiàng)：約束項(xiàng)和任意項(xiàng)可以寫入函數(shù)式，也可不包含在函數(shù)式中，因此統(tǒng)稱為無關(guān)項(xiàng)。在有些邏輯函數(shù)中，有的輸入變量取值組合是不允許出現(xiàn)的，這些變量組合對應(yīng)的最小項(xiàng)稱為約束項(xiàng)；這些最小項(xiàng)應(yīng)恒等于0。在輸入變量某些取值下，函數(shù)值為1或?yàn)?不影響邏輯電路的功能，在這些取值下為1的最小項(xiàng)稱為任意項(xiàng)。2.7具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡一、基本概念：思考：約束項(xiàng)和任意項(xiàng)有什么區(qū)別？見P51~5269約束項(xiàng)不允許出現(xiàn)，所以約束項(xiàng)的值始終為0；任意項(xiàng)是否出現(xiàn)不影響電路功能，所以有可能出現(xiàn)使任意項(xiàng)為1的輸入變量取值。二、無關(guān)項(xiàng)的表示方法真值表中，用“×”或“Φ”表示；表達(dá)式中，可令無關(guān)項(xiàng)=0；（或全體無關(guān)項(xiàng)之和=0）卡諾圖中，對應(yīng)方格內(nèi)填“×”或“Φ”。含有無關(guān)項(xiàng)的邏輯函數(shù)還可以表示成如下形式：結(jié)論702.7.2無關(guān)項(xiàng)在化簡邏輯函數(shù)中的應(yīng)用合理地利用無關(guān)項(xiàng)，可得更簡單的化簡結(jié)果。加入（或去掉）無關(guān)項(xiàng)，可使化簡后的項(xiàng)數(shù)最少，每項(xiàng)所含因子最少；從卡諾圖上直觀地看，加入無關(guān)項(xiàng)的目的是使圈最大，圈的數(shù)量最少。一、公式法：可在函數(shù)式中加上或去掉無關(guān)項(xiàng)再化簡；二、卡諾圖法：有利于化簡的×，當(dāng)作1處理；不利于化簡的×，當(dāng)作0處理。711011010010110100ABCD例2.7.1：化簡具有約束的邏輯函數(shù)：給定約束條件為：111×××××××72例2：試用卡諾圖法化簡具有無關(guān)項(xiàng)的邏輯函數(shù)：

解：練習(xí)：課本P54例2.7.21011010010110100ABCD11111111××××731、邏輯函數(shù)的公式法化簡方法；2、邏輯函數(shù)的卡諾圖化簡方法；3、含有無關(guān)項(xiàng)的邏輯函數(shù)的化簡方法。作業(yè)：2.15（4）（9）（10）2.16（b）2.17（4）2.18（5）2.20（c）2.22（3）2.23（4）小結(jié):下次講：3.13.23.374第三章門電路（四次課）本章學(xué)習(xí)思路：了解內(nèi)部結(jié)構(gòu)特點(diǎn)，掌握功能及外部特性，熟悉各種參數(shù)，掌握連接規(guī)律并能定性判斷電路功能。3.1概述（注意概念）3.2半導(dǎo)體二極管門電路3.3CMOS門電路

CMOS反相器的電路結(jié)構(gòu)和工作原理；靜態(tài)輸入特性和輸出特性；其他類型的CMOS門電路及正確使用3.5TTL門電路

TTL反相器的電路結(jié)構(gòu)、工作原理；靜態(tài)輸入特性、輸出特性和輸入端負(fù)載特性；其他類型的TTL門電路75掌握門電路概念、類型及邏輯體制的概念3.1概述一、門電路：用以實(shí)現(xiàn)邏輯關(guān)系的單元電路，與基本邏輯關(guān)系相對應(yīng)。常見門電路：與門、或門、非門、與非門、或非門、異或門等。三、正負(fù)邏輯體制概念：

在電子電路中，用高低電平表示0和1兩種邏輯狀態(tài)。正邏輯：高電平對應(yīng)“1”；低電平對應(yīng)“0”。負(fù)邏輯：高電平對應(yīng)“0”；低電平對應(yīng)“1”。二、類型：分立元件門電路：二極管門電路雙極型、單極型及混合型集成門電路：注意：在數(shù)字電路中，電壓值具體為多少不重要，只要能判斷高低電平即可。76正與非門的真值表負(fù)或非門的真值表正與非門與負(fù)或非門相對應(yīng)一般采用正邏輯體制若采用不同的邏輯體制，則邏輯功能不同結(jié)論：77一、半導(dǎo)體二極管的開關(guān)特性一個二極管，具有單向?qū)щ娦?。外加正向電壓時導(dǎo)通，相當(dāng)于開關(guān)閉合；外加反向電壓時截止，相當(dāng)于開關(guān)斷開。正向?qū)▔航担汗韫?.7V，鍺管0.3V。3.2半導(dǎo)體二極管門電路高電平：VIH=VCC低電平：VIL=0vI=VIH

D截止，vO=VOH=VCCvI=VIL

D導(dǎo)通，vO=VOL=0.7V78設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時VDF=0.7V規(guī)定3V以上為10.7V以下為0二、 二極管門電路1、二極管與門79設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時VDF=0.7V規(guī)定2.3V以上為10V以下為02、二極管或門F=A+B二極管門電路缺點(diǎn)：存在電平偏移；帶負(fù)載能力差。適用場合：IC電路的內(nèi)部邏輯單元803.3CMOS門電路

3.3.1MOS管開關(guān)電路知識回顧

3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理

一、電路結(jié)構(gòu)及工作原理二、電壓、電流傳輸特性曲線三、噪聲容限

3.3.3CMOS反相器的靜態(tài)輸入特性和輸出特性

一、輸入端保護(hù)措施和輸入特性二、輸出特性3.3.5其它類型的CMOS門電路3.3.6CMOS門電路的特點(diǎn)及正確使用811、NMOS反相器及開關(guān)特性（1）vI<VGS(th)NMOS工作在截止(夾斷)區(qū)∴VO=VOH＝VDD3.3.1MOS管開關(guān)電路知識回顧開啟電壓VGS(th)N，VGS(th)N>0（3）vI>VGS(th)N且VDS較小時，工作在可變電阻區(qū)。若RD>>RON，則VOL≈0（2）vI>VGS(th)N且VDS較大時MOS工作在恒流區(qū)，此時，iD與VDS無關(guān)VGS越大，RON越小822、PMOS管開關(guān)特性開啟電壓VGS(th)P<0當(dāng)GS間加負(fù)電壓且|VGS|>|VGS(th)P|時，MOS管導(dǎo)通。（1）|VGS|

<|VGS(th)P|

MOS工作在截止區(qū)（2）當(dāng)|VGS|

>|VGS(th)P|且|VDS|較大時，工作在恒流區(qū)（3）當(dāng)|VGS|

>|VGS(th)P|且|VDS|較小時，工作在可變電阻區(qū)833.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理

一、電路結(jié)構(gòu)及工作原理（Complementary-SymmetryMOS）

PMOS管NMOS管工作原理：vi=0時：VGS1=–VDD

，VGS2=0,T1導(dǎo)通、T2截止，vO=VDD

vi=VDD時：VGS2=VDD,VGS1=0T2導(dǎo)通、T1截止，vO=0令VDD>|VGS(th)P|+VGS(th)N84二、電壓、電流傳輸特性曲線

1、電壓傳輸特性曲線

AB段：vi<VTNT1導(dǎo)通，T2截止

vO＝VOH＝VDDCD段：vi>VDD－∣VTP∣T1截止，T2導(dǎo)通

vO＝VOL＝0VDD>VTN+∣VTP∣且VTN=∣VTP∣VTN即VGS（th）NVTP即VGS（th）P85二、電壓、電流傳輸特性曲線

1、電壓傳輸特性曲線

VDD>VTN+∣VTP∣且VTN=∣VTP∣BC段：VTN<vi<VDD－∣VTP∣T1、T2同時導(dǎo)通

∴CMOS反相器的閾值電壓B'在BB'段,RON2>RON1設(shè)T1導(dǎo)通內(nèi)阻為RON1

，T2導(dǎo)通內(nèi)阻RON2

：在B'C段,RON1>RON2

當(dāng)時，RON2=RON1862、電流傳輸特性曲線

AB段：T1導(dǎo)通，T2截止，iD≈0;CD段：T2導(dǎo)通，T1截止，iD≈0;BC段：T1、T2均導(dǎo)通，iD≠0且在vI=?VDD時，iD最大。注意：使用CMOS器件時,不應(yīng)使之長期工作在電流傳輸特性的BC段，以防止器件因功耗過大而損壞。87三、輸入噪聲容限輸入端噪聲容限：在保證輸出高低電平基本不變（或者說變化的大小不超過允許限度）的條件下，輸入電平允許的波動范圍。輸入端為高（低）電平時的噪聲容限VNH（VNL

）：在保證輸出為低（高）電平的條件下，輸入電平允許的向下（上）的波動范圍。思考：對單級門，如何求輸入端噪聲容限？88VNH=VIH－VIH(min)=

VNL=VIL(max)－VOL=理想情況下，以閾值電壓為分界線，則：設(shè)VIL=0，VIH=VDD；VOH=VDD，VOL＝0；則對門本身而言，當(dāng)前級門帶動同類型的后級門時，有：VNH=VOH－VIH(min)=

VNL=VIL(max)－VIL=⒈CMOS門電路噪聲容限較大；⒉提高VDD，即可提高噪聲容限。結(jié)論891、邏輯門及邏輯體制的概念；2、二極管開關(guān)特性及二極管與門、或門電路；3、CMOS反相器的電路結(jié)構(gòu)及工作原理；4、CMOS反相器的電壓及電流傳輸特性曲線；5、CMOS反相器的閾值電壓及噪聲容限的概念。小結(jié)下次講：3.3.33.3.53.5.1作業(yè)：3.1902、CMOS反相器的電路結(jié)構(gòu)及工作原理；1、邏輯體制的概念；4、CMOS反相器的電壓及電流傳輸特性曲線；

5、CMOS反相器的閾值電壓及噪聲容限的概念。復(fù)習(xí)913.3.3CMOS反相器的靜態(tài)輸入特性和輸出特性

一、輸入端保護(hù)措施和輸入特性1、輸入端保護(hù)電路

二極管壓降為VDF=0.7V2、輸入特性

當(dāng)0<vI<VDD時，保護(hù)電路不起作用；當(dāng)vI>VDD+VDF時，D1導(dǎo)通；當(dāng)vI<–VDF時，D2導(dǎo)通；iI92二、輸出特性

1、低電平輸出（1）∵VOL＝IOLRON∴隨著IOL↑→VOL↑（2）在同一IOL下，

VDD↑→RON↓→VOL↓低電平輸出特性為：IOL932、高電平輸出（2）在同一IOH下，

VDD↑→RON↓→VOH↑（1）∵VOH＝VDD－∣IOH∣RON∴隨著∣IOH∣↑→VOH略有降低

高電平輸出特性為：IOH943.3.5其它類型的CMOS門電路

一、CMOS與非門和或非門二、帶緩沖級的CMOS與非門和或非門三、CMOSOD門四、CMOS傳輸門五、CMOS三態(tài)門

重點(diǎn)：（1）CMOS門電路的連接規(guī)律；（2）根據(jù)電路結(jié)構(gòu)分析電路功能。95一、CMOS與非門和或非門00

101

110

111

0ABT1T2T3T4Y與非門工作原理:96ABT1T2T3T4Y工作原理:00

×

×101××

0

10

××0

11×

×

0

或非門T1T3T297此類門電路的缺點(diǎn)：P92（1）輸出電阻RO受輸入狀態(tài)影響；（2）輸出的高低電平受輸入端數(shù)目的影響。連接規(guī)律與非門T1T3T2或非門與非門：NMOS串，PMOS并；或非門：NMOS并，PMOS串。

98二、帶緩沖級的CMOS與非門和或非門（1）帶緩沖級的CMOS與非門

或非門+緩沖器=與非門

（2）帶緩沖級的CMOS或非門（P93）

與非門+緩沖器=或非門

99三、OD門

電路圖

電路符號1、引出OD門的目的：（1）實(shí)現(xiàn)電平的轉(zhuǎn)換（2）實(shí)現(xiàn)線與。1002、OD門的線與接法注意（1）外接電源可以和門電路電源VDD不同；（2）外接電阻RL的阻值要合適，以保證門正常工作。外接電阻RL的阻值的計(jì)算方法見課本P94~96，自學(xué)掌握。101四、CMOS傳輸門工作原理:0<vI<VDD－VGS(th)N時，T1導(dǎo)通；

（2）當(dāng)C=1，C'=0時T1、T2均截止輸入和輸出之間呈高阻態(tài)傳輸門截止

（1）當(dāng)C=0，C'=1時∣VGS(th)P∣<VI<VDD時，T2導(dǎo)通。故0<vI<VDD時，T1、T2至少有一個導(dǎo)通。傳輸門導(dǎo)通

用途：P98~99頁。C'、C－控制信號電路圖為C'電路符號C'102四、三態(tài)輸出門（應(yīng)用時，總是接在集成電路的輸出端，又稱為輸出緩沖器）103三態(tài)門的用途1、接成總線結(jié)構(gòu)2、實(shí)現(xiàn)雙向傳輸1043、CMOSOD門：結(jié)構(gòu)特點(diǎn)。1、CMOS反相器：結(jié)構(gòu)特點(diǎn)及工作原理、電壓電流傳輸特性曲線、輸入端保護(hù)措施、輸出特性曲線；主要參數(shù)。2、CMOS與非門、或非門：連接規(guī)律及邏輯功能判斷。4、CMOS三態(tài)門：控制端控制作用。5、CMOS傳輸門：工作原理及應(yīng)用。CMOS門電路小結(jié)

有關(guān)重點(diǎn)題目：3.3，3.7，3.8，3.15，3.20，3.291053.5.1半導(dǎo)體三極管的開關(guān)特性3.5TTL門電路一、三極管的基本開關(guān)電路只要參數(shù)合理：vI=VIL時，T截止，VO=VOHvI=VIH時，T導(dǎo)通，VO=VOL106二、三極管的開關(guān)等效電路截止?fàn)顟B(tài)飽和導(dǎo)通狀態(tài)思考：如何判斷三極管的三個狀態(tài)？107分立元件門電路的特點(diǎn)：（1）體積大、工作不可靠。（2）需要不同電源。（3）各種門的輸入、輸出電平不匹配。三、三極管反相器A=1時，vI為高電平，T飽和導(dǎo)通，vO=VCES，Y=0;A=0時，vI為低電平，T反向截止，vO=VCC，Y=1;重要題型：如何判斷三極管的工作狀態(tài)？108三極管工作狀態(tài)判斷問題分析思路2、若不能直接看出三極管是否截止，則先假設(shè)三極管截止，求出vBE；3、若vBE

﹤vON

，則假設(shè)正確，三極管確實(shí)截止，從而求出vO即可。4、若vBE

﹥vON

，則假設(shè)錯誤，三極管導(dǎo)通，求出IB和IBS。（1）若IB

﹥

IBS，則三極管飽和導(dǎo)通。（2）若IB﹤IBS，則三極管線性放大。課堂練習(xí)：P115例3.5.1；課本習(xí)題3.111、觀察電路中三極管是否截止，若截止，直接求出vO即可。1091、CMOS與非門和或非門的連接規(guī)律；2、CMOS三態(tài)門及OD門的功能；3、三極管工作狀態(tài)的判斷。小結(jié)下次講：3.5.23.5.3作業(yè)：3.7，3.12110復(fù)習(xí)1、TTL反相器的電路結(jié)構(gòu)、工作原理；2、TTL反相器的電壓傳輸特性曲線、輸入端噪聲容限；3、TTL反相器的輸入特性、輸出特性、輸入負(fù)載特性；4、TTL反相器的有關(guān)參數(shù)。111當(dāng)前一級門帶動相同的后一級門時，輸入端噪聲容限對單級門本身而言，112IV/VImA/i012-1ISIIHIVTHVOH(min)IOH(max)VOL(max)IOL(max)ILIVIL帶拉電流負(fù)載帶灌電流負(fù)載設(shè)流進(jìn)門的電流方向?yàn)閰⒖挤较?13相關(guān)參數(shù)：VIH(min):輸入高電平最小值(開門電平VON)VIL(max):輸入低電平最大值(關(guān)門電平VOFF)VOH(min):輸出高電平最小值(標(biāo)準(zhǔn)高電平VSH)VOL(max):輸出低電平最大值(標(biāo)準(zhǔn)低電平VSL)IIL：低電平輸入電流IIS：輸入短路電流(低電平輸入電流最大值)IIH：高電平輸入電流(輸入漏電流)N：扇出系數(shù),TTL門最多驅(qū)動同類門的個數(shù)ROFF：關(guān)門電阻RON：開門電阻VNH:輸入高電平噪聲容限VNL:輸入低電平噪聲容限VTH:閾值電壓1143.5.5其它類型的TTL門電路

(結(jié)構(gòu)特點(diǎn)、工作原理)一、TTL與非門二、TTL或非門三、TTL與或非門四、TTL異或門五、集電極開路的門電路（OC門）六、三態(tài)輸出門電路（TS門）

（1）能定性判斷電路邏輯功能；（2）掌握電路結(jié)構(gòu)特點(diǎn)，掌握典型電路的典型應(yīng)用。115一、TTL與非門特點(diǎn)：將TTL反相器的輸入端改為多發(fā)射極三極管邏輯式：116二、TTL或非門

00截止1導(dǎo)通11701導(dǎo)通截止邏輯式：0118三、與或非門

邏輯式：119四、異或門

00截止飽和導(dǎo)通截止截止0A=1，B=1時：12011飽和導(dǎo)通截止0A=1，B=1時：121邏輯式：A=0，B=1時：01截止飽和導(dǎo)通1截止飽和導(dǎo)通截止122五、集電極開路的門電路（OC門）

1、問題的提出：（OpenCollector)答案：不能。

能否“線與”？“線與”后必然有很大的負(fù)載電流同時流過這兩個門的輸出級。這個電流將遠(yuǎn)遠(yuǎn)超過正常工作電流，可能使門電路損壞。

G1

截止G2

導(dǎo)通另外，單個的標(biāo)準(zhǔn)TTL門電路的局限性有：（1）無法滿足對不同輸出電平的需要。（2）不能驅(qū)動滿足驅(qū)動較大電流、較高電壓的負(fù)載的要求。1232、OC門的結(jié)構(gòu)及應(yīng)用

（1）電路結(jié)構(gòu)如圖所示：應(yīng)用時輸出端要外接一上拉負(fù)載電阻RL

和電源VCC2

集電極懸空124（2）OC門實(shí)現(xiàn)“線與”

分析：

G1、G2任一導(dǎo)通，Y=0G1、G2全截止，Y=1RL和VCC2的值如何確定？125OC門外接負(fù)載電阻的計(jì)算方法P133問題：m=?m′=？自學(xué)加討論課解決126六、三態(tài)輸出門電路(TSL門)輸出有三個狀態(tài)，VOL，VOH，高阻（Z）127三態(tài)門的用途（同CMOS門）128

四大重點(diǎn)內(nèi)容:1、組合邏輯電路基本概念；2、組合邏輯電路的分析；3、組合邏輯電路的設(shè)計(jì)；

①用SSI門電路實(shí)現(xiàn)組合邏輯電路；

②用MSI門電路實(shí)現(xiàn)組合邏輯電路。4、常用中規(guī)模集成組合邏輯電路。5、自學(xué)了解組合邏輯電路中的競爭冒險現(xiàn)象及其成因和常用消除競爭冒險的方法。第四章組合邏輯電路（四次課）129邏輯電路分類：①組合邏輯電路②時序邏輯電路第四章組合邏輯電路（四次課）二、組合邏輯電路邏輯功能描述：

一、組合邏輯電路的特點(diǎn)：

①邏輯功能特點(diǎn)：每一時刻的輸出僅取決于該時刻的輸入，與電路原來的狀態(tài)無關(guān)；

②電路結(jié)構(gòu)特點(diǎn)：不包含記憶單元（或存儲單元。）

4.1概述(解決第一大重點(diǎn))組合邏輯電路組合邏輯電路的框圖130一、分析：已知電路→求邏輯功能4.2組合電路的分析與設(shè)計(jì)

步驟：根據(jù)電路→寫出輸出表達(dá)式→化簡（為使寫真值表簡單）→寫出真值表→說明功能。二、設(shè)計(jì)：已知實(shí)際邏輯問題→求邏輯電路步驟：實(shí)際邏輯問題→邏輯抽象→邏輯真值表→邏輯函數(shù)式→根據(jù)要求選定所用器件：1、若選用SSI，化簡函數(shù)→變換函數(shù)→畫出實(shí)現(xiàn)電路；2、若選用MSI，變換函數(shù)→畫出實(shí)現(xiàn)電路。邏輯抽象任務(wù):1、分析事件的因果關(guān)系，確定輸入變量和輸出變量；2、定義邏輯狀態(tài)的含義：用0或1表示輸入和輸出的不同狀態(tài)；3、根據(jù)給定的因果關(guān)系列出邏輯真值表。131邏輯圖邏輯表達(dá)式11最簡與或表達(dá)式化簡22從輸入到輸出逐級寫出分析實(shí)例1132最簡與或表達(dá)式3真值表34電路的邏輯功能當(dāng)輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。4133邏輯圖邏輯表達(dá)式最簡與或表達(dá)式分析實(shí)例2134真值表用與非門實(shí)現(xiàn)

電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個為0，Y=1；A、B全為1時，Y=0。所以Y和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。電路的邏輯功能自學(xué)P162課本例4.2.1135真值表電路功能描述例1：設(shè)計(jì)一個樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的電燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時為1，斷開時為0；燈亮?xí)rY為1，燈滅時Y為0。根據(jù)邏輯要求列出真值表。1邏輯抽象1組合邏輯電路設(shè)計(jì)實(shí)例1ABY0000111100111362邏輯表達(dá)式或卡諾圖最簡與或表達(dá)式化簡32已為最簡與或表達(dá)式4邏輯變換5邏輯電路圖用與非門實(shí)現(xiàn)用異或門實(shí)現(xiàn)137真值表電路功能描述例2：用與非門設(shè)計(jì)一個舉重裁判表決電路。設(shè)舉重比賽有3個裁判，一個主裁判和兩個副裁判。杠鈴?fù)耆e起的裁決由每一個裁判按一下自己面前的按鈕來確定。只有當(dāng)兩個或兩個以上裁判判明成功，并且其中有一個為主裁判時，表明成功的燈才亮。

設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，根據(jù)邏輯要求列出真值表。1邏輯抽象122邏輯表達(dá)式設(shè)計(jì)實(shí)例2138

3

卡諾圖最簡與或表達(dá)式化簡

4

5邏輯變換

6

邏輯電路圖3化簡4Y=AC+AB56自學(xué)P165課本例4.2.21391、組合邏輯電路的概念；2、組合邏輯電路的分析方法；3、組合邏輯電路的設(shè)計(jì)方法（用SSI實(shí)現(xiàn)）。作業(yè)：4.1，4.3，4.5，4.7小結(jié):下次講：4.3.14.3.24.3.3課堂討論：4.6，4.221401、組合邏輯電路的概念；邏輯電路分類；組合邏輯電路特點(diǎn)；復(fù)習(xí)2、組合邏輯電路的分析方法；3、組合邏輯電路的設(shè)計(jì)方法（用SSI實(shí)現(xiàn)）。141重點(diǎn)：各種MSI器件的功能、類型、原理、擴(kuò)展及應(yīng)用學(xué)習(xí)思路：掌握定義（功能）類型（功能區(qū)別）原理（輸出與輸入關(guān)系）

應(yīng)用（用MSI設(shè)計(jì)組合邏輯電路、實(shí)現(xiàn)邏輯函數(shù)）所有MSI器件內(nèi)部結(jié)構(gòu)一般了解。常見MSI器件：編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、數(shù)值比較器。4.3若干常用的組合邏輯電路（MSI）142一、定義、分類；普通8/3線編碼器二、編碼器實(shí)例介紹優(yōu)先8/3線編碼器二—十進(jìn)制編碼器三、擴(kuò)展問題：P171例4.3.1，習(xí)題4.8四、應(yīng)用：習(xí)題4.94.3.1編碼器一、編碼器的定義和分類1、定義：編碼：用二進(jìn)制代碼表示有關(guān)對象的過程；即將輸入的每一個高、低電平信號編成一個對應(yīng)的二進(jìn)制代碼的過程。用來進(jìn)行編碼的邏輯器件叫編碼器。143一、編碼器的定義和分類2、分類：普通編碼器：每次只允許有一個編碼信號輸入；★優(yōu)先編碼器：每次允許多個編碼信號輸入，但只對優(yōu)先級別最高的進(jìn)行編碼。二、實(shí)例介紹實(shí)例1：普通3位二進(jìn)制編碼器（8/3線編碼器）輸入輸出均為高電平有效思考：輸入輸出為低電平有效，編碼器框圖及真值表如何？144特點(diǎn)：允許同時輸入兩個以上的編碼信號，但只對其中優(yōu)先權(quán)最高的一個進(jìn)行編碼。實(shí)例2：普通3位二進(jìn)制優(yōu)先編碼器（8/3線編碼器）低電平有效的8/3線編碼器真值表如何？145不可能出現(xiàn)00工作，且有輸入01工作，但無輸入10不工作11狀態(tài)實(shí)例：

74HC148146高位片優(yōu)先級別高，高位片優(yōu)先進(jìn)入編碼狀態(tài)；只有高位片無信號輸入時，才允許低位片工作；輸出端不夠，通過擴(kuò)展輸出端進(jìn)行擴(kuò)展。例： 用兩片8線-3線優(yōu)先編碼器16線-4線優(yōu)先編碼器思考：四個輸出端如何實(shí)現(xiàn)？1471、8421BCD碼優(yōu)先編碼器真值表實(shí)例3

二-十進(jìn)制編碼器148

用二進(jìn)制代碼表示特定對象的過程稱為編碼；實(shí)現(xiàn)編碼操作的電路稱為編碼器。

編碼器分二進(jìn)制編碼器和十進(jìn)制編碼器，各種編碼器的工作原理類似，設(shè)計(jì)方法也相同。大多數(shù)集成二進(jìn)制編碼器和集成十進(jìn)制編碼器均采用優(yōu)先編碼方案。

記住三點(diǎn):1、二進(jìn)制編碼器：輸入2n個對象，n個變量輸出；2、二-十進(jìn)制編碼器：輸入10個對象，輸出n=4；3、普通編碼器：每次只允許有一個對象輸入；

4、優(yōu)先編碼器：每次允許多個對象輸入，但只對優(yōu)先級別最高的進(jìn)行編碼。(熟悉掌握四位二進(jìn)制優(yōu)先編碼器74148的管腳功能及真值表)本節(jié)小結(jié)149一、定義、分類二、實(shí)例介紹(功能、真值表、輸出邏輯式、擴(kuò)展)三、用譯碼器設(shè)計(jì)組合邏輯電路分類：①二進(jìn)制譯碼器

②二-十進(jìn)制譯碼器

③字符顯示譯碼器4.3.2譯碼器★一、定義：把輸入代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，或?qū)⒚恳粋€輸入的二進(jìn)制代碼翻譯成對應(yīng)的高低電平輸出信號的過程稱為譯碼；實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。(譯碼是編碼的逆過程)1501、二進(jìn)制譯碼器：(2)定義(功能)：設(shè)二進(jìn)制譯碼器的輸入端為n個，則輸出端為2n個，且對應(yīng)于輸入代碼的每一種組合，2n個輸出中只有一個為1（或?yàn)?），其余全為0（或?yàn)?）。二、實(shí)例介紹高電平有效的譯碼器，輸出邏輯式？低電平有效的譯碼器，輸出邏輯式？(2)實(shí)例介紹151二進(jìn)制譯碼器實(shí)例1：3位二進(jìn)制譯碼器真值表高電平有效的3/8線譯碼器結(jié)論：高電平有效的n位二進(jìn)制譯碼器的輸出給出了n變量的全部最小項(xiàng)m0~mn-1152輸出低電平有效附加控制端二進(jìn)制譯碼器實(shí)例2：集成二進(jìn)制譯碼器74HC13815374HC138的功能表：結(jié)論：低電平有效的n位二進(jìn)制譯碼器的輸出給出了n變量的全部最小項(xiàng)m0~mn-1的反函數(shù)154譯碼器的擴(kuò)展（P177頁）

（2片3/8線譯碼器→1片4/16線譯碼器）擴(kuò)展思路：1、擴(kuò)輸入端；（利用使能端）2、擴(kuò)輸出端。（用多片，輪流工作。）

155D3=1D3=0作業(yè)：請?jiān)俳o出一種擴(kuò)展接法。1561、輸入端數(shù)n，輸出端數(shù)2n；2、輸出若為高電平有效，每個輸出對應(yīng)一個最小項(xiàng)；3、輸出若為低電平有效，每個輸出對應(yīng)一個最小項(xiàng)的反函數(shù)。二進(jìn)制譯碼器小結(jié)2、二-十進(jìn)制譯碼器

將輸入的BCD代碼翻譯成10個高、低電平輸出信號的電路，稱為二-十進(jìn)制譯碼器。

由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。若二-十進(jìn)制譯碼器的輸入是4位8421BCD碼，則稱為8421BCD碼譯碼器。157二—十進(jìn)制譯碼器實(shí)例：74HC42將輸入BCD碼的10個代碼譯成10個高、低電平的輸出信號；BCD碼以外的偽碼，輸出均無低電平信號產(chǎn)生。158⑵顯示器件實(shí)例：七段（八段）LED數(shù)碼管

⑴定義：用來驅(qū)動各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。3、顯示譯碼器半導(dǎo)體數(shù)碼管和液晶顯示器兩種159(3)BCD-七段顯示譯碼器:直接驅(qū)動七段數(shù)碼管

四個輸入端，七個輸出端；兩種輸出方式：高電平有效和低電平有效。高電平有效的四-七段顯示譯碼器真值表160高電平有效的顯示譯碼器應(yīng)驅(qū)動什么接法的顯示器？低電平有效的顯示譯碼器應(yīng)驅(qū)動什么接法的顯示器？驅(qū)動共陰極接法的顯示器。驅(qū)動共陽極接法的顯示器。161集成顯示譯碼器74LS48（7448）（P181-P186）7448可直接驅(qū)動共陰極接法的顯示器1621、編碼及編碼器的概念；編碼器的分類；優(yōu)先編碼器的概念；小結(jié)2、譯碼器的概念及分類；3、二進(jìn)制譯碼器的功能、輸出表達(dá)式（兩種形式）；譯碼器的擴(kuò)展；4、顯示譯碼器的概念及與顯示器件的接法。作業(yè)：譯碼器的擴(kuò)展（補(bǔ)充）下次講：4.3.24.3.34.3.5163復(fù)習(xí)2、譯碼器的概念及分類；3、二進(jìn)制譯碼器的功能、輸出表達(dá)式（兩種形式）；譯碼器的擴(kuò)展；4、顯示譯碼器的概念及與顯示器件的接法；二進(jìn)制譯碼器輸出表達(dá)式：結(jié)論1：高電平有效的n位二進(jìn)制譯碼器的輸出給出了n變量的全部最小項(xiàng)m0~mn-1結(jié)論2：低電平有效的n位二進(jìn)制譯碼器的輸出給出了n變量的全部最小項(xiàng)m0~mn-1的反函數(shù)1、編碼及編碼器的概念；編碼器的分類；優(yōu)先編碼器的概念；164三、用譯碼器設(shè)計(jì)邏輯電路1、基本原理

3位二進(jìn)制譯碼器給出3變量的全部最小項(xiàng);

。。。

n位二進(jìn)制譯碼器給出n變量的全部最小項(xiàng);2、設(shè)計(jì)步驟

①寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式（最小項(xiàng)表達(dá)式）。（若需要，變換為與非-與非形式。）②將譯碼器的輸入端作為輸入變量端，輸出由譯碼器輸出的組合實(shí)現(xiàn)。③畫出用二進(jìn)制譯碼器和相應(yīng)的門電路實(shí)現(xiàn)這些函數(shù)的接線圖。165應(yīng)用舉例：P158例3.3.3試?yán)?線-8線譯碼器74HC138和適當(dāng)?shù)拈T電路設(shè)計(jì)一個多輸出的組合邏輯電路解：首先將給定的邏輯函數(shù)化為最小項(xiàng)之和的形式166∵題目給定的3/8線譯碼器為低電平有效，∴對邏輯式進(jìn)行變換得：實(shí)現(xiàn)電路為：課堂練習(xí)：題4.12思考：若譯碼器為高電平有效，用什么門實(shí)現(xiàn)？167

把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。譯碼器分二進(jìn)制譯碼器、十進(jìn)制譯碼器及字符顯示譯碼器，注意字符顯示譯碼器與字符顯示器的正確連接。二進(jìn)制譯碼器能產(chǎn)生輸入變量的全部最小項(xiàng)（或最小項(xiàng)的反函數(shù)），而任一組合邏輯函數(shù)總能表示成最小項(xiàng)之和的形式，所以，由n位二進(jìn)制譯碼器加上合適的門電路即可實(shí)現(xiàn)任何形式輸入變量數(shù)不大于n的組合邏輯函數(shù)。譯碼器小結(jié)168一、數(shù)據(jù)選擇器定義：

從一組輸入數(shù)據(jù)中選出某一個送到輸出端稱為數(shù)據(jù)選擇器；而選擇哪一個送到輸出端，由地址端的不同代碼組合決定。

常見類型有：4選1、8選1、16選1等。二、實(shí)例介紹：4.3.3數(shù)據(jù)選擇器（多路開關(guān)、多路選擇器）一、定義和類型二、實(shí)例介紹三、擴(kuò)展四、用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路169真值表邏輯表達(dá)式地址變量輸入數(shù)據(jù)由地址變量的組合決定從４路輸入中選擇哪１路輸出。實(shí)例1：4選1數(shù)據(jù)選擇器170集成雙4選1數(shù)據(jù)選擇器74HC153實(shí)例2：集成數(shù)據(jù)選擇器0D0D1D2D3××00011011100001YA1A074HC153171集成8選1數(shù)據(jù)選擇器74LS151當(dāng)=1時，芯片禁止工作；當(dāng)=0時，芯片正常工作，輸出為：172三、數(shù)據(jù)選擇器的擴(kuò)展思路：用片選端擴(kuò)展出高位地址端(P189頁）1731、基本原理數(shù)據(jù)選擇器的主要特點(diǎn)：（1）具有標(biāo)準(zhǔn)與或表達(dá)式的形式。即：（2）提供了地址變量的全部最小項(xiàng)。（3）一般情況下，Di可以當(dāng)作一個輸入變量處理。

2、用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)的思路四、用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路結(jié)論：n個地址變量的數(shù)據(jù)選擇器，不需要增加門電路，最多可實(shí)現(xiàn)n＋1個變量的邏輯函數(shù)。

將數(shù)據(jù)選擇器的地址端作為邏輯函數(shù)的輸入端，同時配合D0～Di適當(dāng)狀態(tài)（包括原變量、反變量、0和1），使要實(shí)現(xiàn)的邏輯函數(shù)的標(biāo)準(zhǔn)形式和數(shù)據(jù)選擇器的輸出形式相對應(yīng)。174例1：用雙4選1數(shù)據(jù)選擇器74HC153實(shí)現(xiàn)交通信號燈監(jiān)視電路。解：175例2：用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)函數(shù)：②寫出要實(shí)現(xiàn)函數(shù)的最小項(xiàng)表達(dá)式:①數(shù)據(jù)選擇器的三個地址端為A2，A1，A0。設(shè)A2=A、A1=B、A0=C，則MUX的輸出表達(dá)式為：176④畫連線圖③比較上述兩式，令：177

數(shù)據(jù)選擇器能夠從多路數(shù)字信息中任意選出所需要的一路信息作為輸出，至于選擇哪一路數(shù)據(jù)輸出，則完全由地址代碼組合決定。

數(shù)據(jù)選擇器小結(jié)

數(shù)據(jù)選擇器具有標(biāo)準(zhǔn)與或表達(dá)式的形式，提供了地址變量的全部最小項(xiàng)，并且一般情況下，Di可以當(dāng)作一個變量處理。例，八選一數(shù)據(jù)選擇器的表達(dá)式為：

用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)的步驟：選用數(shù)據(jù)選擇器→確定地址變量→對比要實(shí)現(xiàn)函數(shù)與數(shù)據(jù)選擇器輸出的表達(dá)式，求Di→畫連線圖。1784.3.5數(shù)值比較器

（學(xué)習(xí)思路：定義及邏輯功能表）一、定義二、分類及實(shí)例介三、擴(kuò)展及應(yīng)用：比較兩個二進(jìn)制數(shù)值大小的邏輯電路一、定義二、分類及實(shí)例介紹：類型：1位數(shù)值比較器和多位數(shù)值比較器。179實(shí)例1：1位數(shù)值比較器（對兩個1位的二進(jìn)制數(shù)進(jìn)行比較）A,B比較有三種可能結(jié)果180實(shí)例2：多位數(shù)值比較器（對兩個多位的二進(jìn)制數(shù)進(jìn)行比較）原理：從高位比起，只有高位相等，才比較下一位181只比較兩個四位數(shù)時，邏輯函數(shù)式為：182若A、B是兩個多位數(shù)的高四位，則當(dāng)A=B時，就需要以低位的比較結(jié)果來決定兩個數(shù)的大小。I(A<B)

、I(A>B)

和I(A=B)

是來自低位的比較結(jié)果只比較兩個四位數(shù)時，應(yīng)令I(lǐng)(A<B)=I(A>B)=0，I(A=B)=1183三、擴(kuò)展：用兩片CC14585組成一個8位數(shù)值比較器1、只要高位比較出大或小，低位就沒有必要比較了；3、只比較四位數(shù)時，擴(kuò)展端不應(yīng)起作用；2、當(dāng)高四位全部相等時，需考慮低位的比較結(jié)果。因?yàn)閅（A>B）是用Y（A<B）和Y（A=B）產(chǎn)生的，故只需輸入低位比較結(jié)果Y（A<B）和Y（A=B）。184

用來完成兩個二進(jìn)制數(shù)的大小比較的邏輯電路稱為數(shù)值比較器，簡稱比較器。在數(shù)字電路中，數(shù)值比較器的輸入是要進(jìn)行比較的兩個二進(jìn)制數(shù)，輸出是比較的結(jié)果。

利用集成數(shù)值比較器的擴(kuò)展輸入端，很容易構(gòu)成更多位數(shù)的數(shù)值比較器。數(shù)值比較器的擴(kuò)展要注意實(shí)際電路結(jié)構(gòu)，因?yàn)殡娐方Y(jié)構(gòu)不同，輸入擴(kuò)展端的用法也不完全一樣，使用時應(yīng)注意區(qū)別。數(shù)值比較器小結(jié)1851、用譯碼器設(shè)計(jì)組合邏輯電路的方法；小結(jié)2、數(shù)據(jù)選擇器的概念及分類；3、數(shù)據(jù)選擇器的擴(kuò)展；4、用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路的方法；5、數(shù)據(jù)比較器的概念、類型、擴(kuò)展。作業(yè)：4.10，4.12，4.15，4.16，4.19下次講：4.3.41861、用譯碼器設(shè)計(jì)組合邏輯電路的方法；復(fù)習(xí)2、數(shù)據(jù)選擇器的概念及分類；3、數(shù)據(jù)選擇器的擴(kuò)展；4、用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路的方法；5、數(shù)據(jù)比較器的概念、類型、擴(kuò)展。1874.3.4加法器一、定義二、分類三、加法器實(shí)例介紹四、加法器應(yīng)用一、定義：實(shí)現(xiàn)二進(jìn)制數(shù)加法運(yùn)算的器件稱為加法器。二、分類：半加器（一位半加器）全加器（一位全加器、多位全加器）1881、一位半加器對兩個1位二進(jìn)制數(shù)進(jìn)行相加（不考慮來自低位的進(jìn)位）而求得和及進(jìn)位的邏輯電路稱為半加器。加數(shù)本位的和三、加法器實(shí)例介紹向高位的進(jìn)位1892、一位全加器對兩個1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。190實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為多位加法器。

⑴串行進(jìn)位加法器3、多位加法器構(gòu)成：把n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。特點(diǎn)：進(jìn)位信號是由低位向高位逐級傳遞的，速度慢。191⑵超前進(jìn)位加法器目的：提高運(yùn)算速度。措施：減小或消除由于進(jìn)位信號逐級傳遞所耗費(fèi)的時間。具體實(shí)現(xiàn)辦法：通過邏輯電路事先算出每一位全加器的進(jìn)位輸入信號，而無需再從低位開始向高位逐位傳遞進(jìn)位信號了。（詳細(xì)分析見課本P194~P196頁）四位超前進(jìn)位加法器實(shí)例介紹192四、應(yīng)用：用加法器實(shí)現(xiàn)邏輯函數(shù)

1、若能化成輸入變量與常量相加，則可用加法器實(shí)現(xiàn)；

例1、設(shè)計(jì)一個代碼轉(zhuǎn)換電路，將BCD代碼的8421碼轉(zhuǎn)成余3碼。真值表電路連接圖：A3A2A1A0B3B2B1B0S3S2S1S0ABCD0011COCI1932、邏輯函數(shù)能化成輸入變量與另一組輸入變量相加，也可用加法器實(shí)現(xiàn)。

例2、設(shè)計(jì)一電路，輸入為8421BCD碼，要求：當(dāng)輸入小于5時，輸出為輸入數(shù)加2；當(dāng)輸入大于等于5時，輸出為輸入數(shù)加4。用4位加法器及基本邏輯門實(shí)