硬件工程師測(cè)試題

硬件工程師測(cè)試題1/2硬件工程師測(cè)試題（共4頁）姓名出生日期性別學(xué)歷專業(yè)何時(shí)畢業(yè)于何?，F(xiàn)住址聯(lián)系電話任振飛1990.0101男碩士控制科學(xué)與工程2016.04哈爾濱工程大學(xué)青島黃島區(qū)隱珠街道奧海園以下試題僅供考核應(yīng)聘者對(duì)基礎(chǔ)知識(shí)的掌握能力，并非錄用標(biāo)準(zhǔn)。測(cè)試通過后是面試，會(huì)與你進(jìn)一步交流更多的內(nèi)容。希望你獨(dú)立完成，以免浪費(fèi)彼此時(shí)間。如圖：已知A點(diǎn)電壓為12V，問VB＝10V、VC＝8V、VD＝4V。如圖：已知4組電池電壓相等，4個(gè)電阻阻值相同，R上的功耗為1W。問R2，R3，R4功耗分別為4W、9W、16W。3、如圖：已知兩個(gè)電容的容量相等，兩個(gè)電阻的阻值相等，且在正弦波信號(hào)源的頻率上，容抗等于感抗等于電阻（即XC＝XL＝R），用示波器觀察A點(diǎn)波形為圖VA，請(qǐng)問VB的相位超前90，幅度0.707Va；VC的相位0，幅度Va?；?qū)，C點(diǎn)波形繪出。硬件工程師測(cè)試題全文共7頁，當(dāng)前為第1頁。硬件工程師測(cè)試題全文共7頁，當(dāng)前為第1頁。如圖：A點(diǎn)波形為5KHz方波，周期為0.2ms，1K×0.01μF＝0.01ms，100K×0.01μF＝1ms，請(qǐng)將B—C點(diǎn)波形繪出。5、如圖：已知6支晶體管的型號(hào)為3DG6(或9013)，放大倍數(shù)β＝100，A點(diǎn)電壓為12V，問VB＝11.3V、VC＝0V、VD＝0.7V、VE＝5.5V、VF＝12V。6、已知如圖：?jiǎn)朅點(diǎn)電壓VA＝-3V、VB＝-6V、VC＝-9.75V。7、畫出一個(gè)狀態(tài)機(jī)（自動(dòng)售簽字筆，單價(jià)2元，每次售1支，投幣只投1元或5角）根據(jù)題意，可分析出狀態(tài)機(jī)的狀態(tài)包括：S0（00001）：初始狀態(tài)，未投幣或已取商品S1（00010）：投幣5角硬件工程師測(cè)試題全文共7頁，當(dāng)前為第2頁。S2（00100）：投幣1元硬件工程師測(cè)試題全文共7頁，當(dāng)前為第2頁。S3（01000）：投幣1.5元S4（10000）：投幣2元或以上狀態(tài)轉(zhuǎn)換如下：8、用門電路（與、或、非門）設(shè)計(jì)2－4譯碼器的電路9、用D觸發(fā)器設(shè)計(jì)二分頻電路硬件工程師測(cè)試題全文共7頁，當(dāng)前為第3頁。硬件工程師測(cè)試題全文共7頁，當(dāng)前為第3頁。10、什么是同步邏輯和異步邏輯整個(gè)設(shè)計(jì)中只有一個(gè)全局時(shí)鐘為同步邏輯，多時(shí)鐘系統(tǒng)邏輯設(shè)計(jì)為異步邏輯11、如圖：CLK周期為Tclk，忽略CLK到D1和D2的時(shí)間差。假設(shè)觸發(fā)器D1的輸出延遲為0，D1和D2之間組合邏輯電路的最大延遲為Tmax，最小為Tmin。問：觸發(fā)器D2的建立時(shí)間Ts和保持時(shí)間Th應(yīng)滿足什么條件？Ts<Tclk-TmaxTh<Tmin12、簡(jiǎn)述你所了解的處理器都有哪些？各自特點(diǎn)分別是什么？CX20774:USB編解碼器、集成DSP和三色PWMLED驅(qū)動(dòng)器、2.0全速、單端Mic輸入、單端Speaker輸出、立體聲、支持UARTI2C以及I2S通信MT2601：集成Bluetooth、WLAN和GPS模塊，該芯片集成了一個(gè)雙核ARMCortex-A7MPCoreTM，支持各種引導(dǎo)接口，包括eMMC和32位LPDDR2。相關(guān)接口可用于與相機(jī)、觸摸屏顯示器、MMC/SD卡等外圍設(shè)備連接。硬件工程師測(cè)試題全文共7頁，當(dāng)前為第4頁。13、請(qǐng)用方框圖畫出你熟悉的嵌入式系統(tǒng)的硬件框圖，并簡(jiǎn)述其功能及用途。硬件工程師測(cè)試題全文共7頁，當(dāng)前為第4頁。該項(xiàng)目是美國某知名通訊公司委托我司自主研發(fā)設(shè)計(jì)的一款有線單雙耳話務(wù)耳機(jī)，該產(chǎn)品控制器基于科勝訊CX20774平臺(tái)設(shè)計(jì)與耳機(jī)結(jié)合實(shí)現(xiàn)各種狀態(tài)下的指示燈顯示以及通話、靜音和音量加減等基本功能，該產(chǎn)品可應(yīng)用于電腦以及座機(jī)。14、列舉你所熟悉的常用通信接口。I2CSPII2SUART15、DDR2布線要注意哪些？（提示：從PCB層疊、信號(hào)分組、線長、線間距、阻抗等方面來分析說明）信號(hào)分組：????硬件工程師測(cè)試題全文共7頁，當(dāng)前為第5頁。?DDR2的布線中習(xí)慣把信號(hào)分成若干組來進(jìn)行設(shè)計(jì)，分成同組的信號(hào)具有相關(guān)或者相似的信號(hào)特性。?????硬件工程師測(cè)試題全文共7頁，當(dāng)前為第5頁。時(shí)鐘組：差分時(shí)鐘信號(hào)，每一對(duì)信號(hào)都是同頻同相的。ckp0和ckn0為一對(duì)。?????數(shù)據(jù)組：對(duì)主板64位DDR2內(nèi)存來說數(shù)據(jù)每8位（也就是一個(gè)byte）為一組可以分為八組，數(shù)據(jù)dq[0:7]、數(shù)據(jù)掩碼dqm0、數(shù)據(jù)選通差分信號(hào)dqsp0和dqsn0為一組，以此類推。同個(gè)數(shù)據(jù)組的信號(hào)應(yīng)該在同一個(gè)信號(hào)層上走線，換層也應(yīng)該一起換，為了方便在同一個(gè)信號(hào)層走線可以將數(shù)據(jù)位互換。比如dq2信號(hào)在走線的時(shí)候發(fā)現(xiàn)如果按照原理圖來走線會(huì)跟dq4交錯(cuò)，這樣就不得不換層走線，我們通過互換數(shù)據(jù)位就可以使信號(hào)走同層，對(duì)內(nèi)存來說每一位存進(jìn)什么內(nèi)容讀出也是什么內(nèi)容，互換不會(huì)受影響，但是互換的條件必須是在同一組內(nèi)8個(gè)bit之間。?????地址/命令組：MA[0:14]、BA0、BA1、BA2、RAS、CAS、WE?????控制組：時(shí)鐘使能CKE、片選CS、終端電阻選通ODT為一組，對(duì)內(nèi)存條來說DIMM0用到了CKE0、CKE1、CS0、CS1、ODT0、ODT1。做板載內(nèi)存設(shè)計(jì)的時(shí)候，可以只用CKE0、CS0、ODT0，控制4片16位的內(nèi)存芯片。PCB疊層：?????對(duì)六層板來說一般的疊層都是top、GND、singnal2、singnal3、POWER、bottom，信號(hào)一般情況下以GND為參考平面比較好。走線的阻抗由走線寬度、走線的銅箔厚度、走線到參考平面的距離、參考平面的銅箔厚度和板介質(zhì)材料決定，PCB設(shè)計(jì)的時(shí)候應(yīng)該遵守CPU廠家阻抗設(shè)計(jì)要求來設(shè)置疊層。一般PCB設(shè)計(jì)軟件也能計(jì)算阻抗，找PCB生產(chǎn)廠家了解了板材介質(zhì)厚度的資料后可以自行設(shè)計(jì)疊層、線寬。地址/命令信號(hào)、控制信號(hào)可以以1.8V內(nèi)存工作電壓為參考平面。長度控制：?????對(duì)DDR2這種高頻的信號(hào)來說走線長度應(yīng)該計(jì)算到CPU核心，這就引入了一個(gè)叫封裝長度的概念。硅晶元經(jīng)過物理化學(xué)的方法刻蝕而成CPU核心，再將CPU核心封裝到一塊小的PCB基板上就成了我們常見的CPU。那塊小的PCB上管腳到CPU核心的走線長度被稱為封裝長度。??????到同一行列（rank）內(nèi)存的時(shí)鐘長度應(yīng)該控制在正負(fù)5mil以內(nèi)。??????硬件工程師測(cè)試題全文共7頁，當(dāng)前為第6頁。同一個(gè)數(shù)據(jù)組內(nèi)所有走線長度控制在數(shù)據(jù)選通信號(hào)DQS的正負(fù)20mil范圍內(nèi)為宜，不同數(shù)據(jù)組之間長度可以不同，但是應(yīng)該控制在時(shí)鐘信號(hào)的正負(fù)500mil以內(nèi)。?????硬件工程師測(cè)試題全文共7頁，當(dāng)前為第6頁。地址/命令組信號(hào)長度控制不是特別嚴(yán)格，INTEL凌動(dòng)N450要求控制在時(shí)鐘信號(hào)負(fù)500mil到正1000mil以內(nèi)。也就是說最長和最短的信號(hào)可以相差1500mil，但是布線的時(shí)候還是盡量把信號(hào)長度差縮小比較好。布線的時(shí)候這組信號(hào)長度完全相等也沒有問題，但是這樣占用的PCB空間也大，花費(fèi)的時(shí)間也多。如果地址/命令信號(hào)長度超出時(shí)鐘信號(hào)幾千mil，那就需要在BIOS固件中好好調(diào)節(jié)了?？刂圃贑PU要求的范圍內(nèi)，需要做板載內(nèi)存的時(shí)候只需要配置好內(nèi)存SPD就可以了。?????控制組信號(hào)長度控制要求和地址/命令組信號(hào)的要求類似，設(shè)計(jì)的時(shí)候應(yīng)該按照CPU廠家的要求來做，INTEL凌動(dòng)N450要求控制在時(shí)鐘信號(hào)0mil到正1000mil以內(nèi)。走線間距：?????硬件工程師測(cè)試題全文共7頁，當(dāng)前為第7頁。一般來說走線都應(yīng)該按照3W原則來走線，也就是同一個(gè)平面上線與線的間距為3倍線的寬度。但