電子行業(yè)深度報(bào)告：大算力時(shí)代下先進(jìn)封裝大有可為

證券研究報(bào)告|電子推證券研究報(bào)告|電子推其中TSV是使封裝技術(shù)從二維向三維拓展的關(guān)鍵技術(shù)。先進(jìn)封裝的技2021-2027年間先進(jìn)封裝的年化復(fù)合增速為9.6%，且先進(jìn)封裝占封裝嵌入式、3D堆疊伸至前道環(huán)節(jié)，算超越手機(jī)成為新一算力芯片性能提出更高要求，進(jìn)而拉動(dòng)了先進(jìn)封裝及Chiplet工藝的程外部條件受限的環(huán)電和日月光等半導(dǎo)體龍頭企業(yè)以較高的資本支出對(duì)先進(jìn)封裝產(chǎn)業(yè)進(jìn)最大，臺(tái)積電推出了商則更熟悉異質(zhì)異構(gòu)SiP封測(cè)廠長(zhǎng)電科科技的先進(jìn)封進(jìn)傳統(tǒng)封裝廠商技術(shù)展將拉動(dòng)國(guó)產(chǎn)設(shè)備需預(yù)期；算力需求不達(dá)預(yù)期；市場(chǎng)競(jìng)爭(zhēng)加劇。-5%-10%-15%-20% 滬深30020%%%5%0%相關(guān)研究格調(diào)漲行業(yè)深度報(bào)告行業(yè)研究S0270520050001075583223620xiaqy1@證券研究報(bào)告|電子第2頁(yè)共第2頁(yè)共25頁(yè)tart1先進(jìn)封裝成為后摩爾時(shí)代提升系統(tǒng)性能的主流趨勢(shì) 4 2先進(jìn)封裝市場(chǎng)空間廣闊，為半導(dǎo)體設(shè)備行業(yè)帶來(lái)增量 10 3高性能計(jì)算驅(qū)動(dòng)半導(dǎo)體產(chǎn)業(yè)發(fā)展，先進(jìn)封裝實(shí)現(xiàn)算力提升 13 I 4龍頭積極布局先進(jìn)封裝，中國(guó)大陸封裝廠商蓬勃發(fā)展 18 5投資建議 246風(fēng)險(xiǎn)因素 24 圖表16:2019-2026年先進(jìn)封裝主流技術(shù)市場(chǎng)規(guī)模及預(yù)測(cè)($M) 11 B 第3頁(yè)共第3頁(yè)共25頁(yè) 圖表30:2021年封測(cè)廠及晶圓廠龍頭在先進(jìn)封裝行業(yè)的資本支出($M) 18 c 證券研究報(bào)告|電子第4頁(yè)共第4頁(yè)共25頁(yè)1先進(jìn)封裝成為后摩爾時(shí)代提升系統(tǒng)性能的主流趨勢(shì)1.1摩爾定律經(jīng)濟(jì)效能達(dá)到瓶頸，先進(jìn)封裝提升芯片系統(tǒng)性能納的晶體管數(shù)量會(huì)呈指數(shù)級(jí)增長(zhǎng)，每1.5-2年翻一倍，同時(shí)帶來(lái)芯片性能提升一倍或5nm到3nm成本僅下降了4.2%。圖表1:單位數(shù)量的晶體管成本對(duì)比nmnm7nm5nm3nm384.57每10億個(gè)晶體管的成本($).98.81652516tegies的微縮逐漸接近硅原子的物理極限。芯片工藝尺寸日益走向置時(shí)，也需要解決散熱問(wèn)題。圖表2:硅的晶胞結(jié)構(gòu)和硅原子空間利用率微縮半導(dǎo)體器件的晶體管尺寸以增加可容納的晶體管數(shù)量，以單個(gè)芯片性能的提升統(tǒng)性能的提升為目標(biāo)。證券研究報(bào)告|電子第5頁(yè)共第5頁(yè)共25頁(yè)資料來(lái)源：InternationalRoadmapforDevicesandSystems，萬(wàn)聯(lián)證券研究所1.2封裝技術(shù)發(fā)展趨勢(shì)：芯片性能不斷提高、系統(tǒng)趨于小型化封裝技術(shù)的發(fā)展大致分為4個(gè)階段：第一、第二階段(1990年以前)以DIP、SOP裝技術(shù)，這一階段BGA、CSP和FC技術(shù)已開(kāi)始大規(guī)模生產(chǎn)；第四階段(2000年至今)，先進(jìn)封裝技術(shù)從二維開(kāi)始向三維拓展，出現(xiàn)了2.5D/3D封裝、晶圓級(jí)封裝、扇出型封封且系統(tǒng)集成度更高等特點(diǎn)。圖表4:封裝技術(shù)發(fā)展的四個(gè)階段1封裝技術(shù)封裝技術(shù)以雙列直插封裝(DualIn-linePackage,DIP)為主2SmallOutlineJleadedSOJ無(wú)引腳芯片載體(LeadlessChipCarrier,LCC)、扁平方形封裝(QuadFlatPackage,QFP)4大封裝技術(shù)和針柵陣列(Pin3lipChipFC4000年至今、扇出型(Fan-Out,FO)封裝、2.5D/3D封裝、嵌入式多芯片互連橋接程領(lǐng)域發(fā)展，該方向發(fā)展的技術(shù)即晶圓級(jí)封裝，通過(guò)晶圓重構(gòu)工藝在晶圓上完成重布線，并通過(guò)晶圓凸點(diǎn)工藝形成與外部互聯(lián)的金屬凸點(diǎn)以進(jìn)行封裝，該技術(shù)的特點(diǎn)統(tǒng)級(jí)封裝技術(shù)，將以前分散貼裝在PCB板上的多種功能芯片，包括處理器、存儲(chǔ)器等證券研究報(bào)告|電子第6頁(yè)共第6頁(yè)共25頁(yè)及電容、電阻等元器件集成為一顆芯片，壓縮模塊體積、縮短電氣連接圖表5:先進(jìn)封裝技術(shù)的發(fā)展主要朝上游晶圓制程和下游模組兩個(gè)方向1.3先進(jìn)封裝的技術(shù)與形態(tài)根據(jù)需求不斷迭代，多應(yīng)用于高性能場(chǎng)景的四要素是Bump、RDL、Wafer和TSV，具備四要素中任意一種技術(shù)即為先進(jìn)伸和互聯(lián)，適用于為I/O端口進(jìn)行寬松排布，廣泛應(yīng)用于WLP(晶圓級(jí)封裝)技術(shù)和的基底和WLP封裝的載體，也可以與硅基板一同實(shí)現(xiàn)2.5D集成，技術(shù)發(fā)展趨勢(shì)是使圖表6:先進(jìn)封裝四要素PRDLTSV使封裝技術(shù)在X-Y-Z三維空間中具備延伸和發(fā)展的可能性。重布線層(RDL)證券研究報(bào)告|電子第7頁(yè)共第7頁(yè)共25頁(yè)P(yáng)技術(shù)方案出發(fā)，各廠商根據(jù)應(yīng)用側(cè)需求進(jìn)一步迭代出更深層的技術(shù)。以晶圓級(jí)封裝(WLP)技術(shù)為例，起初WLP技術(shù)采用Fan-in形態(tài)，隨著引腳數(shù)要求增加，F(xiàn)an-out形成起來(lái)，誕生了INFO技術(shù)；而從節(jié)省成本的角度出發(fā)，單個(gè)芯片的FOWLP技術(shù)又進(jìn)一步迭代出面板級(jí)封裝技術(shù)(FOPLP)。封裝技術(shù)方案封裝技術(shù)方案hip技技術(shù)特點(diǎn)Flip-Chip(倒裝芯片)技術(shù)最早在20世紀(jì)60年代已被提出。相對(duì)傳統(tǒng)封裝的引線鍵合，倒起初WLP(晶圓級(jí)封裝)采用Fan-in(扇入型)，也即FIWLP，主要應(yīng)用于面積小、引腳數(shù)ge300mm硅晶圓的先進(jìn)封裝產(chǎn)品；是FOWLP技術(shù)的延伸，具有更大的成本優(yōu)DS(High-BandwidthMemory)高帶寬內(nèi)存，主要針對(duì)高端顯卡市場(chǎng)。HBM使用了3DTSV和(HybridMemoryCube)混合存儲(chǔ)立方體，其標(biāo)準(zhǔn)由美光主推，其使用堆疊的DRAM芯片以實(shí)現(xiàn)更大的內(nèi)存帶寬。另外HMC通過(guò)3DTSV集成技術(shù)把內(nèi)存控制器(Memory證券研究報(bào)告|電子第8頁(yè)共第8頁(yè)共25頁(yè)ControllerDRAM堆疊封裝里。HBM通過(guò)Interposer和GPU互連，而HMC則是直接SubstrateInterposer2.5DTSV。Wide-IOWideInputOutput)由三星主推的寬帶輸入技術(shù)，通過(guò)將Memory芯片堆疊在Logic芯片上Memory3DTSV和Logic芯片及基板相連接。s對(duì)內(nèi)存帶寬要求更高的產(chǎn)品，也更具體積、功耗等優(yōu)勢(shì)；Foveros每BEMIB和Foveros的綜合體,EMIB主要是負(fù)責(zé)橫向的連結(jié)，讓不同內(nèi)核的芯片像拼圖一樣拼接起來(lái)，而Foveros則是縱向堆棧;CO-EMIB可以說(shuō)是在維持并延續(xù)現(xiàn)有計(jì)算架構(gòu)與生態(tài)的的特點(diǎn)是沒(méi)有凸點(diǎn)(no-Bump)的鍵合結(jié)構(gòu)，因此具有更高的集成密度和更佳的運(yùn)行性能。eX-Cube3D封裝的芯片之間采用了TSV技術(shù)連接，降低功耗的同時(shí)提高了傳輸?shù)乃俾?；大P技術(shù)方案推出時(shí)間應(yīng)用領(lǐng)域?qū)?yīng)廠商FOWLP20092D低手機(jī)，5G，AI英飛凌/恩智浦CoWoS20122.5D中12高M(jìn)icron三星/IBM/ARM/微軟Wide-IO12中15D高AMD/英偉達(dá)/海力士/16中17中18中s18中B19高高e20高oIC20 P(單芯片封裝)。但SiP并不是先進(jìn)封裝特定的某種技術(shù)方案，因?yàn)镾iP可能采用傳統(tǒng)證券研究報(bào)告|電子第9頁(yè)共第9頁(yè)共25頁(yè)功耗、體積的要求越來(lái)越高，集成密度的需求也越來(lái)越高，SiP也會(huì)越來(lái)越多地采用P片裸片(Die)通過(guò)內(nèi)部互聯(lián)技術(shù)集成在一個(gè)封裝內(nèi)，構(gòu)成專用功能的異構(gòu)芯片。通過(guò)采用2.5D、3D等高級(jí)封裝技術(shù)，Chiplet可實(shí)現(xiàn)多芯片之間的高速互聯(lián)，提高芯片片的形式提供的。P在3DV-Cache上，將包含有64MBL3Cache的Chiplet以3D堆疊的形式與處理器封裝一起。證券研究報(bào)告|電子圖表12:3DChiplet結(jié)構(gòu)示意圖P844億美元，其中先進(jìn)封裝占比44%，市場(chǎng)規(guī)模達(dá)374億美元。據(jù)Yole預(yù)測(cè)，2027年全主要增量。圖表13:2021年封裝市場(chǎng)規(guī)模及構(gòu)成圖表14:2027年封裝市場(chǎng)規(guī)模及構(gòu)成受益于國(guó)產(chǎn)替代加速及制造業(yè)的發(fā)展，中國(guó)大陸的先進(jìn)封裝市場(chǎng)蓬勃發(fā)展。根據(jù)n裝市場(chǎng)年化復(fù)合增速9.6%的預(yù)測(cè)值。證券研究報(bào)告|電子圖表15:2016年-2025E中國(guó)大陸封裝市場(chǎng)規(guī)模倒裝封裝(Flip-chip)進(jìn)行內(nèi)部封裝，因此目前倒裝封裝的市場(chǎng)規(guī)模最大。而晶圓級(jí)封裝(WLCSP)和嵌入式封裝(ED)屬于更高階的封裝技術(shù)，主要應(yīng)用于高端芯片市場(chǎng)規(guī)模年化復(fù)合增速預(yù)計(jì)分別為25%、22%及15%。圖表16:2019-2026年先進(jìn)封裝主流技術(shù)市場(chǎng)規(guī)模及預(yù)測(cè)($M)2.2先進(jìn)封裝為半導(dǎo)體設(shè)備行業(yè)帶來(lái)增量證券研究報(bào)告|電子機(jī)、貼片機(jī)的需求數(shù)量和精度要求都有所提升；同時(shí)Chiplet技術(shù)中每個(gè)裸片都需要圖表17:傳統(tǒng)封裝的步驟與設(shè)備封裝使用的設(shè)備與晶圓制造的前道工藝開(kāi)始有所重疊，而不只是傳統(tǒng)封裝所需要的寬度等均提出了更高的精度要求。圖表18:先進(jìn)封裝晶圓級(jí)工藝所需設(shè)備 重分布層(RDL)掩膜設(shè)備、涂膠機(jī)、濺射臺(tái)、光刻機(jī)、刻蝕機(jī)凸點(diǎn)制造技術(shù)(Bumping)涂膠機(jī)、濺射臺(tái)、光刻機(jī)、印刷機(jī)、電鍍線、回流焊爐、植球機(jī)倒裝芯片鍵合機(jī)、塑封機(jī)、掩膜設(shè)備、涂膠機(jī)、濺射臺(tái)、光刻機(jī)、刻蝕機(jī)、劃片機(jī)硅通孔(TSV)、電鍍?cè)O(shè)備、濺射臺(tái)、光高精度互連技術(shù)(C2W，W2W)倒裝芯片鍵合機(jī)、回流焊爐晶圓減薄技術(shù)(用于WLP/CSP等)帶凸點(diǎn)晶圓減薄機(jī)晶圓劃片技術(shù)(用于WLP/CSP等)帶凸點(diǎn)晶圓劃片機(jī)代。近年來(lái)國(guó)內(nèi)半導(dǎo)體設(shè)備廠商圖表19:部分工藝環(huán)節(jié)設(shè)備的競(jìng)爭(zhēng)格局設(shè)備類型光刻設(shè)備(含涂膠顯影)、芯源微東方晶源、化學(xué)機(jī)械研磨設(shè)備五所泰瑞達(dá)、愛(ài)德萬(wàn)長(zhǎng)川科技、精測(cè)電子3高性能計(jì)算驅(qū)動(dòng)半導(dǎo)體產(chǎn)業(yè)發(fā)展，先進(jìn)封裝實(shí)現(xiàn)算力提升3.1HPC超越手機(jī)成為半導(dǎo)體第一大需求驅(qū)動(dòng)力，大算力時(shí)代來(lái)臨HPC(高性能計(jì)算)首次超越智能手機(jī)躍居第一，隨后繼續(xù)保持上升態(tài)勢(shì)，而手機(jī)營(yíng)收占比逐漸下行。1.4EFLOPS，2022-2026年化復(fù)合增長(zhǎng)率達(dá)47.58%。證券研究報(bào)告|電子點(diǎn)運(yùn)算/秒，EFLOPS)3.2AI服務(wù)器產(chǎn)業(yè)鏈迎來(lái)高景氣，異構(gòu)集成與異構(gòu)計(jì)算共推算力發(fā)展以AI服務(wù)器產(chǎn)業(yè)鏈為代表的硬件產(chǎn)品將充分受益于人工智能發(fā)展的浪潮。據(jù)長(zhǎng)38.4%，2022-2026年AI服務(wù)器的年化復(fù)合增長(zhǎng)率將達(dá)22%。AI雜算法開(kāi)發(fā)難度大；DSP適合特定算法的計(jì)算等。異構(gòu)計(jì)算的實(shí)現(xiàn)架構(gòu)通常是CPU+GPU/FPGA/DSP，主要由CPU完成不可加速部分的計(jì)算以及整個(gè)系統(tǒng)的控制調(diào)度，由發(fā)展?jié)摿Υ蟮葍?yōu)點(diǎn)。P異構(gòu)集成通過(guò)先進(jìn)封裝工藝將多個(gè)高性能算力芯片集成在一個(gè)系統(tǒng)中，實(shí)現(xiàn)異構(gòu)計(jì)在單個(gè)封裝內(nèi)構(gòu)建復(fù)雜系統(tǒng)成為了可能，能夠快速達(dá)到異構(gòu)計(jì)算系統(tǒng)內(nèi)的芯片所需要的行BP下的水平提高了3倍以上。H30芯片采用的是后摩智能自研的AI處理器架構(gòu)—IPUUnit可以達(dá)到友商的2倍以上。m裝及Chiplet工藝的需求。隨著AI大模型數(shù)據(jù)處理需求的持續(xù)提升，對(duì)算力芯片性能節(jié)均進(jìn)行了效率優(yōu)化，能有效降低成本并持續(xù)提高系統(tǒng)集成度。Chiplet需要采用先G為30.16%，發(fā)展勢(shì)頭強(qiáng)勁。Pt破算力瓶頸。證券研究報(bào)告|電子模塊只需要14nm或28nm就可以做到性能最大化，使系統(tǒng)整體的功能密度非常接近于否妥協(xié)。Chiplet對(duì)成本下降的效果會(huì)隨著核數(shù)(芯片核心的數(shù)量)的降低而邊際減小，因此未來(lái)可能會(huì)出現(xiàn)一個(gè)價(jià)格的均衡點(diǎn)來(lái)判斷采用Chiplet技術(shù)是否更具有經(jīng)濟(jì)PChiplet集成的智能處理芯片。該芯片采用12nm工藝生產(chǎn)，HUBChiplet采用RISC-V難以平衡的核心痛點(diǎn)。證券研究報(bào)告|電子4龍頭積極布局先進(jìn)封裝，中國(guó)大陸封裝廠商蓬勃發(fā)展封測(cè)廠及晶圓廠龍頭均積極布局先進(jìn)封裝。根據(jù)Yole數(shù)據(jù)，2021年各行業(yè)龍頭在先進(jìn)封裝行業(yè)的資本支出合計(jì)約為119億美元。晶圓廠陣營(yíng)方面，英特爾以35億美元的資本支出排名第一，主要用以支持Foveros和EMIB技術(shù)。臺(tái)積電、三星以30.5億美元和15億美元的資本支出分別排名第二、第四。而封測(cè)廠陣營(yíng)方面，日月光以20億美元的資本支出排名第三，其是最大也是唯一能夠與代工廠和集成設(shè)備制造商形成競(jìng)爭(zhēng)的OSAT。中國(guó)大陸封測(cè)廠長(zhǎng)電科技和通富微電在先進(jìn)封裝資本支出方面則分居第6、7名。圖表30:2021年封測(cè)廠及晶圓廠龍頭在先進(jìn)封裝行業(yè)的資本支出($M)裝主要關(guān)注互連密度、功率效率和可擴(kuò)展性三個(gè)方面。其中，F(xiàn)overos和混合鍵合技體里圖表31:英特爾封裝技術(shù)發(fā)展路線圖P其中前段技術(shù)包含3D的整合芯片系統(tǒng)(SoICInFO-3D)，后端組裝測(cè)試相關(guān)技術(shù)包含2D/2.5D的整合型扇出(InFO)以及2.5D的CoWoS系列。目前最新的第五代CoWoS-S封裝技術(shù)，將增加3倍的中介層面積、8個(gè)HBM2e堆棧(容量高達(dá)128GB)、全新的硅通孔TSV決方案的20倍。臺(tái)由六大核心封裝技術(shù)組成，包括日月光基于高密度RDL的FanOutPackage-on-Bridge(FOCoS-Bridge)和FanOutSystem-in-Package(FOSiP)，以及基于硅通孔(TSV)的2.5D/3DIC和Co-PackagedOptics。平臺(tái)具備先進(jìn)的RDL制程、嵌入式整合解決方案所需的制程能力，能縮短共同設(shè)計(jì)時(shí)間、產(chǎn)品開(kāi)發(fā)和上市時(shí)程。其中FOPoP帶寬密度提高8倍(提高帶寬優(yōu)勢(shì))的提升，主要應(yīng)用于移動(dòng)裝置和網(wǎng)絡(luò)通訊市場(chǎng)。證券研究報(bào)告|電子有不同。晶圓廠由于在前道環(huán)節(jié)的經(jīng)驗(yàn)更豐廠的兵家必爭(zhēng)之地。我們預(yù)計(jì)未來(lái)晶圓制造廠的工藝程序?qū)?huì)演變成從制造到封裝的OSAT競(jìng)爭(zhēng)格局較為穩(wěn)定，中國(guó)大陸廠商蓬勃發(fā)展于國(guó)際領(lǐng)先水平，但毛利率與海外巨頭相比仍有提升空間。圖表34:2022年海內(nèi)外已經(jīng)上市的封測(cè)廠營(yíng)收情況公司名公司名稱022年1021年1022年?duì)I業(yè)收入(M$)022年022年022年研發(fā)營(yíng)收比2233微電4554-7.1%66-5.9%78頎邦科技8-17.4%99 -20.0%0%證券研究報(bào)告|電子%-2.5%豐電子-23.6%-3.0%-9.6%欣銓科技-6.7%micon-5.5%福懋科技-2.6%0%-10.4%0%國(guó)精材科技-6.6%-4.6%-27.6%科技敏股份0%晶方科技中國(guó)大陸3130164-24.8%44.4%17.2%市占率占比44%，是國(guó)內(nèi)封測(cè)行業(yè)的龍頭企業(yè)。來(lái)長(zhǎng)電科技重點(diǎn)發(fā)展系統(tǒng)級(jí)、晶圓級(jí)和2.5D/3D等先進(jìn)封裝技術(shù)，提供的解決方案包括扇入型晶圓級(jí)封裝(FIWLP)、扇出型晶圓級(jí)封裝(FOWLP)、集成無(wú)源器件(IPD)、硅證券研究報(bào)告|電子EMILAB性能更佳、個(gè)先進(jìn)封裝技術(shù)領(lǐng)域積極開(kāi)展國(guó)內(nèi)外專利布局，截至2022年12月31日累計(jì)國(guó)內(nèi)外專利申請(qǐng)達(dá)1,383件，其中發(fā)明專利占比約70%。公司在多芯片組件、集成扇出封裝、案，且現(xiàn)已具備7nm、Chiplet封裝技術(shù)規(guī)模量產(chǎn)能力。此外，通富微電是AMD最大的持續(xù)深耕算力芯片封測(cè)領(lǐng)域，分享算力產(chǎn)業(yè)鏈加速發(fā)展的紅利。力先進(jìn)