存儲器電路演示

（優(yōu)選）存儲器電路ppt講解當(dāng)前第1頁\共有102頁\編于星期六\4點目錄4.1OMAP4460存儲空間

4.2RAM存儲器4.3ROM存儲器4.4存儲卡接口電路設(shè)計當(dāng)前第2頁\共有102頁\編于星期六\4點4.1OMAP4460存儲空間

當(dāng)前第3頁\共有102頁\編于星期六\4點1.片上存儲器

芯片上的內(nèi)存被劃分為L3OCMRAM、ROM區(qū)、RAM區(qū)和存儲器內(nèi)子系統(tǒng)（Cortex-A9、Cortex-M3、ABE和IVA-HD）。L3OCMRAM，56KB片上SRAM；4KB保存和恢復(fù)（SAR）ROM；RAM區(qū)由四大塊8KB組成，器件進(jìn)入關(guān)閉模式時，它可以用來作為系統(tǒng)環(huán)境變量保存存儲器。4.1.1OMAP4460存儲空間概要當(dāng)前第4頁\共有102頁\編于星期六\4點SDMA控制器：高達(dá)127請求，32優(yōu)先級邏輯信道，256×64位FIFO；動態(tài)內(nèi)存管理（DMM）模塊：它執(zhí)行全局地址翻譯，地址旋轉(zhuǎn)，以及交錯訪問。2.內(nèi)存管理當(dāng)前第5頁\共有102頁\編于星期六\4點

有兩個主要的接口，用于連接外部存儲器：通用存儲器控制器（GPMC）和雙通道SDRAM控制器（SDRC），圖形加速器（SGX）。GPMC支持如下存儲器：異步SRAM存儲器；異步/同步NORFlash存儲器；NANDFlash存儲器；偽SRAM器件；SDRC/EMIF；3.外部存儲器接口當(dāng)前第6頁\共有102頁\編于星期六\4點支持設(shè)備之間的連接；LPDDR2型存儲器,它支持雙倍數(shù)據(jù)速率（DDR）和單數(shù)據(jù)速率（SDR）的協(xié)議,EMIF是Cortex-A9微處理器的LPDDR2SDRAM/NVM子系統(tǒng)、ISS、IVA-HD子系統(tǒng)、圖形加速器（SGX）和DMA控制器之間的接口；DDR物理接口PHY，實現(xiàn)符合JEDECLPDDR2要求的數(shù)據(jù)速率轉(zhuǎn)換。SDRC/EMIF當(dāng)前第7頁\共有102頁\編于星期六\4點OMAP設(shè)備支持的外圍設(shè)備提供了一套全面、靈活和高速（HS）接口，以及片上編程資源。4.系統(tǒng)和連接外圍設(shè)備當(dāng)前第8頁\共有102頁\編于星期六\4點

1.OMAP4460映射

在Cortex-A9微處理器單元（MPU）有一個32位的地址端口，根據(jù)不同的目標(biāo)類型，可以把4GB的空間分割成幾個區(qū)域進(jìn)行處理。

存儲器映射包括了以下的功能（以及功能共享，例如Cortex-A9的MPU子系統(tǒng)或圖像和視頻加速器[IVA-HD]子系統(tǒng)）。4.1.2OMAP4460存儲映射當(dāng)前第9頁\共有102頁\編于星期六\4點內(nèi)存空間：通用內(nèi)存控制器（GPMC）動態(tài)內(nèi)存管理器（DMM）寄存器空間：3級（L3）和4級（L4）互連專用空間：IVA-HD子系統(tǒng)的圖形加速器（SGX）等。

GPMC和DMM專用于存儲器的連接。

GPMC用于NOR/NAND閃存和靜態(tài)RAM（SRAM）的存儲器。

DMM用于同步動態(tài)隨機(jī)存取存儲器（SDRAM）的存儲，如單數(shù)據(jù)速率SDRSDRAM或移動雙倍數(shù)據(jù)速率DDRSDRAM。

L3互連允許共享資源，如外圍設(shè)備和外部的片上存儲器。

L4互連外圍設(shè)備的訪問控制。當(dāng)前第10頁\共有102頁\編于星期六\4點OMAP4460的存儲空間系統(tǒng)是分層次的：1級（L1）、2級（L2）、L3和L4。Cortex-A9微處理器的L1和L2，包括Cortex-M3微控制器、數(shù)字信號處理器（DSP）子系統(tǒng)的存儲器。L3處理許多類型的數(shù)據(jù)傳輸、數(shù)據(jù)交換與系統(tǒng)內(nèi)部/外部（on-chip/external）存儲器。L3和L4實現(xiàn)芯片級互連。包括一個L3和4個L4S，實現(xiàn)所有模塊和子系統(tǒng)之間的通信。2.L3內(nèi)存空間映射當(dāng)前第11頁\共有102頁\編于星期六\4點4.2RAM存儲器當(dāng)前第12頁\共有102頁\編于星期六\4點1960年，IBM大型主機(jī)主要采用磁芯存儲器。磁芯存儲器不但容易損壞，而且價格昂貴、速度慢，為解決磁芯存儲器存在的不足，當(dāng)時科學(xué)家提供了諸多設(shè)計方案。但這些方案與磁芯存儲器相比，不但技術(shù)原理更加復(fù)雜，而且造價也更昂貴。羅伯特·登納德博士在一個座談中了解到，薄膜磁存儲技術(shù)采用了一塊小磁體和鄰近的一對信號線能實現(xiàn)1個比特（二進(jìn)制位）的存儲。幾個月后登納德博士提出了一個設(shè)想，即二進(jìn)制位可以存儲在電容上，一個場效應(yīng)管（FET）可以用于控制充放電。在經(jīng)過長時間的研究后，登納德博士最終發(fā)明了可存儲少許數(shù)據(jù)、基于單晶體管設(shè)計的存儲單元：D-RAM芯片。隨著個人電腦（PC）的興起，羅伯特·登納德的這項發(fā)明的意義逐漸顯現(xiàn)出來。4.2.1RAM存儲器介紹當(dāng)前第13頁\共有102頁\編于星期六\4點寫入的時候在需要寫入的磁芯所對應(yīng)的XY坐標(biāo)線上各輸入稍高于50%磁環(huán)磁化閾值的電流，所以這樣只有XY坐標(biāo)對應(yīng)的那個磁芯上會同時在兩條線中都有電流，疊加之后會超過閾值的電流，磁芯因而磁化或者改變磁化方向從而寫入一位數(shù)據(jù)，而其他所有的磁芯內(nèi)通過的電流或者是0，或者是50%磁化閾值，都達(dá)不到磁化電流不能被磁化，所以沒有數(shù)據(jù)寫入。當(dāng)前第14頁\共有102頁\編于星期六\4點讀出的時候比較復(fù)雜，分別在XY送入讀出電流，讀出電流的大小和寫入的時候一樣也是略大于50%磁化閾值的電流，讀出電流的方向我們是事先知道的，這樣在XY尋址坐標(biāo)所對應(yīng)的那個磁芯里就會有超過閾值的電流，如果它的本來磁場方向和讀出電流所對應(yīng)的磁場方向相反的話，那么由于磁芯的磁性狀態(tài)發(fā)生翻轉(zhuǎn)，有巨大的磁通量變化，在斜穿的讀出線上就會有大的感應(yīng)電流，所以我們就知道這個磁芯存儲的是和讀出信號相反的數(shù)據(jù)。如果它的本來磁場方向和讀出電流所對應(yīng)的磁場方向一樣的話，那么由于磁芯的磁性狀態(tài)沒有發(fā)生變化，在斜穿的讀出線上就不會有感應(yīng)電流，所以我們就知道這個磁芯存儲的是和讀出信號相同的數(shù)據(jù)。磁芯中的數(shù)據(jù)就這樣被讀出了，不過這還沒有完，因為值得注意的是這時候在讀完數(shù)據(jù)之后顯然無論原來磁芯上存的是什么數(shù)據(jù)，讀過之后就都被寫成同樣的讀出數(shù)據(jù)了，也就是這個讀出是破壞性的，所以必須有個辦法在讀出之后恢復(fù)存儲的數(shù)據(jù)。所以讀完之后還需要立即另外重新再寫一遍原先的數(shù)據(jù)進(jìn)去，恢復(fù)本來的數(shù)據(jù)，方法就是前述的寫入數(shù)據(jù)的方法，用放在緩存中的磁環(huán)中原來存儲的數(shù)據(jù)寫回去。所以磁芯存儲器的讀相當(dāng)麻煩，也比較慢。讀出時沒被選中的磁芯和寫入時一樣，都不會改變磁性狀態(tài)而產(chǎn)生感應(yīng)電流，所以不會被讀出也不會干擾被選中的磁芯讀出數(shù)據(jù)。當(dāng)前第15頁\共有102頁\編于星期六\4點SRAM（StaticRAM）是一種具有靜止存取功能的存儲器，不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù)。不像DRAM內(nèi)存那樣需要刷新電路，每隔一段時間，固定要對DRAM刷新充電一次，否則內(nèi)部的數(shù)據(jù)即會消失。因此SRAM具有較高的性能，但是SRAM的集成度較低，設(shè)計相同容量的內(nèi)存，SRAM需要比DRAM更大的體積。RAM最顯著的優(yōu)點就是速度非?？?，在快速讀取和刷新時能夠保持?jǐn)?shù)據(jù)完整性，因而被廣泛應(yīng)用在各個領(lǐng)域。1．SRAM當(dāng)前第16頁\共有102頁\編于星期六\4點DRAM（DynamicRAM）即動態(tài)RAM，是RAM家族中最大的成員。通常所講的RAM即指DRAM。RAM的動態(tài)存儲單元是利用MOS管柵極電容可以存儲電荷的原理制成的。存儲單元的結(jié)構(gòu)能做得非常簡單，普遍應(yīng)用于大容量、高集成度的RAM中。由于柵極電容的容量很小（通常僅為幾皮法），而漏電流又不可能絕對等于零，所以電荷保存的時間有限。為了及時補(bǔ)充漏掉的電荷以避免存儲的信號丟失，必須定時給柵極電容補(bǔ)充電荷，通常將這種操作稱為刷新或再生。因此，DRAM工作時必須輔以必要的刷新控制電路，同時也使操作復(fù)雜化了。2．DRAM當(dāng)前第17頁\共有102頁\編于星期六\4點在進(jìn)行寫操作時，字線給出高電平，使T導(dǎo)通，位線上的數(shù)據(jù)便通過T被存入CS中。在進(jìn)行讀操作時，字線同樣給出高電平，使T導(dǎo)通，

CS經(jīng)T向位線上的電容CB提供電荷，使位線獲得讀出的信號電平。當(dāng)前第18頁\共有102頁\編于星期六\4點SDRAM（SynchronousDynamicRandomAccessMemory）即同步動態(tài)隨機(jī)存取存儲器。同步是指Memory工作需要同步時鐘，內(nèi)部命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準(zhǔn)；與系統(tǒng)總線速度同步，也就是與系統(tǒng)時鐘同步，這樣就避免了不必要的等待周期，減少數(shù)據(jù)存儲時間。同步還使存儲控制器知道在哪一個時鐘脈沖期由數(shù)據(jù)請求使用，因此數(shù)據(jù)可在脈沖上升期便開始傳輸。動態(tài)是指存儲陣列需要不斷的刷新來保證數(shù)據(jù)不丟失。隨機(jī)是指數(shù)據(jù)不是線性依次存儲，而是由指定地址進(jìn)行數(shù)據(jù)讀寫。3．SDRAM當(dāng)前第19頁\共有102頁\編于星期六\4點SDRAM是有一個同步接口的動態(tài)隨機(jī)存取內(nèi)存DRAM。通常動態(tài)隨機(jī)存取內(nèi)存（DRAM）是有一個異步接口的，這樣它可以隨時響應(yīng)控制輸入的變化。而SDRAM有一個同步接口，在響應(yīng)控制輸入前會等待一個時鐘信號，這樣就能和計算機(jī)的系統(tǒng)總線同步。時鐘被用來驅(qū)動一個有限狀態(tài)機(jī)，對進(jìn)入的指令進(jìn)行流水線操作。這使得SDRAM與沒有同步接口的異步DRAM(asynchronousDRAM)相比，可以有一個更復(fù)雜的操作模式。

流水線意味著芯片可以在處理完之前的指令前，接受一個新的指令。在一個寫的流水線中，寫命令在另一個指令執(zhí)行完之后可以立刻執(zhí)行，而不需要等待數(shù)據(jù)寫入存儲隊列的時間。在一個讀的流水線中，需要的數(shù)據(jù)在讀指令發(fā)出之后固定數(shù)量的時鐘頻率后到達(dá)，而這個等待的過程可以發(fā)出其它附加指令。這種延遲被稱為等待時間，在為計算機(jī)購買存儲時是一個很重要的參數(shù)。

當(dāng)前第20頁\共有102頁\編于星期六\4點從發(fā)展到現(xiàn)在已經(jīng)經(jīng)歷了五代，分別是：第一代SDRSDRAM，第二代DDRSDRAM，第三代DDR2SDRAM，第四代DDR3SDRAM，第五代DDR4SDRAM。當(dāng)前第21頁\共有102頁\編于星期六\4點SDRAM的基本信號可以分成以下幾類。（1）控制信號：包括片選（CS）、同步時鐘（CLK）、時鐘有效（CLKEN）、讀寫選擇（WE）、數(shù)據(jù)有效（DQM）等。（2）地址選擇信號：包括行地址選擇（RAS）、列地址選擇（CAS）、行/列地址線（SA0～SA12）分時復(fù)用、Bank塊地址線（BA0～BA1）。（3）數(shù)據(jù)信號：包括雙向數(shù)據(jù)端口（DQ0～DQ15）、接收數(shù)據(jù)有效信號（DQM）控制等。DQM為低時，寫入/讀出有效。

SDRAM工作原理當(dāng)前第22頁\共有102頁\編于星期六\4點128Mb（32M×4bit）SDRAM內(nèi)部結(jié)構(gòu)圖當(dāng)前第23頁\共有102頁\編于星期六\4點突發(fā)（Burst）是指在同一行中相鄰的存儲單元連續(xù)進(jìn)行數(shù)據(jù)傳輸?shù)姆绞?，連續(xù)傳輸所涉及到存儲單元（列）的數(shù)量就是突發(fā)長度（BurstLengths，BL）。內(nèi)存控制器讀/寫P-Bank位寬是8位（即8個字節(jié)），但是實際的數(shù)據(jù)大多都是超過8位的，每次只能對一個存儲單元進(jìn)行尋址，如果要連續(xù)的讀/寫就還要對當(dāng)前存儲單元的下一個單元進(jìn)行尋址，就要不斷地發(fā)送列地址與讀/寫命令（行地址不變，所以不用再對行尋址），這樣就占用了大量的內(nèi)存控制資源，在數(shù)據(jù)進(jìn)行連續(xù)傳輸時無法輸入新的命令。傳輸效率很低。3．突發(fā)長度當(dāng)前第24頁\共有102頁\編于星期六\4點非突發(fā)連續(xù)讀取模式當(dāng)前第25頁\共有102頁\編于星期六\4點為此，突發(fā)傳輸技術(shù)應(yīng)運而生，指定起始列地址與突發(fā)長度，內(nèi)存控制器依次地自動對后面相應(yīng)數(shù)據(jù)的存儲單元進(jìn)行讀/寫操作而不再需要控制器連續(xù)地提供列地址。這樣，除了第一筆數(shù)據(jù)的傳輸需要若干個周期（主要是之前的延遲，一般是tRCD+CL）外，其后每個數(shù)據(jù)只需一個周期即可獲得。突發(fā)連續(xù)讀取模式時序當(dāng)前第26頁\共有102頁\編于星期六\4點至于BL的數(shù)值，不能隨便設(shè)定或者傳輸前臨時決定。目前可用的選項是1、2、4、8、全頁（FullPage），常見的設(shè)定是4和8。另外，在MRS（ModeRegisterSet）階段除了要設(shè)定BL數(shù)值之外，還要確定讀/寫操作的模式以及突發(fā)傳輸?shù)哪Ｊ?。?dāng)前第27頁\共有102頁\編于星期六\4點如果BL=4，意味著傳送4×64bit的數(shù)據(jù)。但是，并不是所有的數(shù)據(jù)都是需要的，為了屏蔽不需要的數(shù)據(jù)，數(shù)據(jù)掩碼（DataI/OMask，DQM）技術(shù)應(yīng)運而生。通過DQM，內(nèi)存可以控制I/O端口取消哪些輸出或輸入的數(shù)據(jù)。在讀取時，被屏蔽的數(shù)據(jù)仍然會從存儲體傳出，只是在“掩碼邏輯單元”處被屏蔽。為了精確屏蔽一個P-Bank位寬中的每個字節(jié)，每個DIMM有8個DQM信號線，每個信號針對一個字節(jié)。這樣，對于4bit位寬芯片，兩個芯片共用一個DQM信號線，對于8bit位寬芯片，一個芯片占用一個DQM信號，而對于16bit位寬芯片，則需要兩個DQM引腳。4．?dāng)?shù)據(jù)掩碼當(dāng)前第28頁\共有102頁\編于星期六\4點圖5-7

SDRAM使用DQM技術(shù)讀取時序圖當(dāng)前第29頁\共有102頁\編于星期六\4點DRAM種類繁多，主要分為異步、同步和圖像DRAM三大類別。還有一種Rambus公司的RDRAM。4.2.3DDRSDRAM分類當(dāng)前第30頁\共有102頁\編于星期六\4點類型名稱特點異步FPMRAMFPM是FastPageModeRAM的縮寫。它是早期的標(biāo)準(zhǔn)，后被比它快5%的EDODRAM所取代。EDORAMEDORAM動態(tài)存儲器(extendeddataoutputRAM)是一種在通常RAM中加入一塊靜態(tài)RAM(SRAM)而生成的動態(tài)存儲器(DRAM)。當(dāng)前第31頁\共有102頁\編于星期六\4點同步SDRAMSDRAM:SynchronousDynamicRandomAccessMemory，同步動態(tài)隨機(jī)存儲器。DDRSDRAMDDRSDRAM是DoubleDataRateSDRAM的縮寫，是雙倍速率同步動態(tài)隨機(jī)存儲器的意思。MobileDDRMobileDDR(又稱為LowPowerDDR或

LPDDR)是DDRSDRAM的一種，專門用于移動式電子產(chǎn)品。LPDDRJESD209-2LowPowerDoubleDataRate低功耗DDRLPDDR2JESD209-2LowPowerDoubleDataRate2低功耗DDR2LPDDR3JESD209-2LowPowerDoubleDataRate3低功耗DDR3DDR2SDRAMDDR第二代。內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存預(yù)讀取能力（即：4bit數(shù)據(jù)讀預(yù)?。?。DDR3SDRAMDDR第三代。內(nèi)存卻擁有四倍于上一代DDR內(nèi)存預(yù)讀取能力（即：8bit數(shù)據(jù)讀預(yù)?。?。DDR4SDRAMDDR第四代。DDR4，它的數(shù)據(jù)傳輸速度將比DDR3快一倍，且功耗更低。當(dāng)前第32頁\共有102頁\編于星期六\4點圖像EDOEDO內(nèi)存(ExtendedDataOutDRAM)VRAMVideoRandomAccessMemory:顯存,幀存儲器，刷新存儲器，或VRAM（縮寫）。WRAMWRAM(WindowRAM)：屬于VRAM的改良版，其不同之處在于其控制線路有一、二十組的輸入/輸出控制器，并采用EDO的資料存取模式。MDRAMMDRAM（MultibankDynamicRAM）－多BANK動態(tài)內(nèi)存，MDRAM是MoSys公司開發(fā)的一種VRAM（視頻內(nèi)存）SGRAMSGRAM(SynchronousGraphicsRandom-AccessMemory)，同步圖形隨機(jī)存儲器，是一種專為顯卡設(shè)計的顯存、一種圖形讀寫能力較強(qiáng)的顯存，由SDRAM改良而成。GDDR2圖形儲存器DDR2GDDR3GDDR3是用于高性能顯卡的專用圖形儲存器。GDDR3是代替GDDR的標(biāo)準(zhǔn)，GDDR3標(biāo)準(zhǔn)借鑒了通用的DDR2的很多特性，并經(jīng)過進(jìn)一步優(yōu)化獲得更高的數(shù)據(jù)速率和更低的功耗。GDDR4GDDR4屬于雙倍數(shù)據(jù)率內(nèi)存，通過使用Cutting-edge技術(shù)的DataBusInversion及Multi-Preamble技術(shù)，使其在理論上相對GDDR3的運行效率提升了56%，使用GDDR4顯存能達(dá)到更高的工作頻率和更強(qiáng)的實際性能。GDDR5GDDR5采用了DDR3的8bit預(yù)取技術(shù)，且使用了兩條并行的DQ總線，從而實現(xiàn)雙倍的接口帶寬。雙DQ總線使得GDDR5的針腳數(shù)從GDDR3/4的136Ball大幅增至170Ball。GDDR5顯存擁有多達(dá)16個物理Bank，這些Bank被分為四組，雙DQ總線交叉控制四組Bank，達(dá)到了實時讀寫操作，一舉將數(shù)據(jù)傳輸率提升至4GHz以上。當(dāng)前第33頁\共有102頁\編于星期六\4點RambusRDRAMRDRAM（RambusDRAM）是美國的RAMBUS公司開發(fā)的一種內(nèi)存。與DDR和SDRAM不同，它采用了串行的數(shù)據(jù)傳輸模式。XDR1DRAMXDR存儲器架構(gòu)包括許多基于Rambus有限公司的創(chuàng)新專利的關(guān)鍵使能技術(shù)，其中包括低電壓、低功耗差分Rambus信號電平（DRSL）；八倍率數(shù)據(jù)傳輸率（ODR）技術(shù)用以在每個時鐘周期里傳輸八位數(shù)據(jù)；FlexPhase電路技術(shù)為數(shù)據(jù)和時鐘提供精確片內(nèi)校正；動態(tài)點對點（DPP）則提高了信號完整性和擴(kuò)展性。XDR2DRAMXDR2內(nèi)存芯片的標(biāo)準(zhǔn)設(shè)計位寬為16bit（它可以像XDR那樣動態(tài)調(diào)整位寬），按每個數(shù)據(jù)引腳的傳輸率為8GHz，即8Gbps計算，一枚XDR2芯片的數(shù)據(jù)帶寬就將達(dá)到16GB/s當(dāng)前第34頁\共有102頁\編于星期六\4點RambusRDRAMRDRAM（RambusDRAM）是美國的RAMBUS公司開發(fā)的一種內(nèi)存。與DDR和SDRAM不同，它采用了串行的數(shù)據(jù)傳輸模式。XDR1DRAMXDR存儲器架構(gòu)包括許多基于Rambus有限公司的創(chuàng)新專利的關(guān)鍵使能技術(shù)，其中包括低電壓、低功耗差分Rambus信號電平（DRSL）；八倍率數(shù)據(jù)傳輸率（ODR）技術(shù)用以在每個時鐘周期里傳輸八位數(shù)據(jù)；FlexPhase電路技術(shù)為數(shù)據(jù)和時鐘提供精確片內(nèi)校正；動態(tài)點對點（DPP）則提高了信號完整性和擴(kuò)展性。XDR2DRAMXDR2內(nèi)存芯片的標(biāo)準(zhǔn)設(shè)計位寬為16bit（它可以像XDR那樣動態(tài)調(diào)整位寬），按每個數(shù)據(jù)引腳的傳輸率為8GHz，即8Gbps計算，一枚XDR2芯片的數(shù)據(jù)帶寬就將達(dá)到16GB/s當(dāng)前第35頁\共有102頁\編于星期六\4點類型電源電壓IO電壓DDR2.5V2.5VLPDDR1.8V1.8(1.2V)DDR21.8V1.8VLPDDR21.2V=VDDDDR31.5V(1.35VL)=VDDLPDDR31.2V1.2V幾種常見的DRAM電源電壓和IO電壓當(dāng)前第36頁\共有102頁\編于星期六\4點標(biāo)準(zhǔn)名稱I/O總線時鐘頻率周期存儲器時鐘頻率數(shù)據(jù)速率模塊名稱極限傳輸率比特寬(MHz)(ns)(MHz)(MT/s)(GiB/s)(比特)DDR3-80040010100800PC3-64006.464DDR3-1066533Feb-711331066PC3-85008.564DDR3-133366761661333PC3-1060010.664DDR3-160080052001600PC3-1280012.864DDR3-1866933Jul-422331866PC3-1490014.964DDR3-21331066Apr-332662133PC3-170001764DDR3JEDEC標(biāo)準(zhǔn)模塊當(dāng)前第37頁\共有102頁\編于星期六\4點DDR4內(nèi)存規(guī)格DDR4內(nèi)存將會擁有兩種規(guī)格。其中使用Single-endedSignaling信號的DDR4內(nèi)存其傳輸速率已經(jīng)被確認(rèn)為1.6～3.2Gbps，而基于差分信號技術(shù)的DDR4內(nèi)存其傳輸速率則將可以達(dá)到6.4Gbps。由于通過一個DRAM實現(xiàn)兩種接口基本上是不可能的，因此DDR4內(nèi)存將會同時存在基于傳統(tǒng)SE信號和差分信號的兩種規(guī)格產(chǎn)品。4.DDR4當(dāng)前第38頁\共有102頁\編于星期六\4點MDDR，即為MobileDDRSDRM,是內(nèi)存的一種，也可稱為LPDDR(LowPower),以低功耗和小體積為優(yōu)勢，其壽命也比DDR，DDR2長。相對于DDR,在相同等效頻率下，DDR需消耗2.5V電壓，而MDDR只需消耗1.8V。由于MDDR體積小，使其在移動設(shè)備中使用較廣泛，例如手機(jī)，上網(wǎng)本等。MDDR的生產(chǎn)廠家主要有Samsung和Micron。4.MDDR/LPDDR當(dāng)前第39頁\共有102頁\編于星期六\4點（1）首先關(guān)于節(jié)能技術(shù)，在接口（I/O）與內(nèi)部的電壓和內(nèi)部電壓兩方面，原來的LPDDR為+1.8V，而此次的LPDDR2還支持+1.2V。并且，還支持更新部分內(nèi)存陣列的“PartialArraySelfRefresh”和“Per-BankRefresh”。

（2）中的閃存和SDRAM可共用接口此次還是首次。這樣可降低控制器的引腳數(shù)，提高內(nèi)存子系統(tǒng)周圍的安裝密度。

（3）的內(nèi)存特性和容量方面，支持的工作頻率為100MHz～533MHz。數(shù)據(jù)位寬為×8、×16和×32。有2bit和4bit兩種。閃存容量為64Mbit～32Gbit，DRAM為64Mbit～8Gbit。6.LPDDR2當(dāng)前第40頁\共有102頁\編于星期六\4點隨著手持移動設(shè)備的硬件迅速發(fā)展，以現(xiàn)有的高端

Cortex-A15架構(gòu)來看，最高頻率可達(dá)

2.5GHz與支持最多

1TB的內(nèi)存所帶來的總線帶寬需求相當(dāng)驚人。雖然現(xiàn)有的內(nèi)存帶寬仍足以滿足需求，但在帶寬與省電性上還是有繼續(xù)改進(jìn)的必要，內(nèi)存大廠

Samsung今日在其

SamsungMobileSolutionsForum中宣布可供行動裝置使用的

30奈米制程

2GBLPDDR3內(nèi)存已可進(jìn)入量產(chǎn)階段。LPDDR3內(nèi)存每個針腳的

I/O傳輸量可達(dá)

1,600Mbps，在以雙信道模式運作下，總線帶寬可達(dá)

12.8GB/s，總體來說多出前代架構(gòu)

50%的傳輸能力。7.LPDDR3當(dāng)前第41頁\共有102頁\編于星期六\4點1.DDR工作原理

DDR采用了2位預(yù)取(2-bitprefetch)，也就是2：1的數(shù)據(jù)預(yù)取，2bit預(yù)取架構(gòu)允許內(nèi)部的隊列(column)工作頻率僅僅為外部數(shù)據(jù)傳輸頻率的一半。在SDRAM中數(shù)據(jù)傳輸率完全參考時鐘信號，因此數(shù)據(jù)傳輸率和時鐘頻率一樣。4.2.4DDRSDRAM工作原理當(dāng)前第42頁\共有102頁\編于星期六\4點DDR2采了4位預(yù)取(4-bitprefetch)，這就是DDR2提高數(shù)據(jù)傳輸率的關(guān)鍵，可以在不提高內(nèi)部存儲陣列頻率的情況下提高數(shù)據(jù)輸出帶寬,如圖5-10所示。DDR2工作原理當(dāng)前第43頁\共有102頁\編于星期六\4點2.DDR、DDR2和DDR3的區(qū)別當(dāng)前第44頁\共有102頁\編于星期六\4點1、邏輯Bank數(shù)量

DDR2SDRAM中有4Bank和8Bank的設(shè)計，目的就是為了應(yīng)對未來大容量芯片的需求。而DDR3很可能將從2Gb容量起步，因此起始的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好了準(zhǔn)備。

2、封裝（Packages）

DDR3由于新增了一些功能，所以在引腳方面會有所增加，8bit芯片采用78球FBGA封裝，16bit芯片采用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規(guī)格。并且DDR3必須是綠色封裝，不能含有任何有害物質(zhì)。4.2.5DDR3新增特點當(dāng)前第45頁\共有102頁\編于星期六\4點由于DDR3的預(yù)取為8bit，所以突發(fā)傳輸周期（BL，BurstLength）也固定為8，而對于DDR2和早期的DDR架構(gòu)的系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個4-bitBurstChop（突發(fā)突變）模式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數(shù)據(jù)突發(fā)傳輸，屆時可通過A12地址線來控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在DDR3內(nèi)存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控制（如4bit順序突發(fā)）。3、突發(fā)長度（BL，BurstLength）

當(dāng)前第46頁\共有102頁\編于星期六\4點4.3ROM存儲器當(dāng)前第47頁\共有102頁\編于星期六\4點可編程只讀存儲器（Programmableread-onlymemory），縮寫為

PROM或

FPROM，是一種電腦存儲記憶晶片，它允許使用稱為PROM編程器的硬件將數(shù)據(jù)寫入設(shè)備中。在PROM被編程后，它就只能專用那些數(shù)據(jù)，并且不能被再編程這種存儲器用作永久存放程序之用。通常會用于電子游戲機(jī)、或電子詞典這類可翻譯語言的產(chǎn)品上。當(dāng)前第48頁\共有102頁\編于星期六\4點1．MASKROM2．PROM3．EPROM4．E2PROM

ROM存儲器類型4.FlashMemory6．F-RAM7．MRAM8．PRAM當(dāng)前第49頁\共有102頁\編于星期六\4點

Flash存儲器類型

FlashMemory（快閃存儲器）是一種在斷電情況下仍能保持所存儲的數(shù)據(jù)信息的存儲器，它能以block的區(qū)塊單位進(jìn)行擦除和編程，而不是以字節(jié)為單位。區(qū)塊大小一般為256KB～20MB。當(dāng)前第50頁\共有102頁\編于星期六\4點

閃存是電可擦除只讀存儲器的變種，E2PROM與閃存不同的是，它能在字節(jié)水平上進(jìn)行擦除和重寫，這樣E2PROM就比閃存的更新速度慢。閃存通常被用來保存控制代碼，比如在個人電腦中的基本輸入/輸出系統(tǒng)（BIOS）。當(dāng)BIOS需要被改變（重寫）時，閃存可以寫到block（而不是字節(jié)）大小，使它更容易被更新。另一方面，閃存不像任意存取存儲器（RAM）一樣有用，因為任意存取存儲器必須是在字節(jié)（而不是block）水平可設(shè)定地址的。當(dāng)前第51頁\共有102頁\編于星期六\4點EEPROM與flash的區(qū)別1、EEPROM可以按“位”擦寫，而FLASH只能一大片一大片的擦。2、EEPROM一般容量都不大，如果大的話，EEPROM相對與FLASH就沒有價格上的優(yōu)勢了。市面上賣的standalone的EERPOM一般都是在64KBIT以下，而FLASH一般都是8MEGBIT以上（NOR型）。3、讀的速度的話，應(yīng)該不是兩者的差別，只是EERPOM一般用于低端產(chǎn)品，讀的速度不需要那么快，真要做的話，其實也是可以做的和FLASH差不多。當(dāng)前第52頁\共有102頁\編于星期六\4點EEPROM與flash的區(qū)別4、因為EEPROM的存儲單元是兩個管子而FLASH是一個（SST的除外，類似于兩管），寫入次數(shù)方面，EEPROM比FLASH要好一些，到1000K次也沒有問題的?？偟膩碚f，對與用戶來說，EEPROM和FLASH沒有大的區(qū)別，只是EEPROM是低端產(chǎn)品，容量低，價格便宜，但是穩(wěn)定性較FLASH要好一些。但對于EEPROM和FLASH的設(shè)計來說，F(xiàn)LASH則要難的多，不論是從工藝上的還是從外圍電路設(shè)計上來說。當(dāng)前第53頁\共有102頁\編于星期六\4點閃存（flash）

閃存最先由東芝公司提出，是因為芯片存儲器單元的數(shù)據(jù)能在一瞬間（或閃電般的）被刪除。在Fowler-Nordheimtunneling中電子刺破薄薄的一層絕緣體材料，并從有聯(lián)系的每個存儲單元的浮柵移動電荷。Intel提供了閃存的一種形式，在每個存儲單元保存2比特（而不是1比特），這樣能夠使存儲量翻倍而沒有相應(yīng)的價格增加。當(dāng)前第54頁\共有102頁\編于星期六\4點Flash根據(jù)內(nèi)存晶體管設(shè)計架構(gòu)之不同可分為CellType以及OperationType兩種。

CellType可分為Self-AlignedGate（StackGate）和Splitgate兩種，前者以Intel為代表，后者則被Toshiba、SST（硅碟）等廠商所采用。

OperationType依據(jù)功能可分為CodeFlash（儲存程序代碼）和DataFlash（儲存一般資料）。

CodeFlash動作方式有NOR和DINOR兩種，而DataFlash動作方式則有NAND及AND兩種，其中CodeFlash主要以NOR型為主，儲存系統(tǒng)程序代碼及小量資料，應(yīng)用于PC、通信移動電話、PDA、STB等產(chǎn)品上；而DataFlash則是以NAND型為主，用于儲存大量資料，主要應(yīng)用范圍包括DSC、MP3等所需要的各式規(guī)格的小型記憶卡。當(dāng)前第55頁\共有102頁\編于星期六\4點NOR技術(shù)FlashMemory具有以下特點：

程序和數(shù)據(jù)可存放在同一芯片上，擁有獨立的數(shù)據(jù)總線和地址總線，能快速隨機(jī)讀取，允許系統(tǒng)直接從Flash中讀取代碼執(zhí)行，而無需先將代碼下載至RAM中再執(zhí)行。

可以單字節(jié)或單字編程，但不能單字節(jié)擦除，必須以塊為單位或?qū)φ瑘?zhí)行擦除操作，在對存儲器進(jìn)行重新編程之前需要對塊或整片進(jìn)行預(yù)編程和擦除操作。由于NOR技術(shù)FlashMemory的擦除和編程速度較慢，而塊尺寸又較大，因此擦除和編程操作所花費的時間很長，在純數(shù)據(jù)存儲和文件存儲的應(yīng)用中，NOR技術(shù)顯得力不從心。當(dāng)前第56頁\共有102頁\編于星期六\4點NAND技術(shù)FlashMemory具有以下特點：

以頁為單位進(jìn)行讀和編程操作，1頁為256或512B（字節(jié)）；以塊為單位進(jìn)行擦除操作，1塊為4kB、8kB或16kB。具有塊編程和塊擦除的功能，其塊擦除時間是2ms；而NOR技術(shù)的塊擦除時間達(dá)到幾百ms。數(shù)據(jù)、地址采用同一總線，實現(xiàn)串行讀取。隨機(jī)讀取速度慢且不能按字節(jié)隨機(jī)編程。芯片尺寸小，引腳少，位成本（bitcost）最低的固態(tài)存儲器。芯片包含有失效塊，其數(shù)目最大可達(dá)到3～35塊（取決于存儲器密度）。失效塊不會影響有效塊的性能，但需要將失效塊在地址映射表中屏蔽起來。當(dāng)前第57頁\共有102頁\編于星期六\4點3．NORFlash與NANDFlash的區(qū)別項目NORFlashNANDFlash特點芯片內(nèi)執(zhí)行系統(tǒng)RAM中傳輸效率高中寫入/擦除操作的時間5s4ms擦除器件時塊大小64～128KB8～32KB接口SRAM接口I/O接口壽命（耐用性）十萬次一百萬次當(dāng)前第58頁\共有102頁\編于星期六\4點什么是SLC和MLC？SLC閃存：即單層式儲存(SingleLevelCell；SLC)，包括三星電子、Hynix、美光（Micron）以及東芝都是此技術(shù)使用者.MLC閃存：多層式儲存（MultiLevelCell；MLC)，目前有東芝、Renesas、三星使用，英飛凌（Infineon）與SaifunSemiconductors合資利用NROM技術(shù)所共同開發(fā)的多位儲存（MultiBitCell；MBC）。當(dāng)前第59頁\共有102頁\編于星期六\4點MLCMLC是英特爾（Intel）在1997年9月最先開發(fā)成功的，其作用是將兩個位的信息存入一個浮動?xùn)牛‵loatingGate，閃存存儲單元中存放電荷的部分），然后利用不同電位（Level）的電荷，透過內(nèi)存儲存格的電壓控制精準(zhǔn)讀寫，假設(shè)以4種電壓控制、1個晶體管可存取2bits的數(shù)據(jù)，若是控制8種電壓就可以存取3bits的數(shù)據(jù)，使Flash的容量大幅提升，類似Rambus的QRSL技術(shù)，通過精確控制浮動?xùn)派系碾姾蓴?shù)量，使其呈現(xiàn)出4種不同的存儲狀態(tài)，每種狀態(tài)代表兩個二進(jìn)制數(shù)值（從00到11）。當(dāng)然不光是NOR型閃存在使用，東芝在2003年2月推出第一款MLC型的NANDFlash，并接續(xù)2004年4月推出采用MLC技術(shù)的4Gbit與8GbitNANDFlash，顯然這對于本來就以容量見長的NAND閃存更是如虎添翼。根據(jù)SemiconductorInsights研究，東芝利用90nmMLC技術(shù)所開發(fā)出來的4Gb，其die面積為144mm2。當(dāng)前第60頁\共有102頁\編于星期六\4點SLCSLC技術(shù)與EEPROM相同，但在浮置閘極(Floatinggate)與源極(Sourcegate)之中的氧化薄膜更薄，其數(shù)據(jù)的寫入是透過對浮置閘極的電荷加電壓，然后可以透過源極，即可將所儲存的電荷消除，藉由這樣的方式，便可儲存1個個信息位，這種技術(shù)的單一位細(xì)胞方式能提供快速的程序編程與讀取，不過此技術(shù)受限于低硅效率(Siliconefficiency)的問題，必須要藉由較先進(jìn)的流程強(qiáng)化技術(shù)(Processenhancements)，才能向上提升SLC制程技術(shù)。當(dāng)前第61頁\共有102頁\編于星期六\4點比較SLC架構(gòu)是0和1兩個充電值，而MLC架構(gòu)可以一次儲存4個以上的充電值，因此MLC架構(gòu)可以有比較好的儲存密度，再加上可利用比較老舊的生產(chǎn)程備來提高產(chǎn)品的容量，而無須額外投資生產(chǎn)設(shè)備，可以享有成本與良率的優(yōu)勢。

不過MLC架構(gòu)有著讓使用者很難容忍的缺點，就是使用壽命較短，其次MLC架構(gòu)只能承受約1萬次的存取，遠(yuǎn)低于SLC架構(gòu)的10萬次。至于存取速度，SLC架構(gòu)比MLC架構(gòu)要快速三倍以上，加上MLC架構(gòu)對于電力的消耗較多，因此使用者若是考慮長久使用、安全儲存數(shù)據(jù)以及高速的存取速度等要求，恐怕會改采用SLC架構(gòu)。當(dāng)前第62頁\共有102頁\編于星期六\4點一、首先是存取次數(shù)MLC架構(gòu)理論上只能承受約1萬次的數(shù)據(jù)寫入，而SLC架構(gòu)可承受約10萬次，是MLC的10倍。

MLC技術(shù)并非一家廠商壟斷，像東芝（Toshiba）已生產(chǎn)了好幾代MLC架構(gòu)NAND閃存，包括前不久宣布和美國SanDisk公司共同開發(fā)的采用最先進(jìn)56nm工藝的16Gb（2gigabyte）和8Gb（1gigabyte）MLCNAND閃存，16Gb是單芯片的業(yè)內(nèi)最大容量。當(dāng)前第63頁\共有102頁\編于星期六\4點二、讀取和寫入速度SLC技術(shù)被開發(fā)的年頭遠(yuǎn)早于MLC技術(shù)，與之相匹配的控制芯片技術(shù)上已經(jīng)非常成熟，SLC產(chǎn)品數(shù)據(jù)寫入速度最快能達(dá)到9664KB/s（KISSKS900），讀取速度最快能達(dá)到13138KB/s（mobiBLUDAH-1700），而同樣在高速USB2.0接口協(xié)議下寫入速度最慢的還不足1500KB/s，讀取速度最慢的也沒有超過2000KB/s。都是SLC閃存芯片，都是高速USB2.0接口協(xié)議，為什么差別會如此大。一位業(yè)內(nèi)資深設(shè)計師的答案是閃存控制芯片效能低，且與閃存之間的兼容性不好，這類產(chǎn)品不僅速度慢而且在數(shù)據(jù)操作時出錯的概率也大。這個問題在MLC閃存剛投入市場時同樣也困擾著MLC技術(shù)的發(fā)展，好在去年12月我們終于看到了曙光。這就是擎泰科技（SkymediCorporation）為我們帶來的新一代高速USB2.0控制芯片SK6281及SD2.0/MMC4.2的combo快閃記憶卡控制芯片SK6621，在MLCNAND閃存的支持與速度效能上皆有良好表現(xiàn)。其所支持的MLC芯片已經(jīng)達(dá)到了Class4的傳輸速度。當(dāng)前第64頁\共有102頁\編于星期六\4點三、功耗

SLC架構(gòu)由于每Cell僅存放1bit數(shù)據(jù)，故只有高和低2種電平狀態(tài)，使用1.8V的電壓就可以驅(qū)動。而MLC架構(gòu)每Cell需要存放多個bit，即電平至少要被分為4檔（存放2bit），所以需要有3.3V及以上的電壓才能驅(qū)動。最近傳來好消息，英特爾新推出的65納米MLC寫入速度較以前產(chǎn)品提升了二倍，而工作電壓僅為1.8V，并且憑借低功耗和深層關(guān)機(jī)模式，其電池使用時間也得到了延長。當(dāng)前第65頁\共有102頁\編于星期六\4點四、出錯率

在一次讀寫中SLC只有0或1兩種狀態(tài)，這種技術(shù)能提供快速的程序編程與讀取，簡單點說每Cell就像我們?nèi)粘Ｉ钪惺褂玫拈_關(guān)一樣，只有開和關(guān)兩種狀態(tài)，非常穩(wěn)定，就算其中一個Cell損壞，對整體的性能也不會有影響。在一次讀寫中MLC有四種狀態(tài)（以每Cell存取2bit為例），這就意味著MLC存儲時要更精確地控制每個存儲單元的充電電壓，讀寫時就需要更長的充電時間來保證數(shù)據(jù)的可靠性。它已經(jīng)不再是簡單的開關(guān)電路，而是要控制四種不同的狀態(tài)，這在產(chǎn)品的出錯率方面和穩(wěn)定性方面有較大要求，而且一旦出現(xiàn)錯誤，就會導(dǎo)致2倍及以上的數(shù)據(jù)損壞，所以MLC對制造工藝和控制芯片有著更高的要求。目前一些MP3主控制芯片已經(jīng)采用了硬件4bitECC校驗，這樣就可以使MLC的出錯率和對機(jī)器性能的影響減小到最低。當(dāng)前第66頁\共有102頁\編于星期六\4點五、制造成本

為什么硬盤容量在成倍增大的同時生產(chǎn)成本卻能保持不變，簡單點說就是在同樣面積的盤片上存儲更多的數(shù)據(jù)，也就是所謂的存儲密度增大了。MLC技術(shù)與之非常類似，原來每Cell僅存放1bit數(shù)據(jù)，而現(xiàn)在每Cell能存放2bit甚至更多數(shù)據(jù)，這些都是在存儲體體積不增大的前提下實現(xiàn)的，所以相同容量大小的MLCNANDFlash制造成本要遠(yuǎn)低于SLCNANDFlash。當(dāng)前第67頁\共有102頁\編于星期六\4點綜上所述，MLC技術(shù)是今后NANDFlash的發(fā)展趨勢，就像CPU單核心、雙核心、四核心一樣，MLC技術(shù)通過每Cell存儲更多的bit來實現(xiàn)容量上的成倍跨越，直至更先進(jìn)的架構(gòu)問世。而SLC短期內(nèi)仍然會是市場的佼佼者，但隨著MLC技術(shù)的不斷發(fā)展和完善，SLC必將退出歷史的舞臺。當(dāng)前第68頁\共有102頁\編于星期六\4點OneNandFlash

OneNand是針對消費類電子和下一代移動手機(jī)市場而設(shè)計的，一種高可靠性嵌入式存儲設(shè)備。隨著過去幾十年的Nand技術(shù)的發(fā)展，一些公司，基于原先的NAND的架構(gòu)，設(shè)計出一種理想的單存儲芯片，其集成了SRAM的緩存和邏輯接口。

OneNand既實現(xiàn)NORFlash的高速讀取速度，又保留了NandFlash的大容量數(shù)據(jù)存儲的優(yōu)點。與OneNand對應(yīng)的是之前早就出現(xiàn)的NandFlash和NorFlash。當(dāng)前第69頁\共有102頁\編于星期六\4點OneNandNandNor三種Flash的區(qū)別：應(yīng)用需求NANDOneNANDNOR快速隨機(jī)讀取

√快速順序讀取√√√快速

寫/編程√√

同時擦除多個塊

√

(最大64個塊)√擦除的掛起/恢復(fù)

√√寫回√(錯誤檢測)√

(錯誤檢測與糾正)

鎖/解鎖/緊鎖

√√錯誤糾正外部

(硬件/軟件)內(nèi)置不需要擴(kuò)展性√√

當(dāng)前第70頁\共有102頁\編于星期六\4點OneNAND閃存，由Samsung開發(fā)，支持更快速數(shù)據(jù)吞吐和更高的密度，這兩點是滿足高分辨率攝影、視頻和其他媒體應(yīng)用的兩個主要要求。

OneNAND可看作NOR和NAND技術(shù)的一種混合。從本質(zhì)上來講，一個單獨的OneNAND芯片集成了一個NOR閃存接口，NAND閃存控制器邏輯、一個NAND閃存陣列，以及高達(dá)5KB的緩沖RAM。至于速度，它能以高達(dá)108MB/s的持續(xù)讀數(shù)據(jù)率傳輸。

OneNAND器件有兩種類型：muxed和demuxed。對于muxed型，地址引腳和數(shù)據(jù)引腳結(jié)合在一起，而demuxed型芯片這兩個引腳是分開的。當(dāng)關(guān)注的是減少引腳數(shù)時，選擇muxedOneNAND可能好一些。另外，muxedOneNAND只工作在1.8V，demuxed的密度較低，不到1Gbit，demuxed有1.8V和3.3V兩種選擇。如果muxed或demuxed器件的密度超過1Gbit，則只能選擇1.8V的工作電壓。當(dāng)前第71頁\共有102頁\編于星期六\4點

基于OneNAND的芯片組的主要目標(biāo)將是3G電話。寫速度為17MB/s的這種存儲器能保證對超過HSDPA規(guī)定的連續(xù)數(shù)據(jù)流無線下載。除多媒體手機(jī)設(shè)計外，OneNAND肯定是混合硬盤用非易失性緩沖器一個有價值的選擇。目前，采用60nm工藝技術(shù)的芯片可提供高達(dá)2Gb的存儲容量，并且在今年晚些時候，將可能出現(xiàn)采用50nm工藝技術(shù)容量達(dá)4Gb的芯片。總之，NOR閃存適合代碼存儲，就是說，固件、器件應(yīng)用等，而NAND閃存處理存儲量大的類似于硬盤驅(qū)動的例行工作。OneNAND閃存兩個優(yōu)點都具備，它能勝任代碼和海量數(shù)據(jù)存儲，同時效率更高。當(dāng)前第72頁\共有102頁\編于星期六\4點

三星公司發(fā)布了采用30nm制程技術(shù)制作的8Gb密度OneNAND閃存產(chǎn)品，OneNAND閃存是三星力推的一種新型閃存芯片，這種芯片內(nèi)部集成了SLCNAND閃存，NOR閃存接口界面以及高速SRAM讀寫緩沖，可以融合NAND閃存和NOR閃存的優(yōu)勢。這款新產(chǎn)品的讀取速度可達(dá)70MB/s。這種閃存非常適合智能手機(jī)和消費電子設(shè)備使用。當(dāng)前第73頁\共有102頁\編于星期六\4點4.4存儲卡接口電路設(shè)計當(dāng)前第74頁\共有102頁\編于星期六\4點1．SD卡SD卡（SecureDigitalMemoryCard）是一種基于半導(dǎo)體快閃記憶器的新一代記憶設(shè)備。由日本松下、東芝及美國SanDisk公司于1999年8月共同開發(fā)研制。大小猶如一張郵票的SD記憶卡，卻擁有高記憶容量、快速數(shù)據(jù)傳輸率、極大的移動靈活性以及很好的安全性。

SD卡在24mm×32mm×2.1mm的體積內(nèi)結(jié)合了SanDisk快閃記憶卡控制與MLC（MultilevelCell）技術(shù)、Toshiba（東芝）0.16及0.13的NAND技術(shù)，通過9針的接口界面與專門的驅(qū)動器相連接，不需要額外的電源來保持其記憶的信息。而且它是一體化固體介質(zhì)，沒有任何移動部分，所以不用擔(dān)心機(jī)械運動的損壞。當(dāng)前第75頁\共有102頁\編于星期六\4點2．MiniSD卡MiniSD卡比目前主流的普通SD卡（如DC或DV上使用的SD卡），在外形上更加小巧，重量僅有3克左右，體積只有21.5mm×20mm×1.4mm，比普通SD卡節(jié)省了60%的空間，可以讓數(shù)碼設(shè)備的體積節(jié)約40%空間，就能生產(chǎn)出更小的手機(jī)、DV等數(shù)碼產(chǎn)品。在存儲容量上，MiniSD卡也絲毫不差，從32MB到8GB各種規(guī)格一應(yīng)俱全，甚至幾GB都有。

MiniSD由松下和SanDisk共同開發(fā)，只有普通SD卡37%的大小，但是卻擁有與其一樣的讀寫效能與大容量，并與標(biāo)準(zhǔn)SD卡完全兼容，通過SD轉(zhuǎn)接卡還可當(dāng)作一般SD卡使用。當(dāng)前第76頁\共有102頁\編于星期六\4點3、mircosd卡mircosd卡（也叫TF卡），它同樣和MINISD卡一樣是SD卡衍生出來的產(chǎn)品，同樣可以通過擴(kuò)展槽變回SD卡使用mircoSD卡(原名T-FLASH卡)，11mmx15mmx1mm的體積，只有小姆手指甲般大小，是目前市面上體積最小的手機(jī)閃存卡，兼具嵌入式快閃閃存卡體積小、節(jié)省空間的優(yōu)點，又具備可移除式快閃閃存卡的靈活特性，既為使用者提供超大儲存量，更替制造商節(jié)省空間，完全不影響手機(jī)外型與體積，并附有SD轉(zhuǎn)接卡，兼容于任何SD卡片閱讀機(jī)，使小型電子產(chǎn)品有了無限的設(shè)計和發(fā)展空間。最高傳輸速度可達(dá)12.5MB/秒，引腳數(shù)為：8Pin，容量一般在512MB或以上，主要用于擴(kuò)展MOTOROLA等品牌的手機(jī)的內(nèi)存容量當(dāng)前第77頁\共有102頁\編于星期六\4點4、SDHC卡SDHC是“HighCapacitySDMemoryCard”的縮寫，即“高容量SD存儲卡”。2006年5月SD協(xié)會發(fā)布了最新版的SD2.0的系統(tǒng)規(guī)范，在其中規(guī)定SDHC是符合新的規(guī)范、且容量大于2GB小于等于32GB的SD卡。

SDHC最大的特點就是高容量（2GB-32GB）。另外，SD協(xié)會規(guī)定SDHC必須采用FAT32文件系統(tǒng)，這是因為之前在SD卡中使用的FAT16文件系統(tǒng)所支持的最大容量為2GB，并不能滿足SDHC的要求。作為SD卡的繼任者，SDHC主要特征在于文件各式從以前的FAT12、FAT16提升到了FAT32，而且最高支持32GB。同時傳輸速度被重新定義為Class2(2MB/sec)、Class4(4MB/sec)、Class6(6MB/sec)等級別，高速的SD卡可以支持高分辨視頻錄制的實時存儲。

SDHC卡的外形尺寸32×24×2.1mm(長×寬×高)，與目前的SD卡一樣，著作權(quán)保護(hù)機(jī)能等也和以前相同，但是由于文件系統(tǒng)被變更，以前只支持FAT12/16格式的SD設(shè)備存在不兼容現(xiàn)象，而現(xiàn)在也支持FAT32(SDHC)的機(jī)器，這可以讀取現(xiàn)存的FAT12/16格式的SD卡。當(dāng)前第78頁\共有102頁\編于星期六\4點5、sdxc卡SDXC存儲卡是SD協(xié)會于2009年4月定義的下一代SD存儲卡標(biāo)準(zhǔn)，為滿足大容量存儲媒體的不斷增長的需求，為豐富的存儲應(yīng)用提供更快的數(shù)據(jù)傳輸速率。新SDXC存儲卡標(biāo)準(zhǔn)和提供4GB到32GB容量的SDHC存儲卡標(biāo)準(zhǔn)相比，其所實現(xiàn)的容量可超越32GB，最大可達(dá)2TB（TB：terabyte，萬億字節(jié)，1TB=1024GB）。

SDXC不但擁有超大的容量，而且其數(shù)據(jù)傳輸速度也不俗，據(jù)介紹，其最大的傳輸速度預(yù)期能夠達(dá)到300MB/s。擁有超大容量的存儲卡，那么以后用NDS燒錄卡或者是用記憶棒馬甲再或者其他方面的朋友就可隨意往里面丟任何東西了，不過其數(shù)據(jù)安全性能如何暫時未清楚。當(dāng)前第79頁\共有102頁\編于星期六\4點6、sdxc二代卡

和第一代SDXC標(biāo)準(zhǔn)一樣，SD4.0規(guī)范中的容量上限仍為2TB，支持FAT、FAT32和exFAT文件系統(tǒng)。新版本主要在速度上進(jìn)行改善，應(yīng)用LVDS低壓差分信號傳輸技術(shù)，將讀寫速度上限從之前的104MB/s，提升到300MB/s，真正達(dá)到SDXC當(dāng)時宣布的理論極限。為實現(xiàn)這一目的，SD4.0將對卡片結(jié)構(gòu)進(jìn)行較大規(guī)模的改動，增加接口金手指數(shù)量，變并行傳輸為串行傳輸，并支持128bit加密。當(dāng)然，保持向下兼容性仍是SD卡協(xié)會的主要關(guān)注點，新增的接口針腳并不會影響SD4.0和舊版SD/SDHC/SDXC卡、讀卡器的兼容性。除了在數(shù)碼設(shè)備中應(yīng)用外，SD協(xié)會還有更高的目標(biāo)。在升級到4.0版本后，SD標(biāo)準(zhǔn)有望直接成為手機(jī)等掌上設(shè)備的內(nèi)部數(shù)據(jù)傳輸總線，這也是他們急于引入串行傳輸，提升速度的主要考慮。當(dāng)前第80頁\共有102頁\編于星期六\4點SD卡結(jié)構(gòu)1、SD卡引腳定義SD卡一般有兩種模式，一種是SD模式，另一種是SPI模式。SDIO接口由4個數(shù)據(jù)信號(DAT0-3)、1個時鐘信號(CLK)和1個指令信號(CMD)組成，數(shù)據(jù)和指令信號是雙向的，而時鐘信號則是單向的。通常，存儲卡連接器上還有機(jī)械寫保護(hù)(WP)和存儲卡檢測(CD)開關(guān)，而這些WP信號和CD信號會被返回處理器以實施一些控制功能，如為板上的某些部位上電。為避免數(shù)據(jù)信號和指令行的浮動，必須在VDD前安裝上拉電阻器。當(dāng)前第81頁\共有102頁\編于星期六\4點存儲卡接口電路設(shè)計當(dāng)前第82頁\共有102頁\編于星期六\4點SD卡的DAT0~DAT3、CLK(時鐘線)和CMD(命令線)分別連接到S3C2440A的GPE7~GPE10、GPE5和GPE4引腳。SD卡支持單線和4線讀/寫，前者通過DAT0進(jìn)行數(shù)據(jù)串行傳輸，DAT1作為中斷口，最高傳輸速率25Mbps；后者通過DAT0~DAT3分別進(jìn)行串行數(shù)據(jù)傳輸，最高傳輸速率100Mbps。當(dāng)前第83頁\共有102頁\編于星期六\4點當(dāng)前第84頁\共有102頁\編于星期六\4點S：電源供電，I：輸入O：輸出I/O：雙向PP：I/O使用推挽驅(qū)動

當(dāng)前第85頁\共有102頁\編于星期六\4點當(dāng)前第86頁\共有102頁\編于星期六\4點CLK：每個時鐘周期傳輸一個命令或數(shù)據(jù)位。頻率可在0～25MHz之間變化。SD卡的總線管理器可以不受任何限制的自由產(chǎn)生0～25MHz的頻率。

CMD：命令從該CMD線上串行傳輸。一個命令是一次主機(jī)到從卡操作的開始。命令可以以單機(jī)尋址（尋址命令）或呼叫所有卡（廣播命令）方式發(fā)送。回復(fù)從該CMD線上串行傳輸。一個命令是對之前命令的回答?；貜?fù)可以來自單機(jī)或所有卡。

DAT0～3：數(shù)據(jù)可以從卡傳向主機(jī)或副versa。數(shù)據(jù)通過數(shù)據(jù)線傳輸。當(dāng)前第87頁\共有102頁\編于星期六\4點3.4鐵電存儲器（F-RAM）電路設(shè)計

鐵電存儲技術(shù)早在1921年提出，直到1993年美國Ramtron國際公司成功開發(fā)出第一個4k位的鐵電存儲器F-RAM產(chǎn)品。隨著F-RAM技術(shù)的不斷發(fā)展，從早期的2T/2C，到1T/1C存儲結(jié)構(gòu)，再到現(xiàn)在采用創(chuàng)新的COP（Capacitor-Over-Plug）技術(shù)的130nm工藝，克服了存儲密度的限制，推出了最小的商用F-RAM單元（僅0.71mm2）的4MBF-RAM存儲器。當(dāng)前第88頁\共有102頁\編于星期六\4點

鐵電融合了RAM和ROM的技術(shù)和功能，在這兩類存儲類型間搭起了一座跨越溝壑的橋梁——一種真正非易失性的RAM。F-RAM的存儲單元主要由電容（不是普通電容，而是指在它的兩個電極板中間沉淀的一層晶態(tài)的鐵電晶體薄膜）和場