數(shù)字電子技術基礎總復習要點

數(shù)字電子技術基礎總復習要點數(shù)字電子技術基礎總復習要點/NUMPAGES11數(shù)字電子技術基礎總復習要點數(shù)字電子技術基礎總復習要點數(shù)字電子技術基礎總復習要點

填空題

第一章

1、變化規(guī)律在時間上和數(shù)量上都是離散是信號稱為數(shù)字信號。2、變化規(guī)律在時間或數(shù)值上是連續(xù)的信號稱為模擬信號。

不同數(shù)制間的轉(zhuǎn)換。

反碼、補碼的運算。

5、8421碼中每一位的權是固定不變的，它屬于恒權代碼。

6、格雷碼的最大優(yōu)點就在于它相鄰兩個代碼之間只有一位發(fā)生變化。第二章

1、

邏輯代數(shù)的基本運算有與、或、非三種。

2、

只有決定事物結果的全部條件同時具備時，結果才發(fā)生。這種因果關系稱為邏輯與，或稱邏輯相乘。

3、

在決定事物結果的諸條件中只要有任何一個滿足，結果就會發(fā)生。這種因果關系稱為邏輯或，也稱邏輯相加。

4、

只要條件具備了，結果便不會發(fā)生；而條件不具備時，結果一定發(fā)生。這種因果關系稱為邏輯非，也稱邏輯求反。

5、

邏輯代數(shù)的基本運算有重疊律、互補律、結合律、分配律、反演律、還原律等。舉例說明。

6、

對偶表達式的書寫。

7、

邏輯該函數(shù)的表示方法有：真值表、邏輯函數(shù)式、邏輯圖、波形圖、卡諾圖、硬件描述語言等。

8、

在n變量邏輯函數(shù)中，若m為包含n個因子的乘積項，而且這n個變量均以原變量或反變量的形式在m中出現(xiàn)一次，則稱m為該組變量的最小項。

9、

n變量的最小項應有2n個。

10、

最小項的重要性質(zhì)有：①在輸入變量的任何取值下必有一個最小項，而且僅有一個最小項的值為1；②全體最小項之和為1；③任意兩個最小項的乘積為0；④具有相鄰性的兩個最小項之和可以合并成一項并消去一對因子。

11、

若兩個最小項只有一個因子不同，則稱這兩個最小項具有相鄰性。

12、

邏輯函數(shù)形式之間的變換。（與或式—與非式—或非式--與或非式等）13、

化簡邏輯函數(shù)常用的方法有：公式化簡法、卡諾圖化簡法、Q-M法等。

14、

公式化簡法經(jīng)常使用的方法有：并項法、吸收法、消項法、消因子法、配項法等。

15、

卡諾圖化簡法的步驟有：①將函數(shù)化為最小項之和的形式；②畫出表示該邏輯函數(shù)的卡諾圖；③找出可以合并的最小項；④選取化簡后的乘積項。

16、

卡諾圖法化簡邏輯函數(shù)選取化簡后的乘積項的選取原則是：①乘積項應包含函數(shù)式中所有的最小項；②所用的乘積項數(shù)目最少；③每個乘積項包含的因子最少。

第三章

1、

用以實現(xiàn)基本邏輯運算和復合邏輯運算的單元電路稱為門電路。

2、

CMOS電路在使用時應注意以下幾點：①輸入電路要采用靜電防護；②輸入電路要采取過流保護；③電路鎖定效應的防護。

3、

COMS電路的靜電防護應注意以下幾點：①采用金屬屏蔽層包裝；②無靜電操作；③不用的輸入端不能懸空。

4、

CMOS電路的輸入電路過流保護措施有：①信號源內(nèi)阻太低時，在輸入端與信號源之間串接保護電阻；②輸入端接有大電容時，在輸入端與電容之間接入保護電阻；③輸入端接長線時，在門電路的輸入端接入保護電阻。

5、

目前，應用最廣泛的集成門電路有CMOS和TTL兩大類。

6、

集成門電路的外特性包含兩個內(nèi)容：①邏輯功能，即輸入輸出之間的邏輯關系；②外部的電氣特性，包括電壓傳輸特性、輸入特性、輸出特性和動態(tài)特性等。

第四章

1、

根據(jù)邏輯功能的不同特點，可以將數(shù)字電路分成兩大類，一類稱為組合邏輯電路，另一類稱為時序邏輯電路。

2、

組合邏輯電路在邏輯功能上的共同特點是：任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關。

3、

組合邏輯電路在電路結構上的特點是：只包含門電路，而沒有存儲（記憶）單元。

4、

組合邏輯電路的分析步驟為：①根據(jù)邏輯圖，逐級寫出輸入輸入關系的邏輯函數(shù)表達式；②利用公式法或卡諾圖法化簡邏輯函數(shù)；③將邏輯函數(shù)式轉(zhuǎn)換為真值表的形式；④判明邏輯電路的邏輯功能。

5、

設計組合邏輯電路，就是根據(jù)給定的實際邏輯問題，求出實現(xiàn)這一邏輯功能的最簡邏輯電路。所謂最簡就是指：電路所用的器件數(shù)最少、器件的種類最少、而且器件間的連線也最少。

6、

組合邏輯電路的設計步驟為：①進行邏輯抽象，列真值表；②將真值表轉(zhuǎn)換為邏輯函數(shù)表達式，并加以化簡；③選定器件類型；④將邏輯函數(shù)變換為適當?shù)男问?；⑤畫邏輯電路圖；⑥工藝設計。

7、

常用的組合邏輯電路包括編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器、函數(shù)發(fā)生器、奇偶校驗器、奇偶發(fā)生器等

8、

門電路的兩個輸入信號同時向相反的邏輯電平跳變的現(xiàn)象稱為競爭。有競爭現(xiàn)象時不一定都會產(chǎn)生尖峰脈沖。

9、

由于競爭而在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象就稱為競爭-冒險。

10、

消除競爭-冒險現(xiàn)象的方法有：接入濾波電容、引入選通脈沖、修改邏輯設計。

第五章

1、

能夠存儲1位二值信號的基本單元電路統(tǒng)稱為觸發(fā)器。

2、

觸發(fā)器必須具備以下兩個基本特點：①具有兩個能自行保持的穩(wěn)定狀態(tài)；②在觸發(fā)信號的操作下，根據(jù)不同的輸入信號可以置1或0狀態(tài)。

3、

由于電路結構形式的不同，觸發(fā)信號的觸發(fā)方式分為：電平觸發(fā)、脈沖觸發(fā)、邊沿觸發(fā)三種。

4、

根據(jù)觸發(fā)器邏輯功能的不同，觸發(fā)器分為：SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器等。

5、

電平觸發(fā)方式的特點是：①只有當CLK變?yōu)橛行щ娖綍r，觸發(fā)器才能接受輸入信號，并按照輸入信號將觸發(fā)器的輸出置成相應的狀態(tài)；②在CLK=1的全部時間里，S和R狀態(tài)的變化都可能引起輸出狀態(tài)的改變。

6、

脈沖觸發(fā)方式的特點是：①觸發(fā)器的翻轉(zhuǎn)分兩步動作。第一步，在CLK=1期間主觸發(fā)器接收輸入信號，從觸發(fā)器不動；第二步，CLK邊沿到來時從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)；②在CLK=1的全部時間里輸入信號都將對主觸發(fā)器起控制作用。

7、

SR觸發(fā)器的特性表為：（00維持、01置0、10置1、11不定）。

8、

SR觸發(fā)器的特性方程為：Q*=S+R’Q,SR=0

9、

SR觸發(fā)器的狀態(tài)轉(zhuǎn)換圖為：

10、

JK觸發(fā)器的特性表為：（00維持、01置0、10置1、11翻轉(zhuǎn)）。

11、

JK觸發(fā)器的特性方程為：Q*=JQ’+K’Q。

12、

JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖為：

13、

T觸發(fā)器的特性表為：（0維持、1翻轉(zhuǎn)）。

14、

T觸發(fā)器的特性方程為：Q*=TQ’+T’Q。

15、

T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖為：

16、

D觸發(fā)器的特性表為：（0置0、1置1）。

17、

D觸發(fā)器的特性方程為：Q*=D。

18、

D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖為：

第六章1、

任一時刻的輸出信號不僅取決于當時的輸入信號，而且還取決于電路原來的狀態(tài)。具備這種邏輯功能特點的電路稱為時序邏輯電路。

2、

時序電路在電路結構上有兩個顯著的特點：第一，時序電路通常包含組合電路和存儲電路兩個組成部分，而存儲電路是必不可少的；第二，存儲電路的輸出狀態(tài)必須反饋到組合電路的輸入端，與輸入信號一起，共同決定組合邏輯電路的輸出。

3、

時序電路中有分同步時序電路和異步時序電路。在同步時序電路中，所有觸發(fā)器狀態(tài)的變化都是在同一時鐘信號操作下同時發(fā)生的。而在異步時序電路中，觸發(fā)器狀態(tài)的變化不是同時發(fā)生的。

4、

時序電路的邏輯功能可以用輸出方程、驅(qū)動方程和狀態(tài)方程全面描述。

5、

分析同步時序電路一般按如下步驟進行：①從給定的邏輯圖中寫出每個觸發(fā)器的驅(qū)動方程；②將得到的這些驅(qū)動方程代入相應觸發(fā)器的特性方程，得出每個觸發(fā)器的狀態(tài)方程，從而得到，由這些狀態(tài)方程組成的整個時序電路的狀態(tài)方程組；③根據(jù)邏輯圖寫出電路的輸出方程。

1、有關模電、數(shù)電中重點知識和常識的內(nèi)容。如：采樣定律（經(jīng)常問的）、鎖相環(huán)的原理、收音機電視機的工作原理、七層網(wǎng)絡協(xié)議（很少問）。這些是特殊的，大部分都是基礎內(nèi)容。還有，最好熟悉MOS管的工藝流程。2、有關器件的內(nèi)容（看半導體器件物理，主要是MOS管部分，最好有點理解深度）如：閾值電壓及其有關的因素、各種晶體管的工作區(qū)域、等比例縮小理論、MOS器件中的幾種效應（襯底偏置效應、溝道調(diào)制效應等內(nèi)容）3、有兩個反相器串聯(lián)，在中間點上的電容主要是什么？主要是負載的柵極電容和驅(qū)動管的漏襯電容，也就是漏極和襯底所形成的PN結的勢壘電容。4、鎖相環(huán)的原理：可參看高頻或咱學的那本模電。這個老師問我的特別多。有個老師還問既然鎖相環(huán)輸出的頻率追蹤輸入的頻率，頻率既然沒變，那鎖相環(huán)的作用是什么，為什么要加一級鎖相環(huán)。這個我也不會，老師也沒跟我說，你可以問一問咱院的老師。1、半導體器件為什么要越做越??？會引起電容小，速度快；集成度高；功耗小。2、器件小到一定程度的時候為什么不能再小了？為什么會有一個物理上的極限？這個我不會。咱向老師說是由于二級效應的存在。關于二級效應可參看半導體器件那本書上關于MOS管的那一章。3、掩模板為什么小到一定程度的時候不能再小