第十章 半導(dǎo)體存儲(chǔ)器

第十章半導(dǎo)體存儲(chǔ)器第1頁，共53頁，2023年，2月20日，星期三本章目標(biāo)：通過對(duì)本章的學(xué)習(xí)，讀者可以具備下述能力：

1．了解半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)、工作原理和用途

2．了解順序存儲(chǔ)器的結(jié)構(gòu)和工作原理

3．掌握只讀存儲(chǔ)器的類型、工作原理和特點(diǎn)

4．掌握隨機(jī)存儲(chǔ)器的類型、工作原理和應(yīng)用

5．掌握用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)第2頁，共53頁，2023年，2月20日，星期三10.1

概述

主要要求：

了解半導(dǎo)體存儲(chǔ)器的作用、類型與特點(diǎn)。第3頁，共53頁，2023年，2月20日，星期三存儲(chǔ)器的存儲(chǔ)媒介有多種，應(yīng)用范圍也非常廣泛。軟磁盤磁帶硬盤內(nèi)存條光盤優(yōu)盤數(shù)碼相機(jī)用SM卡第4頁，共53頁，2023年，2月20日，星期三一、半導(dǎo)體存儲(chǔ)器的作用

存放二值數(shù)據(jù)二、半導(dǎo)體存儲(chǔ)器的分類１．按制造工藝分類：雙極型：工作速度快、功耗大、價(jià)格較高。

MOS型：集成度高、功耗小、工藝簡(jiǎn)單、價(jià)格低。10.1.1半導(dǎo)體存儲(chǔ)器的特點(diǎn)與應(yīng)用第5頁，共53頁，2023年，2月20日，星期三例如計(jì)算機(jī)中的自檢程序、初始化程序便是固化在ROM中的。計(jì)算機(jī)接通電源后，首先運(yùn)行它，對(duì)計(jì)算機(jī)硬件系統(tǒng)進(jìn)行自檢和初始化，自檢通過后，裝入操作系統(tǒng)，計(jì)算機(jī)才能正常工作。只讀存儲(chǔ)器(ROM，

即Read-OnlyMemory)隨機(jī)存取存儲(chǔ)器(RAM，

即RandomAccessMemory)

RAM既能讀出信息又能寫入信息。它用于存放需經(jīng)常改變的信息，斷電后其數(shù)據(jù)將丟失。常用于存放臨時(shí)性數(shù)據(jù)或中間結(jié)果。例如計(jì)算機(jī)內(nèi)存就是RAM

ROM

在工作時(shí)只能讀出信息而不能寫入信息。它用于存放固定不變的信息，斷電后其數(shù)據(jù)不會(huì)丟失。常用于存放程序、常數(shù)、表格等。

2、按存取方式不同，半導(dǎo)體存儲(chǔ)器可分成只讀存儲(chǔ)器ROM、隨機(jī)存取存儲(chǔ)器RAM和順序存取存儲(chǔ)器SAM。第6頁，共53頁，2023年，2月20日，星期三2.存儲(chǔ)容量及其表示用“M”表示“1024K”，即1M=1024K=210K=220。1.存儲(chǔ)容量及其表示

指存儲(chǔ)器中存儲(chǔ)單元的數(shù)量例如，一個(gè)328的ROM，表示它有32個(gè)字，

字長(zhǎng)為8位，存儲(chǔ)容量是328=256。

對(duì)于大容量的ROM

常用“K”表示“1024”，即1K=1024=210

；例如，一個(gè)64K8的ROM，表示它有64K個(gè)字，

字長(zhǎng)為8位，存儲(chǔ)容量是64K8=512K。

一般用“字?jǐn)?shù)字長(zhǎng)(即位數(shù))”表示10.1.2半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)2.存取時(shí)間和存取周期存儲(chǔ)器的一次操作(讀或?qū)?所需要的時(shí)間。稱存儲(chǔ)器存取訪問時(shí)間。第7頁，共53頁，2023年，2月20日，星期三了解順序存取存儲(chǔ)器(SAM)的作用了解順序存取存儲(chǔ)器的電路結(jié)構(gòu)和組成10.2順序存取存儲(chǔ)器（SAM）主要要求：

第8頁，共53頁，2023年，2月20日，星期三10.2.1先入先出的順序存取存儲(chǔ)器

控制電路為一個(gè)二選一數(shù)據(jù)選擇器，移位寄存器的輸出通過數(shù)據(jù)選擇器反饋到輸入端，構(gòu)成循環(huán)移位寄存器，它有寫入和讀出兩種工作方式。

時(shí)鐘信號(hào)CP的周期為TC，則存儲(chǔ)深度為N的SAM完成一次讀寫需要的時(shí)間為T=NTC。寫操作：數(shù)據(jù)從DI端逐位輸入，從D0端輸出

讀操作：數(shù)據(jù)從D0輸出，同時(shí)數(shù)據(jù)返回到移位寄存器的輸入端，實(shí)現(xiàn)存儲(chǔ)數(shù)據(jù)的循環(huán)移位。

第9頁，共53頁，2023年，2月20日，星期三10.2.2先入后出的順序存取存儲(chǔ)器讀操作：移存器執(zhí)行右移操作，存于各移存器最右端的數(shù)據(jù)最先由I/O端讀出。移存器執(zhí)行左移操作，由I/O端最先送入的數(shù)據(jù)存于各移存器的最右端。寫操作：第10頁，共53頁，2023年，2月20日，星期三主要要求：

了解ROM的類型和結(jié)構(gòu)，理解其工作原理。了解集成EPROM的使用。理解字、位、存儲(chǔ)容量等概念。10.3

只讀存儲(chǔ)器第11頁，共53頁，2023年，2月20日，星期三按數(shù)據(jù)寫入方式不同分掩模ROM可編程ROM(ProgrammableROM，簡(jiǎn)稱PROM)可擦除PROM(ErasablePROM，簡(jiǎn)稱EPROM)

電可擦除EPROM(ElectricallyEPROM，簡(jiǎn)稱E2PROM)10.3.1

ROM的類型及其特點(diǎn)

寫入的數(shù)據(jù)可電擦除，用戶可以多次改寫存儲(chǔ)的數(shù)據(jù)。使用方便。其存儲(chǔ)數(shù)據(jù)在制造時(shí)確定，用戶不能改變。用于批量大的產(chǎn)品。其存儲(chǔ)數(shù)據(jù)由用戶寫入。但只能寫一次。寫入的數(shù)據(jù)可用紫外線擦除，用戶可以多次改寫存儲(chǔ)的數(shù)據(jù)。第12頁，共53頁，2023年，2月20日，星期三10.3.2

ROM的結(jié)構(gòu)和工作原理

(一)

存儲(chǔ)矩陣由存儲(chǔ)單元按字(Word)和位(Bit)構(gòu)成的距陣

由存儲(chǔ)距陣、地址譯碼器(和輸出電路)組成第13頁，共53頁，2023年，2月20日，星期三存儲(chǔ)矩陣輸出電路EN1111D3RY3Y2Y1Y0W0A0A1地址譯碼器位線W1W2W3RRREND2D1D0(a)電路圖

4×4位二極管固定ROM字線芯片在制造時(shí)就把需要存儲(chǔ)的內(nèi)容用電路結(jié)構(gòu)固定下來，使用時(shí)無法再改變。二極管固定ROM字線和位線的交叉處代表一個(gè)存儲(chǔ)單元，有二極管表示存1，否則表示存0。A1

A0D3D2D1D00000000100011011101111114×4位ROM數(shù)據(jù)表第14頁，共53頁，2023年，2月20日，星期三44存儲(chǔ)矩陣結(jié)構(gòu)示意圖

W3W2W1W0D3D2D1D0字線位線字線與位線的交叉點(diǎn)即為存儲(chǔ)單元。每個(gè)存儲(chǔ)單元可以存儲(chǔ)1位二進(jìn)制數(shù)。交叉處的圓點(diǎn)“”表示存儲(chǔ)“1”；交叉處無圓點(diǎn)表示存儲(chǔ)“0”。當(dāng)某字線被選中時(shí)，相應(yīng)存儲(chǔ)單元數(shù)據(jù)從位線D3~D0

輸出。

1

0

1

11

0

1

1從位線輸出的每組二進(jìn)制代碼稱為一個(gè)字。一個(gè)字中含有的存儲(chǔ)單元數(shù)稱為字長(zhǎng)，即字長(zhǎng)=位數(shù)。W31.存儲(chǔ)矩陣的結(jié)構(gòu)與工作原理

第15頁，共53頁，2023年，2月20日，星期三3.存儲(chǔ)單元結(jié)構(gòu)2.存儲(chǔ)單元結(jié)構(gòu)

(1)

固定ROM的存儲(chǔ)單元結(jié)構(gòu)

二極管ROM

TTL-ROM

MOS-ROM

Wi

Dj

Wi

Dj

VCC

Wi

Dj

+VDD

1接半導(dǎo)體管后成為儲(chǔ)1單元；若不接半導(dǎo)體管，則為儲(chǔ)0單元。第16頁，共53頁，2023年，2月20日，星期三(2)PROM的存儲(chǔ)單元結(jié)構(gòu)

PROM出廠時(shí)，全部熔絲都連通，存儲(chǔ)單元的內(nèi)容為

全1(或全0)。用戶可借助編程工具將某些單元改寫為0

(或1),這只要將需儲(chǔ)0(或1)單元的熔絲燒斷即可。熔絲燒斷后不可恢復(fù)，因此PROM只能一次編程。

二極管ROM

TTL-ROM

MOS-ROM

Wi

Dj

Wi

Dj

VCC

Wi

Dj

+VDD

1熔絲熔絲熔絲第17頁，共53頁，2023年，2月20日，星期三(3)

可擦除PROM的存儲(chǔ)單元結(jié)構(gòu)

EPROM利用編程器寫入數(shù)據(jù)，用紫外線擦除數(shù)據(jù)。其集成芯片上有一個(gè)石英窗口供紫外線擦除之用。芯片寫入數(shù)據(jù)后，必須用不透光膠紙將石英窗口密封，以免破壞芯片內(nèi)信息。

E2PROM可以電擦除數(shù)據(jù)，并且能擦除與寫入一次完成，性能更優(yōu)越。用一個(gè)特殊的浮柵MOS管替代熔絲。構(gòu)成EPROM和EEPROM3～4μmN+N+SiO2P型硅襯底SGD控制柵

(多晶硅)浮柵

(多晶硅)構(gòu)成EPROM存儲(chǔ)單元的疊層?xùn)臡OS管剖面示意圖SiO2PS1G1D1擦寫柵

(多晶硅)浮柵

(多晶硅)構(gòu)成EEPROM存儲(chǔ)單元的浮置柵型場(chǎng)效應(yīng)管示意圖

N+N+SiO2極薄層G1D1S10+21V(a)剖面示意圖(b)浮柵俘獲電子示意圖第18頁，共53頁，2023年，2月20日，星期三剛才介紹了ROM中的存儲(chǔ)距陣，下面將學(xué)習(xí)ROM中的地址譯碼器。(二)地址譯碼器

(二)

地址譯碼器從ROM中讀出哪個(gè)字由地址碼決定。地址譯碼器的作用是：根據(jù)輸入地址碼選中相應(yīng)的字線，使該字內(nèi)容通過位線輸出。例如，某ROM有4位地址碼，則可選擇24=16個(gè)字。

設(shè)輸入地址碼為1010，則字線W10

被選中，該

字內(nèi)容通過位線輸出。存儲(chǔ)矩陣中存儲(chǔ)單元的編址方式單譯碼編址方式雙譯碼編址方式適用于小容量存儲(chǔ)器。適用于大容量存儲(chǔ)器。第19頁，共53頁，2023年，2月20日，星期三

又稱單譯碼編址方式或單地址尋址方式D1≈D7≈地址譯碼器0,01,031,031,10,11,1A0A1A431,70,71,7W0W1W31D0≈…………單地址譯碼方式328存儲(chǔ)器的結(jié)構(gòu)圖1.單地址譯碼方式一個(gè)n

位地址碼的ROM有2n

個(gè)字，對(duì)應(yīng)2n

根字線，選中字線Wi

就選中了該字的所有位。

328存儲(chǔ)矩陣排成32行8列，每一行對(duì)應(yīng)一個(gè)字，每一列對(duì)應(yīng)32個(gè)字的同一位。32個(gè)字需要5根地址輸入線。當(dāng)A4~A0

給出一個(gè)地址信號(hào)時(shí)，便可選中相應(yīng)字的所有存儲(chǔ)單元。例如，當(dāng)A4~A0=00000時(shí)，選中字線W0，可將(0，0)~(0，7)

這8個(gè)基本存儲(chǔ)單元的內(nèi)容同時(shí)讀出。

基本單元為存儲(chǔ)單元第20頁，共53頁，2023年，2月20日，星期三A5≈A7≈行地址譯碼器W0W1W15W31W16W17A0A1A3W255W240W241X0X1X15A4≈………雙地址譯碼方式256字存儲(chǔ)器的結(jié)構(gòu)圖A2列

地

址

譯

碼

器A6Y1Y15Y0又稱雙譯碼編址方式或雙地址尋址方式地址碼分成行地址碼和列地址碼兩組2.雙地址譯碼方式基本單元

為字單元例如當(dāng)

A7~A0=00001111時(shí)，X15

和Y0

地址線均

為高電平，字W15被選中，其存儲(chǔ)內(nèi)容被讀出。若采用單地址譯碼方式，則需256根內(nèi)部地址線。

256字存儲(chǔ)器需要8根地址線，分為A7~A4

和A3~A0兩組。A3~A0

送入行地址譯碼器，產(chǎn)生16根行地址線(Xi)；A7~A4送入列地址譯碼器，產(chǎn)生16根列地址線(Yi)。存儲(chǔ)矩陣中的某個(gè)字能否被選中，由行、列地址線共同決定。第21頁，共53頁，2023年，2月20日，星期三10.3.3

、集成

EPROM舉例

27系列EPROM是最常用的EPROM，型號(hào)從2716、2732、2764一直到27C040。存儲(chǔ)容量分別為2K8、4K8一直到512K8。下面以Intel2716為例，介紹其功能及使用方法。第22頁，共53頁，2023年，2月20日，星期三VCCIntel2716A8A9VPPOEA10CSD7D6D5D4D3A7A6A5A4A3A2A1A0D0D1D2GND123456789101112242322212019181716151413

A10~A0

為地址碼輸入端。

D7~D0

為數(shù)據(jù)線，工作時(shí)為數(shù)據(jù)輸出端，編程時(shí)為寫入數(shù)據(jù)輸入端。

VCC

和GND：+5V工作電源和地。

VPP

為編程高電平輸入端。編程時(shí)加+25V

電壓，工作時(shí)加+5V

電壓。

(一)

引腳圖及其功能

CS

有兩種功能：

(1)工作時(shí)為片選使能端，低電

平有效。CS=0時(shí)，芯片被

選中，處于工作狀態(tài)。

(2)編程時(shí)為編程脈沖輸入端。

OE為允許數(shù)據(jù)輸出端，低電平有效。OE=0時(shí)，允許讀出數(shù)據(jù)；OE=1時(shí)，不能讀出數(shù)據(jù)。存儲(chǔ)容量為2K字

第23頁，共53頁，2023年，2月20日，星期三

(二)由CS、OE

和VPP

的不同狀態(tài)，確定

2716的下列5種工作方式(1)讀方式：當(dāng)CS=0、OE=0，并有地址碼輸入時(shí)，

從D7~D0

讀出該地址單元的數(shù)據(jù)。(2)維持方式：當(dāng)CS=1

時(shí)，數(shù)據(jù)輸出端D7~D0

呈高阻隔離態(tài)，此時(shí)芯片處于維持狀態(tài)，電源電流下降到維持電流27mA以下。第24頁，共53頁，2023年，2月20日，星期三(3)編程方式：OE=1，在VPP

加入25V

編程電壓，在地址線上輸入單元地址，數(shù)據(jù)線上輸入要寫入的數(shù)據(jù)后，在CS

端送入50ms寬的編程正脈沖，數(shù)據(jù)就被寫入到由地址碼確定的存儲(chǔ)單元中。(4)

編程禁止：在編程方式下，如果CS

端不送入編程正脈沖，而保持低電平，則芯片不能被編程，此時(shí)為編程禁止方式，數(shù)據(jù)端為高阻隔離態(tài)。(5)

編程檢驗(yàn)：當(dāng)VPP=+25V，CS

和OE

均為有效電平時(shí)，送入地址碼，可以讀出相應(yīng)存儲(chǔ)單元中的數(shù)據(jù)，以便檢驗(yàn)。第25頁，共53頁，2023年，2月20日，星期三下面將根據(jù)二極管

ROM的結(jié)構(gòu)圖加以說明

(已編程二極管

PROM的結(jié)構(gòu)與之同理)

：

10.3.4用PROM實(shí)現(xiàn)組合邏輯函數(shù)1.為什么用PROM能實(shí)現(xiàn)組合邏輯函數(shù)？

D3D2D1D04×4二極管ROM結(jié)構(gòu)圖

地址譯碼器A1A0地址碼

輸入字線信號(hào)位線輸出信號(hào)D3D2D1D044二極管ROM結(jié)構(gòu)圖

地址譯碼器A1A0地址碼

輸入字線信號(hào)位線輸出信號(hào)

地址譯碼器能譯出地址碼的全部最小項(xiàng)

圖中當(dāng)A1A0=11時(shí)，只有W3=1，而W0、W1、W2=0，

即譯出最小項(xiàng)m3；

當(dāng)A1A0=10時(shí)，只有W2=1，而W0、W1、W3=0，

即譯出最小項(xiàng)m2；其余類推。存儲(chǔ)矩陣構(gòu)成或門陣列

圖中

D3=m3+m2+m0D2=m2+m1

D1=m3+m0

D0=m3+m2

由于PROM的地址譯碼器能譯出地址碼的全部最小項(xiàng)，而PROM的存儲(chǔ)矩陣構(gòu)成了可編程或門陣列，因此，通過編程可從PROM的位線輸出端得到任意標(biāo)準(zhǔn)與-

或式。由于所有組合邏輯函數(shù)均可用標(biāo)準(zhǔn)與-

或式表示，故理論上可用PROM實(shí)現(xiàn)任意組合邏輯函數(shù)。

1.為什么用PROM能實(shí)現(xiàn)組合邏輯函數(shù)？

10.3.4用PROM實(shí)現(xiàn)組合邏輯函數(shù)第26頁，共53頁，2023年，2月20日，星期三為了便于用PROM實(shí)現(xiàn)組合邏輯函數(shù)，首先需要理解PROM結(jié)構(gòu)的習(xí)慣畫法。2.PROM結(jié)構(gòu)的習(xí)慣畫法AB與門和或門的習(xí)慣畫法CY&ABCY≥1ABCY&ABCY≥1第27頁，共53頁，2023年，2月20日，星期三A1A0地址譯碼器(為與陣列)D3D2D1D0W3W2W1W0&A1A0=m3A1A0=m2A1A0=m1A1A0=m01存儲(chǔ)矩陣(為或陣列)1&&&A1地址譯碼器(為與陣列)W3W2W1W0D3=m3+m2+m0D3=m2+m1D3=m3+m0D3=m3+m2

&1&&&1A0

m3

m2

m1

m0≥1≥1≥1≥1存儲(chǔ)矩陣(為或陣列)

PROM結(jié)構(gòu)的習(xí)慣畫法第28頁，共53頁，2023年，2月20日，星期三3.怎樣用PROM實(shí)現(xiàn)組合邏輯函數(shù)？[例]

試用PROM實(shí)現(xiàn)下列邏輯函數(shù)解：(1)

將函數(shù)化為標(biāo)準(zhǔn)與-

或式(2)

確定存儲(chǔ)單元內(nèi)容由函數(shù)Y1、Y2

的標(biāo)準(zhǔn)與-

或式知：與Y1

相應(yīng)的存儲(chǔ)單元中，字線W1、W4、W5、W6

對(duì)應(yīng)的存儲(chǔ)單元應(yīng)為1；對(duì)應(yīng)m1、m4、m5、m6與Y2

相應(yīng)的存儲(chǔ)單元中，字線W3、W5、W6、W7

對(duì)應(yīng)的存儲(chǔ)單元應(yīng)為1。第29頁，共53頁，2023年，2月20日，星期三(3)

畫出用PROM實(shí)現(xiàn)的邏輯圖A1≥1B1C1&&&&&&&&≥1m0m1m2m3m4m5m6m7地址譯碼器Y1Y2第30頁，共53頁，2023年，2月20日，星期三例用PROM構(gòu)成一個(gè)碼型轉(zhuǎn)換器，將4位二進(jìn)制碼B3B2B1B0轉(zhuǎn)換成循環(huán)碼G3G2G1G0。二進(jìn)制碼轉(zhuǎn)換為循環(huán)碼的真值表0001W1511111001W1401111101W1310110101W1200110111W1111011111W1001011011W910010011W800010010W711101010W601101110W510100110W400100100W311001100W201001000W110000000W00000G0G1G2G3WiB0B1B2B3第31頁，共53頁，2023年，2月20日，星期三用PROM實(shí)現(xiàn)二進(jìn)制碼到循環(huán)碼的轉(zhuǎn)換11&≥1A3A2W0W1W2W3G3G2G1G0(a)未編程的16×4位PROM11A1A0●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●Y3Y2Y1Y0W4W5W6W7W8W9W10W11W12W13W14W15××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××≥1≥1≥1(b)編程后的或陣列≥1W0W1W2W3G3G2G1G0Y3Y2Y1Y0W4W5W6W7W8W9W10W11W12W13W14W15××××××××××××××××××××××××××××××××≥1≥1≥1第32頁，共53頁，2023年，2月20日，星期三10.4快閃存儲(chǔ)器快閃存儲(chǔ)器(FlashMemory)，簡(jiǎn)稱閃存。它具有EPROM的結(jié)構(gòu)簡(jiǎn)單、編程可靠的優(yōu)點(diǎn)，同時(shí)又具有E2PROM的在電路中電擦除特性，與E2PROM相比較，集成度有較大幅度的提高?？扉W存儲(chǔ)器中的疊柵MOS管和符號(hào)快閃存儲(chǔ)器的存儲(chǔ)單元第33頁，共53頁，2023年，2月20日，星期三快閃存儲(chǔ)器的兩種構(gòu)造形式

NAND閃存的應(yīng)用主要集中在大容量閃存盤(U盤)的制造方面

NOR閃存主要用來存儲(chǔ)程序代碼等必須直接按照實(shí)際物理地址訪問的信息，容量在16MB以下第34頁，共53頁，2023年，2月20日，星期三主要要求：

了解RAM的類型、結(jié)構(gòu)和工作原理。了解集成RAM的使用。了解RAM和ROM的異同。10.5隨機(jī)存取存儲(chǔ)器

掌握RAM的擴(kuò)展方法。第35頁，共53頁，2023年，2月20日，星期三10.5.1

RAM的結(jié)構(gòu)、類型和工作原理地址譯碼器存儲(chǔ)矩陣讀/寫控制電路2n

mRAM的結(jié)構(gòu)圖

A0A0An-1………I/O0I/O1I/Om-1R/WCS第36頁，共53頁，2023年，2月20日，星期三10.5.1RAM的結(jié)構(gòu)、類型和工作原理

１．存儲(chǔ)矩陣將存儲(chǔ)單元按陣列形式排列，形成存儲(chǔ)矩陣。２．地址譯碼器為了區(qū)別不同的字，將存放在同一個(gè)字的存儲(chǔ)單元編為一組，并賦予一個(gè)號(hào)碼，稱為地址。地址的選擇是借助于地址譯碼器來完成的。地址碼的位數(shù)n與可尋址數(shù)N之間的關(guān)系為：N=2n。３．片選與讀/寫控制電路（I/O電路）

RAM主要由存儲(chǔ)矩陣、地址譯碼器和讀/寫控制電路（I/O電路）三部分組成。第37頁，共53頁，2023年，2月20日，星期三

256×1位RAM示意圖

X地址譯碼器Y地址譯碼器1,1A0A1A2A3X0(行)X15T0T0'T15'Y0(列)???Y15A4A5A6A7位線行存儲(chǔ)矩陣I/O電路G1DG4G5G2I/OR/W&D1ENCS16,1列1,16T15位線16,161EN1EN&G3????第38頁，共53頁，2023年，2月20日，星期三RAM與ROM的比較

相同處

★

都含有地址譯碼器和存儲(chǔ)矩陣

★

尋址原理相同

相異處

★

ROM

的存儲(chǔ)矩陣是或陣列，是組合邏輯電路。

ROM工作時(shí)只能讀出不能寫入。掉電后數(shù)據(jù)

不會(huì)丟失。

★

RAM

的存儲(chǔ)矩陣由觸發(fā)器或動(dòng)態(tài)存儲(chǔ)單元構(gòu)

成，是時(shí)序邏輯電路。RAM工作時(shí)能讀出，

也能寫入。讀或?qū)懹勺x/寫控制電路進(jìn)行控制。

RAM掉電后數(shù)據(jù)將丟失。第39頁，共53頁，2023年，2月20日，星期三RAM分類靜態(tài)RAM(即StaticRAM，簡(jiǎn)稱SRAM)動(dòng)態(tài)

RAM(即DynamicRAM，簡(jiǎn)稱DRAM)

DRAM存儲(chǔ)單元結(jié)構(gòu)簡(jiǎn)單，集成度高，價(jià)格便宜，廣泛地用于計(jì)算機(jī)中，但速度較

慢，且需要刷新及讀出放大器等外圍電路。

DRAM的存儲(chǔ)單元是利用MOS管具有極高的輸入電阻，在柵極電容上可暫存電荷的特點(diǎn)來存儲(chǔ)信息的。由于柵極電容存在漏電，因此工作時(shí)需要周期性地對(duì)存儲(chǔ)數(shù)據(jù)進(jìn)行刷新。

SRAM存儲(chǔ)單元結(jié)構(gòu)較復(fù)雜，集成度較低，但速度快。

第40頁，共53頁，2023年，2月20日，星期三基本R-S觸發(fā)器１．MOS靜態(tài)存儲(chǔ)單元存儲(chǔ)單元六管CMOS靜態(tài)存儲(chǔ)單元VDD??DDTjTj'YjT1T3QQT5T2T4T6Xi位線位線當(dāng)?shù)刂反a使得Xi和Yj均為高電平時(shí)，表示選中該單元，即可以對(duì)它進(jìn)行讀寫操作。由于數(shù)據(jù)由觸發(fā)器記憶，只要不斷電，信息就可以永久保存。采用CMOS管，所以靜態(tài)功耗極小。第41頁，共53頁，2023年，2月20日，星期三單管NMOS動(dòng)態(tài)存儲(chǔ)單元?xiTCSC0D位線由一個(gè)門控管T和一個(gè)存儲(chǔ)信息的電容CS組成。由于分布電容C0＞＞CS，所以位線上的讀出電壓信號(hào)很小，需用高靈敏度讀出放大器進(jìn)行放大；且每次讀出后必須立即對(duì)該單元進(jìn)行刷新，以保留原存信息。動(dòng)態(tài)存儲(chǔ)單元的結(jié)構(gòu)比靜態(tài)存儲(chǔ)單元簡(jiǎn)單，可達(dá)到更高的集成度；但DRAM不如SRAM使用方便，且存取時(shí)間較長(zhǎng)。２．MOS動(dòng)態(tài)存儲(chǔ)單元第42頁，共53頁，2023年，2月20日，星期三10.5.2集成

RAM舉例

A0~A9

為地址碼輸入端。

4個(gè)I/O

腳為雙向數(shù)據(jù)線，用于讀出或?qū)懭霐?shù)據(jù)。VDD

接+5V。

R/W為讀/寫控制端。當(dāng)R/W=1時(shí)，從I/O

線讀出數(shù)據(jù)；當(dāng)R/W=0時(shí)，將從I/O

線輸入的數(shù)據(jù)寫入RAM。VDDIntel2114A7A8A9I/OI/OI/OI/OR/WA6A5A4A3A0A1A2CSGND1234567891817161514131211101K4位SRAMIntel2114引腳圖信號(hào)與TTL電平兼容。

CS為片選控制端，低電平有效。CS=1時(shí)，讀/寫控制電路處于禁止?fàn)顟B(tài)，不能對(duì)芯片進(jìn)行讀/寫操作。當(dāng)CS=0時(shí)，允許芯片讀/寫操作。存儲(chǔ)矩陣有1K個(gè)字，每個(gè)字4位。1K=1024=210，故需10根地址輸入線。第43頁，共53頁，2023年，2月20日，星期三

RAM的位擴(kuò)展10.5.3

RAM的擴(kuò)展??????5V１．位擴(kuò)展D15D9D8···D7D1D0···11R/WCS1A0A12···適用于字?jǐn)?shù)夠用，但每字的位數(shù)（字長(zhǎng)）不夠的情況。如：8K×8→8K×16I/O7I/O1I/O0VDD···OEGNDR/WA12A0CS1CS2···I/O7I/O1I/O0VDD···OEGNDR/WA12A0CS1CS2···6264Ⅰ6264Ⅱ第44頁，共53頁，2023年，2月20日，星期三R/W２．字?jǐn)U展適用于位數(shù)（字長(zhǎng)）夠用，但字?jǐn)?shù)不夠的情況。如：8K×8→32K×81111Y0Y1Y2Y3????????????????????????D0D7A0A12A13A14A1A012T4139SR×410kΩ×45VD1D24.5V

鋰電池增加地址線。I/O7I/O0VDD···OEGNDR/WA12A0CS1CS2···6264ⅠI/O7I/O0VDD···OEGNDR/WA12A0CS1CS2···6264ⅡI/O7I/O0VDD···OEGNDR/WA12A0CS1CS2···6264ⅢI/O7I/O0VDD···OEGNDR/WA12A0CS1CS2···6264Ⅳ

RAM的字?jǐn)U展斷電保護(hù)第45頁，共53頁，2023年，2月20日，星期三3．字位同時(shí)擴(kuò)展當(dāng)存儲(chǔ)器的字長(zhǎng)和字?jǐn)?shù)都不能滿足實(shí)際應(yīng)用的要求時(shí)，則需要對(duì)存儲(chǔ)器的字和位