可大幅度提高封裝效率的Origami封裝-新品速遞

精品文檔-下載后可編輯可大幅度提高封裝效率的Origami封裝-新品速遞李秀清(中國(guó)電子科技集團(tuán)公司第13研究所河北石家莊050051)眾所周知，目前所有的信息處理與存儲(chǔ)工作都是由硅實(shí)現(xiàn)的，由此可見(jiàn)硅材料的重要性。而再看看電路板我們就不難發(fā)現(xiàn)，電路板上的大部分空間處于閑置狀態(tài)，電路板空間的利用率極低。封裝只能夠增加體積、重量和成本，而且同時(shí)還可能降低硅的性能。幸運(yùn)的是，一種新型封裝技術(shù)正在改變著電路板的這種狀況。影響封裝的因素是封裝的效率，也就是硅片面積與封裝引腳面積之比。某些插針網(wǎng)格陣列(PGA)的效率不足10％；某些焊球陣列(BGA)的效率能達(dá)到20％；芯片規(guī)模封裝(CSP)的效率在80％以上；而多芯片模塊(MCM或系統(tǒng)封裝(SiP)的封裝效率可接近90％。這也是世界范圍內(nèi)興起MCM研究熱潮的原因所在。1疊層芯片在過(guò)去的5年中，有一種新型的封裝技術(shù)正在引起廣泛的關(guān)注。這種新型封裝技術(shù)的效率可超過(guò)100％，在某些情況下還可能超過(guò)300％。這種方法就是在單個(gè)封裝中使用疊層芯片。疊層芯片普遍應(yīng)用于那些比較重視體積和重量的領(lǐng)域。目前出售的移動(dòng)電話(huà)都采用疊層SRAM和快閃存儲(chǔ)器封裝；所有裝有圖形加速器的膝上型計(jì)算機(jī)都有一個(gè)圖形ASIC與SRAM芯片疊在一起。目前，大多數(shù)疊層芯片普遍采用的方法是，將第二塊芯片疊加在塊芯片的上面，并用引線(xiàn)鍵合的方法將兩塊芯片鍵合在一起，或鍵合在共用的基板上。不過(guò)，當(dāng)芯片的體積不相同(如ASIC與SRAM)時(shí)，采用這種方法還比較簡(jiǎn)單直接。但如果兩塊芯片基本相同時(shí)再采用這種方法，其制造成本就比較高了。這是因?yàn)樾枰谛酒g加一層較厚的插人材料，以便為引線(xiàn)鍵合留出空間，因而使制造成本有所增加。

2μZ封裝Tessera近推出了三種適用于疊層芯片的新技術(shù)。這些技術(shù)已被列入μZ封裝系列，主要用于在2方向或垂直方向上進(jìn)行多芯片疊層。封裝Joe巧elstad將這種μZ折疊封裝稱(chēng)為"Origami封裝"。制造中，需要在柔性基板上制作許多芯片位置(點(diǎn))，與基板適當(dāng)互連。芯片在每個(gè)點(diǎn)上都要經(jīng)過(guò)粘接，引線(xiàn)鍵合和包封處理。然后將柔性基板折疊成一個(gè)較小的外形，將每個(gè)芯片放在鄰近芯片的上面。無(wú)論是底部芯片下方的秉陛基板的底面還是柔，嘶的一端都是模塊的粘接引腳。盡管這種方法的制造成本目前還比較高，但由于這一方法的出現(xiàn)已經(jīng)又帶來(lái)另外兩種新的解決方法。其它兩種方法μZ焊球疊層封裝是專(zhuān)為疊加相同尺寸的芯片，如DRAM而設(shè)計(jì)的。這對(duì)傳統(tǒng)疊層芯片來(lái)說(shuō)是一種為困難的結(jié)構(gòu)，因?yàn)樾枰诿繅K芯片之間加入插入材料。Tessera所采用的方法是，在基板上布置與多排焊球的互連，然后將每塊芯片安裝到獨(dú)立的基板上。將這些單芯片組件疊加在一起，并用焊球?qū)⒁粚优c下一層連接起來(lái)。在下面的基板上布置電路板粘接用的引腳。μZ折疊封裝是一種單芯片封裝方法，可以采用其它封裝或裸芯片將其組裝在一個(gè)疊層中。塊芯片的載體是一塊二層的柔性基板。除芯片粘接點(diǎn)外，還有一個(gè)軟導(dǎo)線(xiàn)需要折疊在組裝芯片的上面。在芯片粘接點(diǎn)的下面；柔性基板有一個(gè)BGA引腳用于將其安裝到板上。在柔性基板上完成粘接和引線(xiàn)鍵合后，需要對(duì)芯片注模處理，并將軟導(dǎo)線(xiàn)折疊在芯片的上面。終完成的封裝是一個(gè)柔性BGA(FBGA)，一個(gè)引腳位于封裝的上面，且封裝與下面的芯片互連在一起，BGA引腳與電路板連接在一起。封裝好的芯片可以像任何FBGA封裝部件一樣進(jìn)行處理、測(cè)試和組裝。特殊的地方是，可以在該封裝的上面疊加其它封裝或裸芯片。因此，焊球疊層封裝是DRAM疊層的理想封裝方式