計(jì)算機(jī)組成原理3

教學(xué)目標(biāo)：旨在使學(xué)生建立起如何用不同的存儲器組成具有層次結(jié)構(gòu)的存儲系統(tǒng)。重點(diǎn)：存儲系統(tǒng)層次結(jié)構(gòu)；各類存儲器工作原理及技術(shù)指標(biāo)；半導(dǎo)體存儲芯片的外特性及與CPU的連接；如何提高訪存速度。難點(diǎn):從本質(zhì)上理解存儲芯片單元電路讀/寫原理；存儲芯片與CPU連接時(shí)選片邏輯的確定；Cache-主存地址映射現(xiàn)在是1頁\一共有129頁\編輯于星期二4.1概述一、存儲器分類1.按存儲介質(zhì)分類(1)半導(dǎo)體存儲器(2)磁表面存儲器(3)磁芯存儲器(4)光盤存儲器易失TTL、MOS磁頭、載磁體硬磁材料、環(huán)狀元件激光、磁光材料非易失現(xiàn)在是2頁\一共有129頁\編輯于星期二(1)存取時(shí)間與物理地址無關(guān)（隨機(jī)訪問）順序存取存儲器磁帶4.12.按存取方式分類(2)存取時(shí)間與物理地址有關(guān)（串行訪問）隨機(jī)存儲器只讀存儲器直接存取存儲器磁盤在程序的執(zhí)行過程中可讀可寫在程序的執(zhí)行過程中只讀現(xiàn)在是3頁\一共有129頁\編輯于星期二磁盤磁帶光盤高速緩沖存儲器（Cache）FlashMemory存儲器主存儲器輔助存儲器MROMPROMEPROMEEPROMRAMROM靜態(tài)RAM動態(tài)RAM3.按在計(jì)算機(jī)中的作用分類4.1現(xiàn)在是4頁\一共有129頁\編輯于星期二高低小大快慢輔存寄存器緩存主存磁盤光盤磁帶光盤磁帶速度容量價(jià)格位／1.存儲器三個主要特性的關(guān)系二、存儲器的層次結(jié)構(gòu)CPUCPU主機(jī)4.1現(xiàn)在是5頁\一共有129頁\編輯于星期二緩存CPU主存輔存2.緩存主存層次和主存輔存層次緩存主存輔存主存虛擬存儲器10ns20ns200nsms虛地址邏輯地址實(shí)地址物理地址主存儲器4.1（速度）（容量）現(xiàn)在是6頁\一共有129頁\編輯于星期二4.2主存儲器一、概述1.主存的基本組成存儲體驅(qū)動器譯碼器MAR控制電路讀寫電路MDR....................地址總線數(shù)據(jù)總線讀寫問題1：存儲容量如何表示？地址線與數(shù)據(jù)線根數(shù)如何推算？現(xiàn)在是7頁\一共有129頁\編輯于星期二2.主存和CPU的聯(lián)系MDRMARCPU主存讀數(shù)據(jù)總線地址總線寫4.2現(xiàn)在是8頁\一共有129頁\編輯于星期二

高位字節(jié)地址為字地址

低位字節(jié)地址為字地址設(shè)地址線24根按字節(jié)尋址按字尋址若字長為16位按字尋址若字長為32位字地址字節(jié)地址11109876543210840字節(jié)地址字地址4523014203.主存中存儲單元地址的分配4.2224=16M8M4M問題2：存儲單元按字節(jié)尋址、按字尋址？尋址范圍?現(xiàn)在是9頁\一共有129頁\編輯于星期二(2)存儲速度4.主存的技術(shù)指標(biāo)(1)存儲容量(3)存儲器的帶寬主存存放二進(jìn)制代碼的總數(shù)量

讀出時(shí)間寫入時(shí)間存儲器的訪問時(shí)間

存取時(shí)間存取周期讀周期寫周期

連續(xù)兩次獨(dú)立的存儲器操作（讀或?qū)懀┧璧淖钚￠g隔時(shí)間

位/秒4.2現(xiàn)在是10頁\一共有129頁\編輯于星期二芯片容量二、半導(dǎo)體存儲芯片簡介1.半導(dǎo)體存儲芯片的基本結(jié)構(gòu)譯碼驅(qū)動存儲矩陣讀寫電路1K×4位16K×1位8K×8位片選線讀/寫控制線地址線……數(shù)據(jù)線……地址線（單向）數(shù)據(jù)線（雙向）1041411384.2問題3：存儲芯片片選線的作用？現(xiàn)在是11頁\一共有129頁\編輯于星期二存儲芯片片選線的作用?用16K×1位的存儲芯片組成64K×8位的存儲器

32片當(dāng)?shù)刂窞?5535時(shí)，此8片的片選有效8片16K×1位8片16K×1位8片16K×1位8片16K×1位4.2現(xiàn)在是12頁\一共有129頁\編輯于星期二0,015,015,70,7

讀/寫控制電路

地址譯碼器

字線015…………16×8矩陣…………07D07D位線讀/寫選通A3A2A1A0……2.半導(dǎo)體存儲芯片的譯碼驅(qū)動方式(1)線選法4.200000,00,7…0……07……D07D讀/寫選通現(xiàn)在是13頁\一共有129頁\編輯于星期二A3A2A1A0A40,310,031,031,31

Y地址譯碼器

X地址譯碼器

32×32矩陣……A9I/OA8A7A56AY0Y31X0X31D讀/寫……(2)重合法4.200000000000,031,00,31……I/OD0,0讀現(xiàn)在是14頁\一共有129頁\編輯于星期二三、隨機(jī)存取存儲器(RAM)1.靜態(tài)RAM(SRAM)(1)靜態(tài)RAM基本電路A′觸發(fā)器非端1T4T~觸發(fā)器5TT6、行開關(guān)7TT8、列開關(guān)7TT8、一列共用A

觸發(fā)器原端T1~T4T5T6T7T8A′A寫放大器寫放大器DIN寫選擇讀選擇DOUT讀放位線A位線A′列地址選擇行地址選擇4.2T1~T4現(xiàn)在是15頁\一共有129頁\編輯于星期二A′T1

~T4T5T6T7T8A寫放大器寫放大器DIN寫選擇讀選擇讀放位線A位線A′列地址選擇行地址選擇DOUT

①靜態(tài)RAM基本電路的讀

操作行選

T5、T6開4.2T7、T8開列選讀放DOUTVAT6T8DOUT現(xiàn)在是16頁\一共有129頁\編輯于星期二T1~T4T5T6T7T8A′ADIN位線A位線A′列地址選擇行地址選擇寫放寫放讀放DOUT寫選擇讀選擇

②靜態(tài)RAM基本電路的寫

操作行選T5、T6開兩個寫放DIN4.2列選T7、T8開（左）

反相T5A′（右）

T8T6ADINDINT7現(xiàn)在是17頁\一共有129頁\編輯于星期二(2)靜態(tài)RAM芯片舉例①Intel2114外特性存儲容量1K×4位4.2......I/O1I/O2I/O3I/O4A0A8A9WECSCCVGNDIntel2114問題4：Intel2114芯片如何進(jìn)行列地址選擇？現(xiàn)在是18頁\一共有129頁\編輯于星期二

②Intel2114RAM矩陣(64×64)讀A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組4.2現(xiàn)在是19頁\一共有129頁\編輯于星期二15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組00000000004.2

②Intel2114RAM矩陣(64×64)讀現(xiàn)在是20頁\一共有129頁\編輯于星期二第一組第二組第三組第四組15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS00000000004.2

②Intel2114RAM矩陣(64×64)讀150311647326348…………現(xiàn)在是21頁\一共有129頁\編輯于星期二第一組第二組第三組第四組4.2

②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………現(xiàn)在是22頁\一共有129頁\編輯于星期二15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………第一組第二組第三組第四組4.2

②Intel2114RAM矩陣(64×64)讀0163248CSWE現(xiàn)在是23頁\一共有129頁\編輯于星期二第一組第二組第三組第四組4.2

②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECSCSWE150311647326348…………01632480000000000…………現(xiàn)在是24頁\一共有129頁\編輯于星期二第一組第二組第三組第四組4.2

②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000…………CSWE150311647326348…………0163248現(xiàn)在是25頁\一共有129頁\編輯于星期二第一組第二組第三組第四組4.2

②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000…………CSWE150311647326348…………0163248讀寫電路讀寫電路讀寫電路讀寫電路現(xiàn)在是26頁\一共有129頁\編輯于星期二第一組第二組第三組第四組4.2

②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000…………CSWE讀寫電路讀寫電路讀寫電路讀寫電路150311647326348…………0163248I/O1I/O2I/O3I/O4現(xiàn)在是27頁\一共有129頁\編輯于星期二A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組4.2

③Intel2114

RAM矩陣(64×64)寫現(xiàn)在是28頁\一共有129頁\編輯于星期二15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組00000000004.2

③Intel2114

RAM矩陣(64×64)寫現(xiàn)在是29頁\一共有129頁\編輯于星期二第一組第二組第三組第四組15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS00000000004.2

③Intel2114

RAM矩陣(64×64)寫150311647326348…………現(xiàn)在是30頁\一共有129頁\編輯于星期二第一組第二組第三組第四組4.2

③Intel2114

RAM矩陣(64×64)寫15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………WECS現(xiàn)在是31頁\一共有129頁\編輯于星期二第一組第二組第三組第四組4.2

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………WECSI/O1I/O2I/O3I/O4現(xiàn)在是32頁\一共有129頁\編輯于星期二第一組第二組第三組第四組4.2

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………WECSI/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路現(xiàn)在是33頁\一共有129頁\編輯于星期二第一組第二組第三組第四組4.2

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………WECSI/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路現(xiàn)在是34頁\一共有129頁\編輯于星期二第一組第二組第三組第四組4.2

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O415…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………讀寫電路讀寫電路讀寫電路讀寫電路I/O1I/O2I/O3I/O4WECS現(xiàn)在是35頁\一共有129頁\編輯于星期二第一組第二組第三組第四組4.2

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O415…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路WECS0163248現(xiàn)在是36頁\一共有129頁\編輯于星期二ACSDOUT地址有效地址失效片選失效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定高阻(3)靜態(tài)RAM讀時(shí)序tAtCOtOHAtOTDtRC片選有效4.2讀周期

tRC

地址有效下一次地址有效讀時(shí)間

tA

地址有效數(shù)據(jù)穩(wěn)定tCO

片選有效數(shù)據(jù)穩(wěn)定tOTD

片選失效輸出高阻tOHA

地址失效后的數(shù)據(jù)維持時(shí)間現(xiàn)在是37頁\一共有129頁\編輯于星期二ACSWEDOUTDIN(4)靜態(tài)RAM(2114)寫

時(shí)序tWCtWtAWtDWtDHtWR寫周期

tWC

地址有效下一次地址有效4.2寫時(shí)間

tW

寫命令WE

的有效時(shí)間tAW地址有效片選有效的滯后時(shí)間tWR片選失效下一次地址有效tDW數(shù)據(jù)穩(wěn)定

WE失效tDH

WE失效后的數(shù)據(jù)維持時(shí)間現(xiàn)在是38頁\一共有129頁\編輯于星期二DD預(yù)充電信號讀選擇線寫數(shù)據(jù)線寫選擇線讀數(shù)據(jù)線VCgT4T3T2T11(1)動態(tài)RAM基本單元電路2.動態(tài)RAM(DRAM)讀出與原存信息相反讀出時(shí)數(shù)據(jù)線有電流為“1”數(shù)據(jù)線CsT字線DDV010110寫入與輸入信息相同寫入時(shí)CS充電為“1”放電為“0”4.2T3T2T1T無電流有電流現(xiàn)在是39頁\一共有129頁\編輯于星期二單元電路讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D行地址譯碼器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…(2)動態(tài)RAM芯片舉例①三管動態(tài)RAM芯片(Intel1103)讀00000000000D…004.2單元電路讀寫控制電路現(xiàn)在是40頁\一共有129頁\編輯于星期二A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…②三管動態(tài)RAM芯片(Intel1103)寫4.2現(xiàn)在是41頁\一共有129頁\編輯于星期二111114.2②三管動態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…現(xiàn)在是42頁\一共有129頁\編輯于星期二A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…11111…4.2②三管動態(tài)RAM芯片(Intel1103)寫現(xiàn)在是43頁\一共有129頁\編輯于星期二A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……01000111114.2②三管動態(tài)RAM芯片(Intel1103)寫現(xiàn)在是44頁\一共有129頁\編輯于星期二A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……11111101000114.2②三管動態(tài)RAM芯片(Intel1103)寫現(xiàn)在是45頁\一共有129頁\編輯于星期二A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D111110100014.2②三管動態(tài)RAM芯片(Intel1103)寫現(xiàn)在是46頁\一共有129頁\編輯于星期二A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D111110100014.2②三管動態(tài)RAM芯片(Intel1103)寫讀寫控制電路現(xiàn)在是47頁\一共有129頁\編輯于星期二A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D111110100014.2②三管動態(tài)RAM芯片(Intel1103)寫讀寫控制電路現(xiàn)在是48頁\一共有129頁\編輯于星期二A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D111110100014.2②三管動態(tài)RAM芯片(Intel1103)寫讀寫控制電路現(xiàn)在是49頁\一共有129頁\編輯于星期二③單管動態(tài)RAM4116(16K×

1位)外特性4.2時(shí)序與控制行時(shí)鐘列時(shí)鐘寫時(shí)鐘

WERASCAS緩存器行地址緩存器列地址

A'6A'0存儲單元陣列基準(zhǔn)單元行譯碼列譯碼器再生放大器列譯碼器讀出放大基準(zhǔn)單元存儲單元陣列行譯碼

I/O緩存器數(shù)據(jù)輸出驅(qū)動數(shù)據(jù)輸入寄存器

DINDOUT~DINDOUTA'6A'0~現(xiàn)在是50頁\一共有129頁\編輯于星期二現(xiàn)在是51頁\一共有129頁\編輯于星期二讀出放大器讀出放大器讀出放大器…………………………06364127128根行線CS01271128列選擇讀/寫線數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動DOUTDINCS④4116(16K×1位)芯片讀

原理讀出放大器讀出放大器讀出放大器………4.263000I/O緩沖輸出驅(qū)動OUTD現(xiàn)在是52頁\一共有129頁\編輯于星期二讀出放大器讀出放大器讀出放大器…………………………06364127128根行線CS01271128列選擇讀/寫線數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動DOUTDINCS…⑤4116(16K×1位)芯片寫

原理數(shù)據(jù)輸入I/O緩沖I/O緩沖DIN讀出放大器讀出放大器4.2630現(xiàn)在是53頁\一共有129頁\編輯于星期二(3)動態(tài)RAM時(shí)序

行、列地址分開傳送寫時(shí)序行地址RAS有效寫允許WE有效(高)數(shù)據(jù)

DOUT有效數(shù)據(jù)

DIN有效讀時(shí)序4.2行地址RAS有效寫允許WE有效(低)列地址CAS有效列地址CAS有效現(xiàn)在是54頁\一共有129頁\編輯于星期二(4)動態(tài)RAM刷新

刷新與行地址有關(guān)①集中刷新（存取周期為0.5μs）“死時(shí)間率”為32/4000×100%=0.8%“死區(qū)”為0.5μs×32=16μs周期序號地址序號tc0123967396801tctctctc3999VW0131讀/寫或維持刷新讀/寫或維持3968個周期（1984）32個周期（16）刷新時(shí)間間隔（2ms）刷新序號???????μsμstcXtcY??????4.2以32

×32矩陣為例現(xiàn)在是55頁\一共有129頁\編輯于星期二tC=tM+tR讀寫刷新無“死區(qū)”②

分散刷新（存取周期為1μs）(存取周期為0.5μs

+0.5μs)W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔128個讀寫周期4.2以128

×128矩陣為例現(xiàn)在是56頁\一共有129頁\編輯于星期二③分散刷新與集中刷新相結(jié)合對于128×128的存儲芯片（存取周期為0.5μs）將刷新安排在指令譯碼階段，不會出現(xiàn)“死區(qū)”“死區(qū)”為0.5μs若每隔15.6μs刷新一行而且每行每隔2ms刷新一次若每隔2ms集中刷新一次“死區(qū)”為64μs4.2現(xiàn)在是57頁\一共有129頁\編輯于星期二3.動態(tài)RAM和靜態(tài)RAM的比較DRAMSRAM存儲原理集成度芯片引腳功耗價(jià)格速度刷新電容觸發(fā)器高低少多小大低高慢快有無主存緩存4.2現(xiàn)在是58頁\一共有129頁\編輯于星期二四、只讀存儲器（ROM）1.掩膜ROM(MROM)行列選擇線交叉處有MOS管為“1”行列選擇線交叉處無MOS管為“0”2.PROM(一次性編程)VCC行線列線熔絲熔絲斷為“0”為“1”熔絲未斷4.2現(xiàn)在是59頁\一共有129頁\編輯于星期二3.EPROM(多次性編程)(1)N型溝道浮動?xùn)臡OS電路G柵極S源D漏紫外線全部擦洗D端加正電壓形成浮動?xùn)臩與D不導(dǎo)通為“0”D端不加正電壓不形成浮動?xùn)臩與D導(dǎo)通為“1”SGDN+N+P基片GDS浮動?xùn)?/p>

SiO2+++++___

4.2現(xiàn)在是60頁\一共有129頁\編輯于星期二…控制邏輯Y譯碼X譯碼數(shù)據(jù)緩沖區(qū)Y控制128×128存儲矩陣…………PD/ProgrCSA10A7…A6A0..…DO0…DO7112………………A7A1A0VSSDO2DO0DO1……27162413………………VCCA8A9VPPCSA10PD/ProgrDO3DO7…(2)2716EPROM的邏輯圖和引腳4.2PD/ProgrPD/Progr功率下降/編程輸入端

讀出時(shí)為低電平現(xiàn)在是61頁\一共有129頁\編輯于星期二4.EEPROM(多次性編程)電可擦寫局部擦寫全部擦寫5.FlashMemory(快擦型存儲器)比E2PROM快4.2EPROM價(jià)格便宜集成度高EEPROM電可擦洗重寫具備RAM功能現(xiàn)在是62頁\一共有129頁\編輯于星期二五、存儲器與CPU的連接1.存儲器容量的擴(kuò)展(1)位擴(kuò)展（增加存儲字長）用2片1K

×

4位存儲芯片組成1K

×

8位的存儲器10根地址線8根數(shù)據(jù)線DD????D0479AA0???21142114CSWE4.2現(xiàn)在是63頁\一共有129頁\編輯于星期二(2)字?jǐn)U展（增加存儲字的數(shù)量）用2片1K

×

8位存儲芯片組成2K

×

8位的存儲器11根地址線8根數(shù)據(jù)線1K

×

8位1K

×

8位D7D0?????????????????WEA1A0???A94.2CS0A10

1CS1現(xiàn)在是64頁\一共有129頁\編輯于星期二(3)字、位擴(kuò)展用8片1K

×

4位存儲芯片組成4K

×

8位的存儲器8根數(shù)據(jù)線12根地址線WEA8A9A0...D7D0……A11A10CS0CS1CS2CS3片選譯碼................4.21K×41K×41K×41K×41K×41K×41K×41K×4現(xiàn)在是65頁\一共有129頁\編輯于星期二

2.存儲器與CPU的連接

(1)地址線的連接(2)數(shù)據(jù)線的連接(3)讀/寫線的連接(4)片選線的連接(5)合理選用芯片(6)其他時(shí)序、負(fù)載4.2Intel2114邏輯結(jié)構(gòu)現(xiàn)在是66頁\一共有129頁\編輯于星期二例4.1

解:

(1)寫出對應(yīng)的二進(jìn)制地址碼(2)確定芯片的數(shù)量及類型0110000000000000A15A14A13A11A10…A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片

2K×8位4.2現(xiàn)在是67頁\一共有129頁\編輯于星期二(3)分配地址線A10~A0接2K

×

8位ROM的地址線A9~A0接1K

×

4位RAM的地址線(4)確定片選信號CBA0110000000000000A15A13A11A10…A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111112K

×

8位1片ROM1K

×

4位2片RAM4.2現(xiàn)在是68頁\一共有129頁\編輯于星期二2K

×8位ROM

1K

×4位

RAM1K

×4位

RAM………&PD/ProgrY5Y4G1CBAG2BG2A……MREQA14A15A13A12A11A10A9A0…D7D4D3D0WR…………例4.1

CPU與存儲器的連接圖4.2………現(xiàn)在是69頁\一共有129頁\編輯于星期二(1)寫出對應(yīng)的二進(jìn)制地址碼例4.2

假設(shè)同前，要求最小4K為系統(tǒng)程序區(qū)，相鄰8K為用戶程序區(qū)。(2)確定芯片的數(shù)量及類型(3)分配地址線(4)確定片選信號1片4K

×

8位

ROM2片4K

×

8位

RAMA11~A0接ROM和RAM的地址線4.2現(xiàn)在是70頁\一共有129頁\編輯于星期二例4.3

設(shè)CPU有20根地址線，8根數(shù)據(jù)線。并用IO/M作訪存控制信號。RD為讀命令，WR為寫命令。現(xiàn)有2764EPROM(8K×8位),外特性如下：…D7D0CEOECE片選信號OE允許輸出PGM可編程端PGM…A0A12用138譯碼器及其他門電路（門電路自定）畫出CPU和2764的連接圖。要求地址為F0000H~FFFFFH,

并寫出每片2764的地址范圍。4.2現(xiàn)在是71頁\一共有129頁\編輯于星期二六、存儲器的校驗(yàn)編碼的糾錯、檢錯能力與編碼的最小距離有關(guān)L—編碼的最小距離D—檢測錯誤的位數(shù)C—糾正錯誤的位數(shù)海明碼是具有一位糾錯能力的編碼4.2L1=D+C(D≥C)1.編碼的最小距離任意兩組合法代碼之間二進(jìn)制位數(shù)的最少差異L=3具有一位糾錯能力現(xiàn)在是72頁\一共有129頁\編輯于星期二海明碼的組成需增添？位檢測位檢測位的位置？檢測位的取值？2k

≥

n+k+12i

(i=0、1、2、3……)檢測位的取值與該位所在的檢測“小組”中承擔(dān)的奇偶校驗(yàn)任務(wù)有關(guān)組成海明碼的三要素4.22.海明碼的組成現(xiàn)在是73頁\一共有129頁\編輯于星期二各檢測位Ci

所承擔(dān)的檢測小組為gi

小組獨(dú)占第2i－1

位gi

和gj

小組共同占第2i－1+2j－1

位gi、gj

和gl

小組共同占第2i－1+2j－1+2l－1

位C1

檢測的g1小組包含第1，3，5，7，9，11…C2

檢測的g2

小組包含第2，3，6，7，10，11…C4

檢測的g3

小組包含第4，5，6，7，12，13…C8

檢測的g4

小組包含第8，9，10，11，12，13，14，15，24…4.2現(xiàn)在是74頁\一共有129頁\編輯于星期二例4.4求0101按“偶校驗(yàn)”配置的海明碼解：∵n=4根據(jù)2k

≥n+k+1得k=3海明碼排序如下:二進(jìn)制序號名稱1234567C1C2C40∴0101的海明碼為

010010101014.210現(xiàn)在是75頁\一共有129頁\編輯于星期二按配偶原則配置0011的海明碼二進(jìn)制序號名稱1234567C1C2C41000011解：∵n=4根據(jù)2k

≥n+k+1取k=3C1=357=1C2=367=0C4=567=0∴0011的海明碼為

1000011練習(xí)14.2現(xiàn)在是76頁\一共有129頁\編輯于星期二3.海明碼的糾錯過程形成新的檢測位Pi如增添3位（k=3）新的檢測位為P4P2P1以k=3為例，Pi的取值為P1=13

57P2=23

67P4=45

67對于按“偶校驗(yàn)”配置的海明碼不出錯時(shí)P1=0，P2=0，P4=0C1C2C4其位數(shù)與增添的檢測位有關(guān)4.2現(xiàn)在是77頁\一共有129頁\編輯于星期二P1=1357=0無錯P2=2367=1有錯P4=4567=1有錯∴P4P2P1=110第6位出錯，可糾正為0100101，故要求傳送的信息為

0101。糾錯過程如下例4.5解：

已知接收到的海明碼為0100111（按配偶原則配置）試問要求傳送的信息是什么?4.2

現(xiàn)在是78頁\一共有129頁\編輯于星期二練習(xí)2P4=4567=1P2=2367=0P1=1357=0∴P4P2P1=100第4位錯，可不糾寫出按偶校驗(yàn)配置的海明碼0101101的糾錯過程練習(xí)3按配奇原則配置0011的海明碼配奇的海明碼為01010114.2現(xiàn)在是79頁\一共有129頁\編輯于星期二七、提高訪存速度的措施采用高速器件調(diào)整主存結(jié)構(gòu)1.單體多字系統(tǒng)W位W位W位W位W位地址寄存器主存控制部件............單字長寄存器數(shù)據(jù)寄存器存儲體采用層次結(jié)構(gòu)Cache主存增加存儲器的帶寬4.2現(xiàn)在是80頁\一共有129頁\編輯于星期二2.多體并行系統(tǒng)(1)高位交叉各個體并行工作M0地址01……n－1M1nn+1……2n－1M22n2n+13n－1M33n3n+14n－1…………地址譯碼體內(nèi)地址體號4.2現(xiàn)在是81頁\一共有129頁\編輯于星期二(2)低位交叉M0地址04……4n－4M115……4n－3M2264n－2M3374n－1…………地址譯碼

體號體內(nèi)地址各個體輪流編址4.2現(xiàn)在是82頁\一共有129頁\編輯于星期二低位交叉的特點(diǎn)在不改變存取周期的前提下，增加存儲器的帶寬時(shí)間單體訪存周期單體訪存周期4.2啟動存儲體0啟動存儲體1啟動存儲體2啟動存儲體3現(xiàn)在是83頁\一共有129頁\編輯于星期二(3)存儲器控制部件（簡稱存控）易發(fā)生代碼丟失的請求源，優(yōu)先級最高嚴(yán)重影響CPU工作的請求源，給予次高優(yōu)先級4.2控制線路排隊(duì)器節(jié)拍發(fā)生器QQCM來自各個請求源……主脈沖存控標(biāo)記觸發(fā)器現(xiàn)在是84頁\一共有129頁\編輯于星期二4.3高速緩沖存儲器一、概述1.問題的提出避免CPU“空等”現(xiàn)象CPU和主存（DRAM）的速度差異緩存CPU主存容量小速度高容量大速度低程序訪問的局部性原理現(xiàn)在是85頁\一共有129頁\編輯于星期二2.Cache的工作原理(1)主存和緩存的編址主存和緩存按塊存儲塊的大小相同B

為塊長~~~~……主存塊號主存儲器012m－1字塊0字塊1字塊M－1主存塊號塊內(nèi)地址m位b位n位M塊B個字緩存塊號塊內(nèi)地址c位b位C塊B個字~~~~……字塊0字塊1字塊C－1012c－1標(biāo)記Cache緩存塊號4.3現(xiàn)在是86頁\一共有129頁\編輯于星期二(2)命中與未命中緩存共有C

塊主存共有M

塊M>>C主存塊調(diào)入緩存主存塊與緩存塊建立了對應(yīng)關(guān)系用標(biāo)記記錄與某緩存塊建立了對應(yīng)關(guān)系的主存塊塊號命中未命中主存塊與緩存塊未建立對應(yīng)關(guān)系主存塊未調(diào)入緩存4.3現(xiàn)在是87頁\一共有129頁\編輯于星期二(3)Cache的命中率CPU欲訪問的信息在Cache中的比率命中率與Cache的容量與塊長有關(guān)一般每塊可取4至8個字塊長取一個存取周期內(nèi)從主存調(diào)出的信息長度CRAY_116體交叉塊長取16個存儲字

IBM370/1684體交叉

塊長取4個存儲字（64位×4

=

256位）4.3現(xiàn)在是88頁\一共有129頁\編輯于星期二數(shù)據(jù)總線Cache替換機(jī)構(gòu)可裝進(jìn)？命中？主存Cache地址映象變換機(jī)構(gòu)主存訪問主存替換CacheCache存儲體塊號塊內(nèi)地址直接通路訪問主存裝入CacheNNYY塊號塊內(nèi)地址CPU主存地址地址總線Cache地址3.Cache的基本結(jié)構(gòu)Cache替換機(jī)構(gòu)由CPU完成4.3Cache存儲體主存Cache地址映象變換機(jī)構(gòu)現(xiàn)在是89頁\一共有129頁\編輯于星期二4.Cache的讀寫操作

訪問Cache取出信息送CPU

訪問主存取出信息送CPU將新的主存塊調(diào)入Cache中執(zhí)行替換算法騰出空位

結(jié)束命中？Cache滿？CPU發(fā)出訪問地址

開始YNYN寫Cache和主存的一致性讀4.3現(xiàn)在是90頁\一共有129頁\編輯于星期二5.Cache的改進(jìn)(1)增加Cache的級數(shù)片載（片內(nèi)）Cache片外Cache(2)統(tǒng)一緩存和分開緩存指令Cache數(shù)據(jù)Cache與主存結(jié)構(gòu)有關(guān)與指令執(zhí)行的控制方式有關(guān)是否流水Pentium8K指令Cache8K數(shù)據(jù)CachePowerPC62032K指令Cache

32K數(shù)據(jù)Cache4.3現(xiàn)在是91頁\一共有129頁\編輯于星期二

字塊2m－1

字塊2c+1

字塊2c+1－1

字塊2c

+1

字塊2c

字塊2c－1

字塊1字塊0………主存儲體字塊1

標(biāo)記字塊0

標(biāo)記字塊2c－1標(biāo)記Cache存儲體t位01C－1…字塊字塊地址主存字塊標(biāo)記t

位c

位b

位主存地址比較器（t位）=≠不命中有效位=1？*m位Cache內(nèi)地址否是命中二、Cache主存的地址映象1.直接映象每個緩存塊

i

可以和若干個主存塊對應(yīng)每個主存塊

j

只能和一個緩存塊對應(yīng)i=j

mod

C4.3

字塊2c+1

字塊2c字塊0字塊0現(xiàn)在是92頁\一共有129頁\編輯于星期二2.全相聯(lián)映象主存中的任一塊可以映象到緩存中的任一塊字塊2m－1字塊2c－1字塊1

字塊0……字塊2c－1字塊1字塊0…標(biāo)記標(biāo)記標(biāo)記主存字塊標(biāo)記

字塊內(nèi)地址主存地址m=t+c

位b位m

=

t+cCache存儲器主存儲器

字塊04.3現(xiàn)在是93頁\一共有129頁\編輯于星期二字塊2m－1字塊2c-r+1

字塊2c-r+

1字塊2c-r字塊2c-r

－

字塊1字塊0………字塊3標(biāo)記字塊1標(biāo)記字塊2c－1標(biāo)記字塊2標(biāo)記字塊0標(biāo)記字塊2c－2標(biāo)記…………字塊內(nèi)地址組地址主存字塊標(biāo)記s=t+r

位q=

c－r

位b

位組012c-r－1主存地址Cache主存儲器m

位共Q

組，每組內(nèi)兩塊（r=1)1某一主存塊

j

按模Q

映射到緩存的第i

組中的任一塊i=j

mod

Q直接映象全相聯(lián)映象3.組相聯(lián)映象4.3字塊0字塊1字塊0字塊2c-r字塊2c-r+1現(xiàn)在是94頁\一共有129頁\編輯于星期二三、替換算法1.先進(jìn)先出（FIFO）算法2.近期最少使用法（LRU）算法小結(jié)某一主存塊只能固定映射到某一緩存塊直接全相聯(lián)組相聯(lián)某一主存塊能映射到任一緩存塊某一主存塊能映射到某一緩存組中的任一塊不靈活成本高4.3現(xiàn)在是95頁\一共有129頁\編輯于星期二4.4輔助存儲器一、概述1.特點(diǎn)不直接與CPU交換信息2.磁表面存儲器的技術(shù)指標(biāo)道密度Dt位密度DbC=n×

k×

s尋道時(shí)間+等待時(shí)間(1)記錄密度(2)存儲容量(3)平均尋址時(shí)間(4)數(shù)據(jù)傳輸率(5)誤碼率輔存的速度尋址時(shí)間磁頭讀寫時(shí)間Dr

=

D×V出錯信息位數(shù)與讀出信息的總位數(shù)之比現(xiàn)在是96頁\一共有129頁\編輯于星期二二、磁記錄原理和記錄方式1.磁記錄原理寫4.4局部磁化單元載磁體寫線圈SNI局部磁化單元寫線圈SN鐵芯磁通磁層寫入“0”寫入“1”I現(xiàn)在是97頁\一共有129頁\編輯于星期二磁記錄原理N讀線圈S讀線圈SN鐵芯磁通磁層運(yùn)動方向運(yùn)動方向ssttffee讀出“0”讀出“1”4.4讀現(xiàn)在是98頁\一共有129頁\編輯于星期二2.磁表面存儲器的記錄方式011100010數(shù)據(jù)序列RZNRZNRZ1PMFMMFMT位周期4.4現(xiàn)在是99頁\一共有129頁\編輯于星期二例

NRZ1的讀出代碼波形0110010數(shù)據(jù)序列驅(qū)動電流磁通變化感應(yīng)電勢同步脈沖讀出代碼4.4現(xiàn)在是100頁\一共有129頁\編輯于星期二三、硬磁盤存儲器1.硬磁盤存儲器的類型(1)固定磁頭和移動磁頭(2)可換盤和固定盤2.硬磁盤存儲器結(jié)構(gòu)磁盤控制器磁盤驅(qū)動器盤片主機(jī)4.4現(xiàn)在是101頁\一共有129頁\編輯于星期二磁盤磁盤組主軸磁頭音圈電機(jī)位置檢測定位驅(qū)動模擬控制放大閉環(huán)自動控制系統(tǒng)由磁盤控制器送來的目標(biāo)磁道信號測速輸出讀寫臂傳動機(jī)構(gòu)主軸定位驅(qū)動數(shù)據(jù)控制(1)磁盤驅(qū)動器4.4現(xiàn)在是102頁\一共有129頁\編輯于星期二(2)磁盤控制器接受主機(jī)發(fā)來的命令，轉(zhuǎn)換成磁盤驅(qū)動器的控制命令實(shí)現(xiàn)主機(jī)和驅(qū)動器之間的數(shù)據(jù)格式轉(zhuǎn)換控制磁盤驅(qū)動器讀寫通過總線(3)盤片對主機(jī)對硬盤（設(shè)備）磁盤控制器是主機(jī)與磁盤驅(qū)動器之間的接口由硬質(zhì)鋁合金材料制成4.4現(xiàn)在是103頁\一共有129頁\編輯于星期二四、軟磁盤存儲器1.概述速度磁頭盤片價(jià)格環(huán)境硬盤軟盤高低固定、活動活動固定盤、盤組大部分不可換可換盤片苛刻浮動接觸盤片高低4.4現(xiàn)在是104頁\一共有129頁\編輯于星期二2.軟盤片由聚酯薄膜制成保護(hù)套主軸孔實(shí)際的軟盤片寫保護(hù)口讀/寫磁頭訪問槽襯里/清潔材料4.4現(xiàn)在是105頁\一共有129頁\編輯于星期二五、光盤1.概述采用光存儲技術(shù)采用非磁性介質(zhì)采用磁性介質(zhì)第一代光存儲技術(shù)第二代光存儲技術(shù)不可擦寫可擦寫2.光盤的存儲原理只讀型和只寫一次型可擦寫光盤熱作用（物理或化學(xué)變化）熱磁效應(yīng)4.4利用激光寫入和讀出現(xiàn)在是106頁\一共有129頁\編輯于星期二典型例題：4.5什么是存儲器的帶寬？若存儲器的數(shù)據(jù)總線寬度為32位，存取周期為200ns，則存儲器的帶寬是多少？4.6某機(jī)字長為32位，其存儲容量是64KB，按字編址它的尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。4.7一個容量為16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲芯片時(shí)，各需要多少片？現(xiàn)在是107頁\一共有129頁\編輯于星期二典型例題：4.11一個8K×8位的動態(tài)RAM芯片，其內(nèi)部結(jié)構(gòu)排列成256×256形式，存取周期為0.1μs。試問采用集中刷新、分散刷新和異步刷新三種方式的刷新間隔各為多少？

4.12畫出用1024×4位的存儲芯片組成一個容量為64K×8位的存儲器邏輯框圖。要求將64K分成4個頁面，每個頁面分16組，指出共需多少片存儲芯片。現(xiàn)在是108頁\一共有129頁\編輯于星期二典型例題：4.13設(shè)有一個64K×8位的RAM芯片，試問該芯片共有多少個基本單元電路（簡稱存儲基元）？欲設(shè)計(jì)一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。現(xiàn)在是109頁\一共有129頁\編輯于星期二典型例題：4.14某8位微型機(jī)地址碼為18位，若使用4K×4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲器，試問：（1）該機(jī)所允許的最大主存空間是多少？（2）若每個模塊板為32K×8位，共需幾個模塊板？（3）每個模塊板內(nèi)共有幾片RAM芯片？（4）共有多少片RAM？（5）CPU如何選擇各模塊板？現(xiàn)在是110頁\一共有129頁\編輯于星期二典型例題：4.17寫出1100、1101、1110、1111對應(yīng)的漢明碼。4.18已知收到的漢明碼（按配偶原則配置）為1100100、1100111、1100000、1100001，檢查上述代碼是否出錯？第幾位出錯？4.21為什么在漢明碼糾錯過程中，新的檢測位p4p2p1的狀態(tài)即指出了編碼中錯誤的信息位？現(xiàn)在是111頁\一共有129頁\編輯于星期二典型例題：4.22某機(jī)字長16位，常規(guī)的存儲空間為64K字，若想不改用其他高速的存儲芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說明。4.24一個4體低位交叉的存儲器，假設(shè)存取周期為T，CPU每隔1/4存取周期啟動一個存儲體，試問依次訪問64個字需多少個存取周期？現(xiàn)在是112頁\一共有129頁\編輯于星期二典型例題：4.28設(shè)主存容量為256K字，Cache容量為2K字，塊長為4。

（1）設(shè)計(jì)Cache地址格式，Cache中可裝入多少塊數(shù)據(jù)？

（2）在直接映射方式下，設(shè)計(jì)主存地址格式。

（3）在四路組相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。

（4）在全相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。

（5）若存儲字長為32位，存儲器按字節(jié)尋址，寫出上述三種映射方式下主存的地址格式?，F(xiàn)在是113頁\一共有129頁\編輯于星期二典型例題：4.29假設(shè)CPU執(zhí)行某段程序時(shí)共訪問Cache命中4800次，訪問主存200次，已知Cache的存取周期是30ns，主存的存取周期是150ns，求Cache的命中率以及Cache-主存系統(tǒng)的平均訪問時(shí)間和效率，試問該系統(tǒng)的性能提高了多少？現(xiàn)在是114頁\一共有129頁\編輯于星期二典型例題：4.32設(shè)某機(jī)主存容量為4MB，Cache容量為16KB，每字塊有8個字，每字32位，設(shè)計(jì)一個四路組相聯(lián)映射（即Cache每組內(nèi)共有4個字塊）的Cache組織。（1）畫出主存地址字段中各段的位數(shù)；（2）設(shè)Cache的初態(tài)為空，CPU依次從主存第0、1、2……89號單元讀出90個字（主存一次讀出一個字），并重復(fù)按此次序讀8次，問命中率是多少？（3）若Cache的速度是主存的6倍，試問有Cache和無Cache相比，速度約提高多少倍？

現(xiàn)在是115頁\一共有129頁\編輯于星期二典型例題：4.38磁盤組有6片磁盤，最外兩側(cè)盤面可以記錄，存儲區(qū)域內(nèi)徑22cm，外徑33cm，道密度為40道/cm，內(nèi)層密度為400位/cm，轉(zhuǎn)速3600轉(zhuǎn)/分。（1）共有多少存儲面可用？（2）共有多少柱面？（3）盤組總存儲容量是多少？（4）數(shù)據(jù)傳輸率是多少？現(xiàn)在是116頁\一共有129頁\編輯于星期二典型例題：4.39某磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個記錄盤面，每毫米5道，每道記錄信息12288字節(jié)，最小磁道直徑為230mm，共有275道，求：（1）磁盤存儲器的存儲容量；（2）最高位密度（最小磁道的位密度）和最低位密度；（3）磁盤數(shù)據(jù)傳輸率；（4）平均等待時(shí)間?，F(xiàn)在是117頁\一共有129頁\編輯于星期二達(dá)標(biāo)練習(xí)：1.EPROM是指______。A.讀寫存儲器B.只讀存儲器C.可編程只讀存儲器D.光擦除可編程只讀存儲器答案：D2.雙端口存儲器所以能高速進(jìn)行讀寫，是因?yàn)椴捎胈_____。A．高速芯片B．兩套相互獨(dú)立的讀寫電路C．流水技術(shù)D．新型器件答案：B現(xiàn)在是118頁\一共有129頁\編輯于星期二達(dá)標(biāo)練習(xí)：3.在主存和CPU之間增加Cache存儲器的目的是___。A.增加內(nèi)存容量B.提高內(nèi)存可靠性C.解決CPU和主存之間的速度