ADSP-21535 Blackfin的Mem DMA高速通信-新品速遞

精品文檔-下載后可編輯ADSP-21535Blackfin的MemDMA高速通信-新品速遞

摘要：針對(duì)ＡＤＳＰ－２１５３５Ｂｌａｃｋｆｉｎ的ＭｅｍＤＭＡ高速通信中的關(guān)鍵技術(shù)進(jìn)行了討論，分析了系統(tǒng)的內(nèi)存管理，對(duì)ＤＭＡ的相關(guān)寄存器的配置進(jìn)行了詳細(xì)講解，并給出了具體實(shí)例。對(duì)多種內(nèi)存之間的ＤＭＡ列出了實(shí)際的指標(biāo)評(píng)測，為該系列ＤＳＰ工程應(yīng)用的高速通信設(shè)計(jì)提供了重要參考。關(guān)鍵詞：ADSP-21535,BlackfinMemDMA

ＡＤＳＰ－２１５３５Ｂｌａｃｋｆｉｎ是美國ＡＤ公司和Ｉｎｔｅｌ公司于２００１年底聯(lián)合推出的一款定點(diǎn)ＤＳＰ，ＲＩＳＣ指令結(jié)構(gòu)，運(yùn)作高效，具有十分優(yōu)異的性能。該ＤＳＰ具有３００ＭＨｚ的主頻，２個(gè)４０ｂｉｔ的ＭＡＣ（乘加器）和２個(gè)３２ｂｉｔ的ＡＬＵ（算術(shù)邏輯單元），４個(gè)８ｂｉｔ的視頻處理單元，１６個(gè)地址尋址單元。該ＤＳＰ內(nèi)部集成了３０８ＫＢ的ＲＡＭ，并具有豐富的外部接口，如ＰＣＩ、ＵＳＢ、ＳＰＩ、同步和異步串口等。同時(shí)，芯片內(nèi)部設(shè)計(jì)了看門狗和多種定時(shí)器，充分滿足軟件工程穩(wěn)定性的設(shè)計(jì)要求。值得一提的是，２１５３５可以動(dòng)態(tài)地控制電壓輸入，調(diào)整運(yùn)行頻率，減少芯片功耗，十分適用于移動(dòng)產(chǎn)品的設(shè)計(jì)。

２００２年底，ＡＤ公司在中國開始大規(guī)模推廣Ｂｌａｃｋｆｉｎ系列的ＤＳＰ，２１５３５成為該系列的旗艦產(chǎn)品。由于該ＤＳＰ推出時(shí)間不長，相關(guān)文獻(xiàn)幾乎沒有報(bào)道；而且，在許多接口性能方面，ＡＤ公司也沒有對(duì)其給出準(zhǔn)確的指標(biāo)。根據(jù)通常的設(shè)計(jì)經(jīng)驗(yàn)可知，新產(chǎn)品通常在某些方面沒有達(dá)到設(shè)計(jì)要求。筆者所設(shè)計(jì)的高速通信板數(shù)據(jù)交換速度必須達(dá)２０ＭＷｏｒｄ／ｓ以上，因此對(duì)該ＤＳＰ的高速通信必須進(jìn)行準(zhǔn)確仔細(xì)的評(píng)估和設(shè)計(jì)。

ＡＤＳＰ－２１５３５的內(nèi)存訪問支持Ｉ／Ｏ方式、內(nèi)存映射和多種ＤＭＡ方式，其中ＭｅｍＤＭＡ（ＭｅｍｏｒｙｔｏｍｅｍｏｒｙＤＭＡ）方式是快的一種并行通信方式。因此，筆者在設(shè)計(jì)時(shí)選擇了ＭｅｍＤＭＡ作為高速通信方式。由于２１５３５支持多種內(nèi)存，因此在設(shè)計(jì)ＭｅｍＤＭＡ?xí)r，必須對(duì)２１５３５的內(nèi)存管理有一個(gè)詳細(xì)的了解。

１ＡＤＳＰ－２１５３５的內(nèi)存管理

２１５３５的內(nèi)存管理十分強(qiáng)大。它把存儲(chǔ)器視為一個(gè)統(tǒng)一的４ＧＢ的地址空間，使用３２位地址。所有的資源，包括內(nèi)部存儲(chǔ)器、外部存儲(chǔ)器、ＰＣＩ地址空間和Ｉ／Ｏ控制寄存器，都具有獨(dú)立的地址空間。此地址空間的各部分存儲(chǔ)器按照分級(jí)結(jié)構(gòu)排列，以提供較高的性能價(jià)格比。一些快速、低延遲的存儲(chǔ)器（如Ｌ１）的位置接近處理器，而低成本低性能的存儲(chǔ)器遠(yuǎn)離。芯片內(nèi)部的３０８ＫＢＲＡＭ中，其中Ｌ１（緩存）５２ＫＢ，Ｌ２（二級(jí)緩存）２５６ＫＢ；外部地址訪問空間可以高達(dá)７６８ＭＢ，通過ＥＢＩＵ（ＥｘｔｅｒｎａｌＢｕｓＩｎｔｅｒｆａｃｅＵｎｉｔ，外部總線接口單元）進(jìn)行管理。ＥＢＩＵ支持多種內(nèi)存，如ＳＤＲＡＭ、ＳＲＡＭ、ＲＯＭ、ＥＰＲＯＭ、ＦＬＡＳＨ、ＦＩＦＯ等。內(nèi)存地址的具體配置空間如圖１所示。

Ｌ１作為ＤＳＰ的緩存，可以與ＤＳＰ的內(nèi)核一樣，運(yùn)行在３００Ｍｂｐｓ的高速上。它分為三部分：１６ＫＢ的ＩｎｓｔｒｕｃｔｉｏｎＲａｍ（指令存儲(chǔ)器）、，兩塊１６ＫＢ的ＤａｔａＲａｍ（數(shù)據(jù)存儲(chǔ)器）、４ＫＢ的ＳｃｒａｔｃｈｐａｄＲａｍ（中間結(jié)果緩存）。指令存儲(chǔ)器既可以作為ＳＲＡＭ，也可以配置為４路聯(lián)合設(shè)置的Ｃａｃｈｅ。數(shù)據(jù)存儲(chǔ)器能夠配置成雙路聯(lián)合設(shè)置的Ｃａｃｈｅ或者ＳＲＡＭ；中間結(jié)果緩存只能作為ＳＲＡＭ使用。指令緩存和數(shù)據(jù)緩存都可以通過ＤＭＡ方式灌入數(shù)據(jù)，但是對(duì)于中間結(jié)果緩存這種方式不能使用。

Ｌ２作為ＤＳＰ的二級(jí)緩存，是一個(gè)統(tǒng)一的指令和數(shù)據(jù)存儲(chǔ)器，能夠根據(jù)系統(tǒng)設(shè)計(jì)要求同時(shí)存放代碼和數(shù)據(jù)。Ｌ２具有ＤＳＰ同樣的帶寬，但是延遲時(shí)間較長，訪問Ｌ２單個(gè)獨(dú)立的地址時(shí)系統(tǒng)需要經(jīng)過７個(gè)周期的延時(shí)，這時(shí)它的訪問速度在４２．８Ｍｂｐｓ左右。所以如果程序比較大，必須在Ｌ２中編寫程序時(shí)，通常將Ｌ１配置為Ｌ２的Ｃａｃｈｅ，這樣，速度可以大大加快。

２１５３５支持的片外存儲(chǔ)器種類很多，值得一提的是它的ＳＤＲＡＭ控制器。２１５３５集成的ＳＤＲＡＭ控制器能夠以ｆＳＣＬＫ（系統(tǒng)時(shí)鐘，為時(shí)鐘的若干分頻）的速度，與多達(dá)４個(gè)Ｂａｎｋ的工業(yè)標(biāo)準(zhǔn)ＳＤＲＡＭ或者ＤＩＭＭ接口。每個(gè)Ｂａｎｋ可以配置為１６ＭＢ～１２８ＭＢ的存儲(chǔ)器，符合ＰＣ１３３ＳＤＲＡＭ的標(biāo)準(zhǔn)。

存儲(chǔ)器的ＤＭＡ控制器提供高帶寬的數(shù)據(jù)傳輸能力，它能夠在內(nèi)部Ｌ１／Ｌ２存儲(chǔ)器和外部存儲(chǔ)器（包括ＰＣＩ存儲(chǔ)空間）之間執(zhí)行代碼或者數(shù)據(jù)的塊傳輸。

２ＤＭＡ寄存器的配置

為了描述ＭｅｍＤＭＡ序列，ＤＭＡ控制器使用一套名為描述子塊（Ｄｅｓｃｒｉｐｔｏｒ）的參數(shù)。當(dāng)需要后繼的ＤＭＡ序列時(shí)，這些描述子塊被鏈接起來。這樣，一個(gè)ＤＭＡ序列完成時(shí)能夠自動(dòng)初始化下一個(gè)序列，并將其啟動(dòng)。如果不需啟動(dòng)下一個(gè)序列，只要將其指向一個(gè)內(nèi)容為０的地址空間即可。如果下鏈接指向原描述子塊，則ＤＭＡ完成后暫停。為訪問整個(gè)ＡＤＳＰ－２１５３５的地址空間，源地址和目的地址描述子塊采用了全３２位地址的基指針。兩個(gè)描述子塊均為５個(gè)字的連續(xù)空間，需要注意的是該連續(xù)空間必須定義在Ｌ２范圍內(nèi)。描述子塊內(nèi)包含的內(nèi)容如圖２所示。

ＭｅｍＤＭＡ規(guī)定，描述子塊所在的首地址必須傳入相關(guān)的寄存器。描述子塊首地址的高１６位裝入ＤＭＡ＿ＤＢＰ寄存器（ＤＭＡＤｅｓｃｒｉｐｔｏｒＢａｓｅＰｏｉｎｔｅｒＲｅｇｉｓｔｅｒ，ＤＭＡ描述子塊基地址寄存器）內(nèi)。由于該寄存器嚴(yán)格限定必須在０ｘＦ０００～０ｘＦ００３，這就限定了源和目的地址描述子塊只能定義在Ｌ２存儲(chǔ)器內(nèi)，并且高１６位地址相同。

描述子塊首地址的低１６位放在兩個(gè)寄存器中，源地址描述子塊低１６位裝入ＭＤＳ＿ＤＮＤ寄存器（ＳｏｕｒｃｅＭｅｍｏｒｙＤＭＡＮｅｘｔＤｅｓｃｒｉｐｔｏｒＰｏｉｎｔｅｒＲｅｇｉｓｔｅｒ，ＤＭＡ源地址下一個(gè)描述子塊寄存器），而目的地址描述子塊低１６位裝入ＭＤＤ＿ＤＮＤ寄存器（ＤｅｓｔｉｎａｔｉｏｎＭｅｍｏｒｙＤＭＡＮｅｘｔＤｅｓｃｒｉｐｔｏｒＰｏｉｎｔｅｒＲｅｇｉｓｔｅｒ，ＤＭＡ目的地址下一個(gè)描述子塊寄存器）。其說明如圖３所示。

在描述子塊的地址傳入相應(yīng)寄存器后，后面的四項(xiàng)先配置，然后設(shè)置項(xiàng)。也就是對(duì)管理ＤＭＡ啟動(dòng)參數(shù)的寄存器進(jìn)行參數(shù)配置。兩個(gè)配置寄存器的詳細(xì)內(nèi)容如圖４所示。例如當(dāng)目的地址寄存器為０ｘ８００３，源地址寄存器為０ｘ８００１時(shí)，傳輸?shù)臄?shù)據(jù)總長＝ＤＭＡ傳輸?shù)拈L度×字。需要注意的是，雖然此時(shí)傳輸以１６位（字長）傳輸，但ＤＭＡ的帶寬是３２位，剩下的帶寬資源將被浪費(fèi)。８位傳輸時(shí)，帶寬資源利用率更低。

下面，以一個(gè)具體的３２位ＤＭＡ例子說明上面的描述子塊和多個(gè)寄存器的使用方法。

圖4DMA源地址和目的地址配置寄存器

３３２位ＤＭＡ的例程

Ｒ０．Ｈ＝０ｘ８００９／／ＤＭＡ源配置字，設(shè)置為３２位傳輸

Ｒ０．Ｌ＝０ｘ８００／／ＤＭＡ長度

Ｒ１．Ｌ＝０ｘ２０００／／ＤＭＡ源地址低１６位

Ｒ１．Ｈ＝０ｘｆ０００／／ＤＭＡ源地址高１６位，這里指向Ｌ２

Ｒ２．Ｌ＝ＲＡＭ＿ＲＥＡＤ／／ＤＭＡ源描述子塊首地址

低十六位，ＤＭＡ讀

Ｒ２．Ｈ＝０ｘ８００ｂ／／ＤＭＡ目的配置字，設(shè)置為３２位傳輸

Ｒ３．Ｌ＝０ｘ００００／／ＤＭＡ目的地址低１６位

Ｒ３．Ｈ＝０ｘｆｆ９０／／ＤＭＡ目的地址高１６位，這里指向

Ｌ１數(shù)據(jù)存儲(chǔ)器－ＢａｎｋＢ

Ｒ４．Ｌ＝ＲＡＭ＿ＷＲＩＴＥ／／ＤＭＡ目的描述子塊首地址低

十六位，ＤＭＡ寫

Ｐ０．Ｌ＝ＲＡＭ＿ＲＥＡＤ／／將３２位的源描述子塊的地址

載入Ｐ０

Ｐ０．Ｈ＝ＲＡＭ＿ＲＥＡＤ

Ｐ１．Ｌ＝ＲＡＭ＿ＷＲＩＴＥ／／將３２位的目的描述子塊的地

址載入Ｐ１

Ｐ１．Ｈ＝ＲＡＭ＿ＷＲＩＴＥ

ＷＰ０＋０ｘ２＝Ｒ０／／將ＤＭＡ長度寫入源描述塊第

二個(gè)字中

Ｐ０＋０ｘ４＝Ｒ１／／將ＤＭＡ的３２位源起始地址

寫入源描述塊第三第四個(gè)字中

ＷＰ０＋０ｘ８＝Ｒ２．Ｌ／／將下一個(gè)源描述子塊的地址

寫入源描述塊第五個(gè)字中

ＷＰ１＋０ｘ２＝Ｒ０／／將ＤＭＡ長度寫入目的描述塊

第二個(gè)字中

Ｐ１＋０ｘ４＝Ｒ３／／將ＤＭＡ的３２位目的起始地址

寫入目的描述塊第三第四個(gè)字中

ＷＰ１＋０ｘ８＝Ｒ４／／將下一個(gè)目的描述子塊的地

址寫入目的描述塊第五個(gè)字中

ＷＰ０＝Ｒ０．Ｈ／／將ＤＭＡ源配置字寫入源描述

塊個(gè)字中

ＷＰ１＝Ｒ２．Ｈ／／將ＤＭＡ目的配置字寫入目的

描述塊個(gè)字中

Ｒ６＝Ｐ０／／將Ｐ０的值同時(shí)存在Ｒ６內(nèi)

Ｐ２．Ｌ＝０ｘ３９０Ａ／／將ＤＭＡ源描述子塊配置寄存

器的地址傳給Ｐ２

Ｐ２．Ｈ＝０ｘＦＦＣ０

ＷＰ２＝Ｒ６．Ｌ／／將ＤＭＡ源描述子塊所在地址

的低１６位傳給Ｐ２指向的地方Ｐ３．Ｌ＝０ｘ４８８０／／將描述子塊基地址寄存器的

地址傳給Ｐ３

Ｐ３．Ｈ＝０ｘＦＦＣ０

ＷＰ３＝Ｒ６．Ｈ／／將ＤＭＡ源描述子塊所在地址

的高１６位傳給基地址寄存器

Ｐ４．Ｌ＝０ｘ３８０Ａ

Ｐ４．Ｈ＝０ｘＦＦＣ０／／將ＤＭＡ目的描述子塊配置寄

存器的地址傳給Ｐ４

Ｒ６＝Ｐ１／／將Ｐ１的值轉(zhuǎn)存到Ｒ６

ＷＰ４＝Ｒ６．Ｌ／／將目的描述子塊所在地址的

低１６位傳給配置目的地址寄存器

Ｐ５．Ｌ＝０ｘ３９０２

Ｐ５．Ｈ＝０ｘＦＦＣ０／／將ＤＭＡ源地址配置寄存器所

在地址傳給Ｐ５

Ｒ６＝ＷＰ５

ＢＩＴＳＥＴＲ６０／／設(shè)置Ｒ６的位為１，表示

準(zhǔn)備啟動(dòng)讀ＤＭＡ

Ｉ０．Ｌ＝０ｘ３８０２

Ｉ０．Ｈ＝０ｘＦＦＣ０／／將ＤＭＡ目的地址配置寄存器

的地址傳給Ｉ０

Ｒ７．Ｌ＝ＷＩ０

ＢＩＴＳＥＴＲ７０／／設(shè)置Ｒ７的位為１，表示

準(zhǔn)備啟動(dòng)寫ＤＭＡ

ＷＰ５＝Ｒ６／／將Ｒ６和Ｒ７的低１６位寫入

兩個(gè)配置寄存器中，真正啟動(dòng)ＤＭＡ

ＷＩ０＝Ｒ７．Ｌ

ＤＭＡ＿ＷＡＩＴ／／等待ＤＭＡ結(jié)束

Ｒ６＝ＷＰ１／／根據(jù)寫描述子塊個(gè)字的

位判斷描述子塊的所有權(quán)

ｃｃ＝ｂｉｔｔｓｔＲ６１５

ＩＦｃｃＪＵＭＰＤＭＡ＿ＷＡＩＴ／／如果為１，表示還在ＤＭＡ

狀態(tài)，繼續(xù)判斷，等待

ＲＴＳ

．ａｌｉｇｎ４／／在Ｌ２空間范圍內(nèi)定義兩個(gè)

描述子塊，要求４個(gè)字節(jié)對(duì)齊

．ＢＹＴＥ２ＲＡＭ＿ＲＥＡＤ５

．ａｌｉｇｎ４

．ＢＹＴＥ２ＲＡＭ＿ＷＲＩＴＥ５

值得注意的是，在上述ＤＭＡ例程中，筆者使用了查詢等待方式，但中間完全可以插入其他指令，例如ＤＳＰ還可以同時(shí)作雙乘加和兩次３２位取數(shù)。只要不訪問正在ＤＭＡ讀寫的地址區(qū)域，沒有任何影響。這意味著，在系統(tǒng)ＤＭＡ的同時(shí)，ＤＳＰ可以同時(shí)進(jìn)行其他操作，這一點(diǎn)對(duì)于提高ＤＳＰ的效率至關(guān)重要。

４各種內(nèi)存空間的ＤＭＡ訪問指標(biāo)測試及分析

根據(jù)以上配置，筆者對(duì)ＡＤＳＰ－２１５３５的ＤＭＡ性能進(jìn)行了比較詳盡的測試。測試數(shù)據(jù)如表１所示。

表121535的DMA實(shí)測數(shù)據(jù)

源地址目的地址DMA長度（雙字）周期數(shù)（個(gè)）速度（雙字/秒）L2L140964361528.2ML2SDRAM81925487844.8ML2L281926673736.8ML1L140966416419.1ML1SDRAM40963989130.8ML1L240965266123.3MSDRAML140962862542.9MSDRAMSDRAM40966566818.7MSDRAML281925231446.9M注：測試環(huán)境-DSP時(shí)鐘300MHz，系統(tǒng)時(shí)鐘120MHz，SDRAM為PC133標(biāo)準(zhǔn)。樣本采樣：各15次