移位寄放器模塊功能測(cè)試2023

本文格式為Word版，下載可任意編輯——移位寄放器模塊功能測(cè)試2023

數(shù)字規(guī)律與數(shù)字系統(tǒng)試驗(yàn)

試驗(yàn)五：移位寄放器功能測(cè)試及設(shè)計(jì)

試驗(yàn)?zāi)康?/p>

學(xué)習(xí)移位寄放器的工作原理；把握移位寄放器的功能的測(cè)試方法。把握移位寄放器Verilog語言實(shí)現(xiàn)法。

移位寄放器的規(guī)律功能及測(cè)試

試驗(yàn)原理移位寄放器

移位寄放器是一種具有移位功能的寄放器，是指寄放器中所存的代碼能夠在移位脈沖的作用下依次左移或右移。既能左移又能右移的移位寄放器稱為雙向移位寄放器，只需要改變左、右移的控制信號(hào)便可實(shí)現(xiàn)雙向移位。

移位寄放器的規(guī)律功能及測(cè)試

試驗(yàn)原理試驗(yàn)原理-74LS194芯片介紹A、B、C、D為并行輸入端；QA、QB、QC、QD為并行輸出端；SR為右移串行輸入端，SL為左移串行輸入端；S1、S0為操作模式控制端；CR為異步清零端；CP為時(shí)鐘脈沖輸入端。

移位寄放器的規(guī)律功能及測(cè)試

試驗(yàn)原理74LS194的使用方法74LS194有5種不同操作模式：清零、左移、右移、置數(shù)以及保持。S1、S0和CR端的控制作用如下表所示。

操作123

輸入

輸出

復(fù)位控制串入CLRS1S0SLSR011XX1001XX10110111

DCBA010101010101

時(shí)鐘CLOCKX↑↑

QAQBQCQD0000

功能描述清零左移右移

{QBQCQD(SL)}(n){(SR)QAQBQC}(n)

45

11

1100

XXXX

01010101

↑↑

ABCD{QAQBQCQD}(n)

置數(shù)保持

移位寄放器的規(guī)律功能及測(cè)試

試驗(yàn)內(nèi)容1.測(cè)試移位寄放器模塊74194的規(guī)律功能(1)新建原理圖文件Test_74194.bdf;如下圖

移位寄放器的規(guī)律功能及測(cè)試

試驗(yàn)內(nèi)容(2)編譯；建立波形文件；仿真；填表。

操作12345

輸入

輸出

復(fù)位CLR01111

控制S1S0XX10110100

串入SLSR1111111111

ABCD01010101010101010101

時(shí)鐘CLOCKX↑↑↑↑

QAQBQCQD

功能描述

移位寄放器的規(guī)律功能及測(cè)試

試驗(yàn)內(nèi)容

2、右移位寄放器的Verilog程序for(i=0;i3;i=i+1)q[i+1]=q[i];endendendmodule

modulelsr4(q,d,clk,cr);inputd,clk,cr;outputq;reg[0:3]q;integeri;

always@(posedgeclk)beginif(!cr)//假使cr等于零q=0;elsebeginq[0]=d;

移位寄放器的規(guī)律功能及測(cè)試

試驗(yàn)內(nèi)容

右移位寄放器的Verilog程序-仿真程序

移位寄放器的規(guī)律功能及測(cè)試

Verilog語言日積月累

循環(huán)語句：for(i=0;i3;i=i+1)注意：沒有end結(jié)尾循環(huán)語句還有：forever;repeat;while語句。整型數(shù)定義關(guān)鍵字：integer;

移位寄放器的規(guī)律功能及測(cè)試

試驗(yàn)測(cè)試內(nèi)容試驗(yàn)步驟：(1)新建項(xiàng)目或開啟項(xiàng)目--*.qpf(2)新建Verilog文件--*.V(3)編譯；建仿真波形文件--*.vwf;(4)分派管腳:為輸入輸出信號(hào)分析管腳，編譯，生成_*.sof文件，下載。

移位寄放器的規(guī)律功能及測(cè)試

試驗(yàn)內(nèi)容測(cè)試表格操作1234輸入輸出

復(fù)位cr01

11

dX111

時(shí)鐘clkX↑↑↑

QAQBQCQD

5

1

1

↑

移位寄放器的規(guī)律功能及測(cè)試

試驗(yàn)內(nèi)容思考題用74