半導(dǎo)體工藝基礎(chǔ)第九章續(xù)表面鈍化

半導(dǎo)體工藝基礎(chǔ)第九章續(xù)表面鈍化第1頁，共35頁，2023年，2月20日，星期三§9.1概述一、鈍化膜及介質(zhì)膜的重要性和作用1、改善半導(dǎo)體器件和集成電路參數(shù)2、增強(qiáng)器件的穩(wěn)定性和可靠性二次鈍化可強(qiáng)化器件的密封性，屏蔽外界雜質(zhì)、離子電荷、水汽等對器件的有害影響。3、提高器件的封裝成品率鈍化層為劃片、裝架、鍵合等后道工藝處理提供表面的機(jī)械保護(hù)。4、其它作用鈍化膜及介質(zhì)膜還可兼作表面及多層布線的絕緣層。第2頁，共35頁，2023年，2月20日，星期三二、對鈍化膜及介質(zhì)膜性質(zhì)的一般要求1、電氣性能要求（1）絕緣性能好。介電強(qiáng)度應(yīng)大于5MV/cm；（2）介電常數(shù)小。除了作MOS電容等電容介質(zhì)外，介電常數(shù)愈小，容性負(fù)載則愈小。（3）能滲透氫。器件制作過程中，硅表面易產(chǎn)生界面態(tài)，經(jīng)H2退火處理可消除。（4）離子可控。在做柵介質(zhì)時，希望能對正電荷或負(fù)電荷進(jìn)行有效控制，以便制作耗盡型或增強(qiáng)型器件。（5）良好的抗輻射。防止或盡量減小輻射后氧化物電荷或表面能態(tài)的產(chǎn)生，提高器件的穩(wěn)定性和抗干擾能力。第3頁，共35頁，2023年，2月20日，星期三2、對材料物理性質(zhì)的要求（1）低的內(nèi)應(yīng)力。高的張應(yīng)力會使薄膜產(chǎn)生裂紋，高的壓應(yīng)力使硅襯底翹曲變形。（2）高度的結(jié)構(gòu)完整性。針孔缺陷或小丘生長會有造成漏電、短路、斷路、給光刻造成困難等技術(shù)問題。（3）良好的粘附性。對Si、金屬等均有良好的粘附性。3、對材料工藝化學(xué)性質(zhì)的要求（1）有良好的淀積性質(zhì)，有均勻的膜厚和臺階覆蓋性能，適于批量生產(chǎn)。（2）便于圖形制作。能與光刻，特別是細(xì)線條光刻相容；應(yīng)有良好的腐蝕特性，包括能進(jìn)行各向異性腐蝕，與襯底有良好的選擇性。（3）可靠性好。包括可控的化學(xué)組分，高的純度，良好的抗?jié)裥?，不對金屬產(chǎn)生腐蝕等。第4頁，共35頁，2023年，2月20日，星期三三、鈍化膜及介質(zhì)膜的種類鈍化膜及介質(zhì)膜可分為無機(jī)玻璃及有機(jī)高分子兩大類。無機(jī)玻璃氧化物SiO2,Al2O3,TiO2,ZrO2,Fe2O3,SixOy(SIPOS)硅酸鹽PSG,BSG,BPSG氮化物Si3N4,SixNyH,BN,AlN,GaN氫化物a-Si:H有機(jī)高分子合成樹脂聚酰亞胺類，聚硅氧烷類合成橡膠硅酮橡膠第5頁，共35頁，2023年，2月20日，星期三§9.2Si-SiO2系統(tǒng)一、SiO2膜在半導(dǎo)體器件中的主要用途1、SiO2膜用作選擇擴(kuò)散掩膜利用SiO2對磷、硼、砷等雜質(zhì)較強(qiáng)的掩蔽能力，通過在硅上的二氧化硅層窗口區(qū)向硅中擴(kuò)散雜質(zhì)，可形成PN結(jié)。2、SiO2膜用作器件表面保護(hù)層和鈍化層（1）熱生長SiO2電阻率在1015.cm以上，介電強(qiáng)度不低于5106V/cm,具有良好的絕緣性能，作表面一次鈍化；（2）芯片金屬布線完成后，用CVD-SiO2作器件的二次鈍化，其工藝溫度不能超過布線金屬與硅的合金溫度。3、作器件中的絕緣介質(zhì)（隔離、絕緣柵、多層布線絕緣、電容介質(zhì)等）4、離子注入中用作掩蔽層及緩沖介質(zhì)層第6頁，共35頁，2023年，2月20日，星期三二、Si-SiO2系統(tǒng)中的電荷1、可動離子電荷Qm常規(guī)生長的熱氧化SiO2中一般存在著1012~1014cm-2的可動正離子，由堿金屬離子及氫離子所引起，其中以Na+的影響最大。Na+來源豐富且SiO2幾乎不防Na+，Na+在SiO2的擴(kuò)散系數(shù)和遷移率都很大。在氧化膜生長過程中，Na+傾向于在SiO2表面附近積累，在一定溫度和偏壓下，可在SiO2層中移動，對器件的穩(wěn)定性影響較大。

第7頁，共35頁，2023年，2月20日，星期三（1）來源：任何工藝中（氧化的石英爐管、蒸發(fā)電極等）或材料、試劑和氣氛均可引入可動離子的沾污。（2）影響：可動正離子使硅表面趨于N型，導(dǎo)致MOS器件的閾值電壓不穩(wěn)定；導(dǎo)致NPN晶體管漏電流增大，電流放大系數(shù)減小。（3）控制可動電荷的方法（a）采用高潔凈的工藝，采用高純?nèi)ルx子水，MOS級的試劑，超純氣體，高純石英系統(tǒng)和器皿，鉭絲蒸發(fā)和自動化操作等。（b）磷處理，形成PSG-SiO2以吸除、鈍化SiO2中的Na+。（c）采用摻氯氧化，以減小Na+沾污，并可起鈍化Na+的作用。第8頁，共35頁，2023年，2月20日，星期三2、Si-SiO2界面陷阱電荷Qit（界面態(tài)）指存在于Si-SiO2界面，能帶處于硅禁帶中，可以與價帶或?qū)Ы粨Q電荷的那些陷阱能級或能量狀態(tài)。靠近禁帶中心的界面態(tài)可作為復(fù)合中心或產(chǎn)生中心，靠近價帶或?qū)У目勺鳛橄葳濉＝缑嫦葳咫姾煽梢詭д娀蜇?fù)電，也可以呈中性。第9頁，共35頁，2023年，2月20日，星期三（1）來源：由氧化過程中的Si/SiO2界面處的結(jié)構(gòu)缺陷（如圖中的懸掛鍵、三價鍵）、界面附近氧化層中荷電離子的庫侖勢、Si/SiO2界面附近半導(dǎo)體中的雜質(zhì)（如Cu、Fe等）。（2）影響：界面陷阱電荷影響MOS器件的閾值電壓、減小MOS器件溝道的載流子遷移率，影響MOS器件的跨導(dǎo)；增大雙極晶體管的結(jié)噪聲和漏電，影響擊穿特性。（3）控制界面陷阱電荷的方法（a）界面陷阱密度與晶向有關(guān)：(111)>(110)>(100)，因此MOS集成電路多采用(100)晶向（有較高的載流子表面遷移率）；而雙極型集成電路多選用(111)晶向。（b）低溫、惰性氣體退火：純H2或N2-H2氣體在400~500℃退火處理，可使界面陷阱電荷降低2~3數(shù)量級。原因是氫在退火中與懸掛鍵結(jié)合，從而減少界面態(tài)。（c）采用含氯氧化，可將界面陷阱電荷密度有效控制在1010/cm2數(shù)量級。第10頁，共35頁，2023年，2月20日，星期三3、氧化物固定正電荷Qf固定正電荷存在于SiO2中離Si-SiO2界面約20?范圍內(nèi)。（1）來源：由氧化過程中過剩硅（或氧空位）引起，其密度與氧化溫度、氧化氣氛、冷卻條件和退火處理有關(guān)。（2）影響：因Qf是正電荷，將使P溝MOS器件的閾值增加，N道MOS器件的閾值降低；減小溝道載流子遷移率，影響MOS器件的跨導(dǎo)；增大雙極晶體管的噪聲和漏電，影響擊穿特性。（3）控制氧化物固定正電荷的方法（a）氧化物固定正電荷與晶向有關(guān)：(111)>(110)>(100)，因此MOS集成電路多采用(100)晶向。（b）氧化溫度愈高，氧擴(kuò)散愈快，氧空位愈少；氧化速率愈大時，氧空位愈多，固定電荷面密度愈大。采用高溫干氧氧化有助于降低Qf。（c）采用含氯氧化可降低Qf。第11頁，共35頁，2023年，2月20日，星期三4、氧化物陷阱電荷Qot氧化物中被陷住的電子或空穴。（1）來源：電離輻射（電子束蒸發(fā)、離子注入、濺射等工藝引起）、熱電子注入或雪崩注入。（2）影響：對MOS器件的跨導(dǎo)和溝道電導(dǎo)產(chǎn)生較大的影響，使閾值電壓向負(fù)方向移動。（3）控制氧化物陷阱電荷的方法（a）選擇適當(dāng)?shù)难趸に嚄l件以改善SiO2結(jié)構(gòu)，使Si-O-Si鍵不易被打破。常用1000℃干氧氧化。（b）制備非常純的SiO2，以消除雜質(zhì)陷阱中心。（c）在惰性氣體中進(jìn)行低溫退火（300℃以上）可以減小電離輻射陷阱。（d）采用對輻照不靈敏的鈍化層（如Al2O3、Si3N4等）。第12頁，共35頁，2023年，2月20日，星期三三、Si-SiO2系統(tǒng)中的電荷對器件性能的影響在Si-SiO2系統(tǒng)中的正電荷以及Si熱氧化過程中雜質(zhì)再分布現(xiàn)象（Si表面磷多或硼少）均導(dǎo)致Si表面存在著N型化的趨勢。Si-SiO2系統(tǒng)中的正電荷將引起半導(dǎo)體表面的能帶彎曲，在P型半導(dǎo)體表面形成耗盡層或反型層,在N型半導(dǎo)體表面形成積累層，而且界面態(tài)還是載流子的產(chǎn)生-復(fù)合中心。這些電荷嚴(yán)重影響器件的性能，包括MOS器件的閾值電壓、跨導(dǎo)、溝道電導(dǎo)；雙極器件中的反向漏電流、擊穿電壓、電流放大系數(shù)、1/f噪聲等特性。要消除Si-SiO2系統(tǒng)中的電荷及器件表面沾污對器件的影響，一是采用表面多次鈍化工藝，二是采用保護(hù)環(huán)和等位環(huán)等措施來減小其影響。第13頁，共35頁，2023年，2月20日，星期三第14頁，共35頁，2023年，2月20日，星期三第15頁，共35頁，2023年，2月20日，星期三晶體管的保護(hù)環(huán)和等位環(huán)第16頁，共35頁，2023年，2月20日，星期三式中，是單位面積的氧化層電容，d是氧化層厚度，Cox與柵壓V無關(guān)。CD是單位面積的半導(dǎo)體勢壘電容。對于確定的襯底摻雜濃度和氧化層厚度，CD是表面勢s（也是柵壓V）的函數(shù)。因此總電容C也是s的函數(shù)。

四、Si-SiO2結(jié)構(gòu)性質(zhì)的測試分析1、MOSC-V特性與Si-SiO2結(jié)構(gòu)性質(zhì)的關(guān)系理想MOS結(jié)構(gòu)假定：1）SiO2中不存在電荷與界面陷阱；2）金屬半導(dǎo)體功函數(shù)差為零。這種MOS電容為氧化層電容Cox和半導(dǎo)體勢壘電容CD的串聯(lián)。單位面積的MOS電容C為：第17頁，共35頁，2023年，2月20日，星期三（1）當(dāng)V<0時，硅表面附近的能帶上彎，表面空穴積累，在V<<0時，C=Cox；（2）當(dāng)V=0時，S=0，能帶平直，C=CFB（平帶電容）；（3）當(dāng)V>0時，能帶下彎，表面空穴耗盡，勢壘電容隨柵壓增加而下降，因而總電容C也隨V下降。W是耗盡層寬度，其與表面勢的關(guān)系為：。當(dāng)V增加到使SB（費米勢），半導(dǎo)體表面反型，電容隨偏壓的變化開始分散：（a）當(dāng)信號頻率足夠低時，空間電荷區(qū)少子的產(chǎn)生跟得上信號變化，對電容有貢獻(xiàn)。MOS電容經(jīng)過最小值后隨柵壓而增加，在V>>0時，C=Cox，如圖中低頻曲線（a）。（b）當(dāng)信號頻率很高時，少子來不及產(chǎn)生，對電容沒有貢獻(xiàn)，耗盡層繼續(xù)隨V變寬，直到S2B，表面強(qiáng)反型。反型電荷對外電場的屏蔽作用使耗盡區(qū)達(dá)到最大值Wm不再變寬，MOS電容達(dá)到最小值。第18頁，共35頁，2023年，2月20日，星期三第19頁，共35頁，2023年，2月20日，星期三2、金屬功函數(shù)、氧化硅中電荷對C-V特性的影響第20頁，共35頁，2023年，2月20日，星期三§9.3主要的鈍化方法一、集成電路鈍化的一般步驟典型集成電路制造過程中至少包含三個鈍化工序步驟：1、襯底氧化層（特別是MOS集成電路中的柵氧化層）生長過程中的鈍化。通常采用含氯氧化，或HCl處理氧化石英管。2、襯底和金屬化層之間或多層金屬化層之間絕緣隔離氧化層的鈍化工藝。通常采用磷硅玻璃鈍化工藝，為降低回流溫度，有時采用硼磷硅玻璃鈍化。3、芯片的最終鈍化層。常采用SiO2+Si3N4(或Al2O3)或磷硅玻璃。其中，SiO2主要用作為Si3N4應(yīng)力緩解層。第21頁，共35頁，2023年，2月20日，星期三二、含氯氧化1、鈍化可動離子（1）鈍化效果與氯含量及氧化條件有關(guān)（a）HCl/O2濃度比達(dá)到3~4%時，可使Na+幾乎完全鈍化；（b）氧化溫度低于1050℃時，含氯氧化對可動離子的鈍化、收集作用消失；（c）含氯氧化對可動離子的鈍化作用僅在干氧氧化中存在，濕氧氧化中不存在。第22頁，共35頁，2023年，2月20日，星期三（2）鈍化Na+的機(jī)理（a）高溫過程中氯進(jìn)入SiO2，在Si/SiO2界面處與三價硅和過剩硅離子結(jié)合，以氯-硅-氧復(fù)合體結(jié)構(gòu)形式存在。

（b）當(dāng)Na+運(yùn)動到Si/SiO2界面時，氯-硅-氧復(fù)合體中的Cl-與Na+之間較強(qiáng)的庫侖力將Na+束縛在Cl-周圍，使Na+固定化和中性化，形成如下結(jié)構(gòu)：第23頁，共35頁，2023年，2月20日，星期三2、改善SiO2膜的擊穿特性SiO2中的擊穿機(jī)構(gòu)主要是隧道電流。Na+在Si/SiO2界面附近的聚積，將增強(qiáng)Si/SiO2界面區(qū)的電場強(qiáng)度，尤其是Na+分布的不均勻性，導(dǎo)致局部電場強(qiáng)度很大，使隧道電流增大以至擊穿。含氯氧化固定和中性化Na+，從而改善SiO2的擊穿特性。3、降低界面態(tài)密度和固定正電荷密度，減少氧化層錯，提高少子壽命。含氯氧化可以減小Si/SiO2界面的三價硅和過剩硅原子；含HCl和C2HCl3氧化中產(chǎn)生的具有高度活性的H+可以填充懸掛鍵；HCl和C2HCl3具有萃取Cu等重金屬雜質(zhì)的功能。第24頁，共35頁，2023年，2月20日，星期三三、磷硅玻璃（PSG）和硼磷硅玻璃（BPSG）鈍化1、PSG和BPSG的特點（1）PSG對Na+具有較強(qiáng)的捕集和阻擋作用；BPSG對Na+的阻擋作用比PSG強(qiáng)30~150倍。（2）PSG在1000℃左右的溫度下熔融回流，從而減小布線的臺階；BPSG的熔融回流溫度比PSG低100~200℃。2、PSG膜存在的缺點（1）PSG層的極化效應(yīng)PSG中的電偶極子在無外電場時是雜亂無章的。當(dāng)器件加偏壓時這些電偶極子沿外場形成整齊的排列，產(chǎn)生極化效應(yīng)，影響器件的穩(wěn)定性。PSG中磷濃度愈高，極化效應(yīng)愈嚴(yán)重。（2）PSG的吸潮性PSG的吸水性強(qiáng)。PSG中的磷易與水汽反應(yīng)生成磷酸而腐蝕鋁布線，加速器件的失效；膜的粘附性變壞，光刻易脫膠等。第25頁，共35頁，2023年，2月20日，星期三

PSG鈍化膜中磷含量不應(yīng)超過8%（P的重量百分?jǐn)?shù)），5%最佳；厚度不應(yīng)超過1m。PSG鈍化膜中磷含量過低會降低PSG膜對Na+的提取、固定和阻擋作用，鈍化效果不佳。3、BPSG膜中B、P含量各約4%，此時膜的極化效應(yīng)和吸潮能力最小，而吸雜和阻擋堿離子的能力均優(yōu)于PSG膜。4、PSG（BPSG）的制備采用氫化物作源的常壓低溫化學(xué)氣相淀積技術(shù)（LTCVD）生長PSG或BPSG。淀積完成后，還應(yīng)在N2或惰性氣體中，700~1000℃范圍內(nèi)處理5~15min。目的是提高膜的質(zhì)密度及抗蝕性。這個過程稱為增密。第26頁，共35頁，2023年，2月20日，星期三四、氮化硅（Si3N4）鈍化膜1、特點

（1）與SiO2相比具有如下優(yōu)點（a）對可動離子（如Na+）有非常強(qiáng)的阻擋能力。一般Na+在Si3N4中滲透深度僅為50?~100?。（b）結(jié)構(gòu)非常致密，氣體和水汽極難穿透，疏水性強(qiáng)，因此可大大提高器件的防潮性能。能掩蔽許多雜質(zhì)。（c）針孔密度非常低，且極硬而耐磨；（d）有極高的化學(xué)穩(wěn)定性。除能被HF酸和熱磷酸緩慢腐蝕外，其他的酸幾乎不能與它發(fā)生作用；（e）導(dǎo)熱性好，適宜作多層布線的絕緣層，便于管芯散熱；（f）絕緣性與抗擊穿性好，1000?Si3N4膜可耐110V電壓。（g）對電離輻射不靈敏，是很好的抗輻照的鈍化層。

第27頁，共35頁，2023年，2月20日，星期三（2）缺點Si3N4-Si結(jié)構(gòu)界面應(yīng)力大且界面態(tài)密度高，因此Si3N4不能完全取代SiO2。故一般采用Si3N4/SiO2復(fù)合結(jié)構(gòu)，Si3N4厚度一般低于2000?。

2、制備Si3N4的主要工藝技術(shù)采用以硅的氫化物和NH3作源的LPCVD或PECVD法。3、Si3N4膜的刻蝕（1）濕化學(xué)腐蝕法：熱磷酸溶液（160~180℃）可腐蝕掉Si3N4膜。（2）干法腐蝕法：等離子腐蝕法。第28頁，共35頁，2023年，2月20日，星期三4、Si3N4膜的應(yīng)用（1）利用Si3N4膜對水蒸氣和氧氣有較強(qiáng)的掩蔽能力，進(jìn)行局部氧化工藝和等平面隔離；（2）PECVD生長的Si3N4膜作為雙層布線的絕緣介質(zhì)；（3）利用Si3N4膜能有效地防止Na+沾污，并有良好的絕緣性能、較高的擊穿電壓和高度的化學(xué)穩(wěn)定性，以及抗輻照能力，常用于芯片最終的鈍化層。第29頁，共35頁，2023年，2月20日，星期三五、氧化鋁（Al2O3）鈍化膜1、與SiO2、Si3N4相比有如下優(yōu)點（1）抗輻射能力比SiO2、Si3N4強(qiáng)；（2）具有負(fù)電荷效應(yīng)，可得到正的平帶電壓，如用MAOS結(jié)構(gòu)，易制得N溝道增強(qiáng)性器件；（3）等平面陽極氧化生成的Al2O3鈍化膜，由于芯片表面平整，非常適合進(jìn)行多層布線；（4）Al2O3和Si3N4一樣對Na+的阻擋能力很強(qiáng)；（5）機(jī)械強(qiáng)度和硬度均高于SiO2（結(jié)晶Al2O3俗稱剛玉，硬度僅次于金剛石和碳化硅）。第30頁，共35頁，2023年，2月20日，星期三2、Al2O3的制備工藝（1）CVD法（三氯化鋁水解法）AlCl3室溫下為固體，必需加熱并恒溫使其升華成氣體，升華溫度100~150℃。（2）濺射法除采用Ar+O2作濺射氣氛（反應(yīng)濺射）或用高純Al2O3靶代替高純鋁靶（非反應(yīng)濺射）外，Al2O3膜濺射的原理、設(shè)備、操作步驟等均可參照第八章金屬薄膜的制備工藝。第31頁，共35頁，2023年，2月20日，星期三（3）電