02-數(shù)電實(shí)驗(yàn)報(bào)告

02-數(shù)電實(shí)驗(yàn)報(bào)告LtDPAGEPAGE4數(shù)字電子技術(shù)實(shí)驗(yàn)報(bào)告（二）學(xué)院：大數(shù)據(jù)與信息工程學(xué)院 專(zhuān)業(yè)：電子信息科學(xué)與技術(shù) 班級(jí)：姓名學(xué)號(hào)實(shí)驗(yàn)組實(shí)驗(yàn)時(shí)間2015年4月22日實(shí)驗(yàn)項(xiàng)目名稱(chēng)組合邏輯電路Ⅰ（半加器、全加器）實(shí)驗(yàn)?zāi)康?.掌握組合邏輯電路的功能測(cè)試。2.驗(yàn)證半加器和全加器的邏輯功能。3.學(xué)會(huì)二進(jìn)制數(shù)的運(yùn)算規(guī)律。二、實(shí)驗(yàn)儀器及材料1、實(shí)驗(yàn)儀器設(shè)備：雙蹤示波器、數(shù)字萬(wàn)用表、數(shù)字電路實(shí)驗(yàn)箱2器件74LS00二輸入端四與非門(mén)3片74LS86二輸入端四異或門(mén)1片74LS54四組輸入與或非門(mén)1片B0011輸出端Y0110Z0001Y=ABZ=A*B3.全加器組合電路的邏輯功能測(cè)試4.用異或門(mén)、與或非門(mén)、與非門(mén)組成的全加器電路的邏輯功能測(cè)試全加器電路可以用兩個(gè)半加器和兩個(gè)與門(mén)一個(gè)或門(mén)組成。在實(shí)驗(yàn)中，常用一片雙異或門(mén)、一片與或非門(mén)和一片與非門(mén)來(lái)實(shí)現(xiàn)。畫(huà)出用異或門(mén)、與或非門(mén)和非門(mén)實(shí)現(xiàn)全加器的邏輯電路圖，寫(xiě)出邏輯表達(dá)式。S=ABCC=B*C+A*C+A*B（2）找出異或門(mén)、與或非門(mén)和與非門(mén)器件按自己設(shè)計(jì)畫(huà)出的電路圖接線，注意：接線時(shí)與或非門(mén)中不用的與門(mén)輸入端應(yīng)該接地。（3）當(dāng)輸入端A1B1C1-1為下列情況時(shí)，測(cè)量S1和C1的邏輯狀態(tài)并填入表2.5。A1B1C1-1C1S1000

001001100011101000101011101011011111表2.5輸入端A100001111B100110011C1-101010101輸出端S100111100C100010111實(shí)驗(yàn)總結(jié)（回答實(shí)驗(yàn)最后的問(wèn)題）1.總結(jié)全加器卡諾圖的分析方法;根據(jù)全加器的真值表畫(huà)出全加器卡諾圖，根據(jù)卡諾圖化簡(jiǎn)邏輯表達(dá)式。2.試驗(yàn)中出現(xiàn)的問(wèn)題和解決的辦法：試驗(yàn)中缺少與門(mén)，和其他同學(xué)討論才明白，74