高速單端同步總線模塊中同步時鐘的設(shè)計(jì)方法

本文格式為Word版，下載可任意編輯——高速單端同步總線模塊中同步時鐘的設(shè)計(jì)方法

本文采用ADI公司的頻率合成器ADF4360-9BCPZ和AD9958BCPZ實(shí)現(xiàn)高精度、高切實(shí)度、高穩(wěn)定度、寬范圍的相位/幅度可調(diào)的同步時鐘電路設(shè)計(jì)。給出了同步時鐘電路框圖，細(xì)致論述了電路原理和寄放器的參數(shù)配置。該同步時鐘電路已應(yīng)用于最高速率133Mbps的高速單端同步總線模塊中，對多通道數(shù)據(jù)通信穩(wěn)當(dāng)性、抗干擾才能、通信速率等有顯著提高。

同步總線；同步時鐘；AD9958BCPZ

0引言

高速單端同步總線模塊主要用于實(shí)現(xiàn)多通道的單端同步總線的數(shù)據(jù)通信[1]。通道數(shù)目最大支持512個，速率最大支持133Mbps，采用可配置的原那么，支持?jǐn)?shù)據(jù)的發(fā)送和接收。在高速的數(shù)據(jù)發(fā)送與接收過程中，高精度、高切實(shí)度、高穩(wěn)定度、寬范圍的相位/幅度可調(diào)的同步采樣時鐘成為影響多通道數(shù)據(jù)通信穩(wěn)當(dāng)性、抗干擾才能、通信速率等的一個關(guān)鍵因素。

在數(shù)據(jù)通信過程中，現(xiàn)有方法獲取的同步采樣時鐘都是通過參考時鐘直接來產(chǎn)生[2]。從一個參考時鐘獲得多個不同采樣時鐘，會導(dǎo)致每個采集板上的相位同步?jīng)]有直接用采樣時鐘那樣精度高，并且穩(wěn)定性同樣沒有直接用采樣時鐘的高，直接影響了多通道數(shù)據(jù)通信的切實(shí)性和穩(wěn)定性。

本文提出了一種適用于高速單端同步總線模塊的同步時鐘設(shè)計(jì)方法，它基于ADI公司高性能、動態(tài)特性優(yōu)異、可雙路輸出的DDS芯片AD9958BCPZ[3-4]來實(shí)現(xiàn)。

1基于AD9958BCPZ的同步時鐘設(shè)計(jì)

圖1為基于AD9958BCPZ的同步時鐘產(chǎn)生電路實(shí)現(xiàn)框圖。

圖1基于AD9958BCPZ的同步時鐘產(chǎn)生電路實(shí)現(xiàn)圖

圖1中，基于AD9958BCPZ的同步時鐘設(shè)計(jì)方法主要包括精確參考時鐘的獲取、高性能同步時鐘的產(chǎn)生、同步時鐘的濾牽扯調(diào)理電路和FPGA操縱四個片面。

1.1精確參考時鐘的獲取

精確參考時鐘的獲取主要采用ADI公司的頻率合成器ADF4360-BCPZ和ONSemiconductor公司的高速PECL規(guī)律門電路MC100EPT20DTG共同來實(shí)現(xiàn)。

ADF4360-BCPZ有3個24位的寄放器R、C、N，其中寄放器R、N中的操縱字共同抉擇了VCO端輸出頻率，寄放器C抉擇了DIVOUT端的輸出模式。

VCO端輸出頻率公式為：

f■=B×f■R（1）

其中，fVCO是VCO端輸出頻率；fREFIN是外部參考輸入頻率，范圍10M-250MHz；R為14位分頻計(jì)數(shù)器，由寄放器R操縱，范圍為1-16383；B為13倍頻計(jì)數(shù)器，由寄放器N操縱，范圍為3-8191。

DIVOUT端選擇ACNTR/2OUT輸出模式下的輸出頻率為：

f■=（f■A）2（2）

其中，A為5位分頻計(jì)數(shù)器，由寄放器N操縱，范圍為2-31。

為了在DIVOUT端得到穩(wěn)定的25MHz時鐘，由公式（2）可知，VCO端輸出頻率務(wù)必為（50A）MHz，這里取A=2，即fVCO=100MHz。選擇鑒相頻率為200kHz，環(huán)路帶寬為10kHz，通過ADIsimPLL軟件仿真得R=50，即B=500，最終寄放器設(shè)置為R=0x3000C9，C=0x31A4，N=0x1F40A。

高速PECL規(guī)律門電路MC100EPT20DTG把ADF4360-BCPZ得到的穩(wěn)定的25MHz單端參考時鐘轉(zhuǎn)換為同頻率的差分信號，提高抗干擾才能，供給一個波形穩(wěn)定、明凈的得志頻率合成器AD9958BCPZ參考時鐘要求的頻率信號。

1.2同步時鐘發(fā)生

本文采用ADI公司的頻率合成器AD9958BCPZ來實(shí)現(xiàn)高性能同步時鐘的產(chǎn)生。AD9958BCPZ是一款高性能、動態(tài)特性優(yōu)異、可雙路輸出的DDS芯片，每路可單獨(dú)操縱頻率、相位/幅度；兩個通道之間有固定的同步性，可支持多個設(shè)備的同步，并且產(chǎn)生最高頻率為200MHz的雙路信號；具有32位頻率累加器、14位相位累加器、10位輸出幅度累加器等，可實(shí)現(xiàn)高精度、高切實(shí)度、高穩(wěn)定度、寬范圍的相位/幅度可調(diào)的同步采樣時鐘，其電路布局簡樸、通道間隔離度高、功耗小。

輸出信號頻率的計(jì)算公式為：

f■=（FTW）×f■2■（3）

其中，F(xiàn)TW為輸出信號的頻率操縱字，范圍為0-231。

輸出信號相位的計(jì)算公式為：

？漬=（POW）×360■2■（4）

其中，POW為輸出信號的相位操縱字，范圍為0-214。

輸出信號頻率的計(jì)算公式為：

A=（ACR）×V■2■（5）

其中，ACR為輸出信號的幅度操縱字，范圍為0-210，Vmax與外接電阻RSET有關(guān)。

選擇可編程串口操作模式為1位串行2線模式，串口操縱器能自動識別被訪問的寄放器字節(jié)地址；選擇雙通道；選擇先高位后低位的數(shù)據(jù)傳輸模式；通過公式（3）、（4）、（5）計(jì)算出輸出信號的頻率、相位、幅度操縱字。寄放器配置，使AD9958BCPZ輸出相位/幅度可調(diào)的1KHz-133MHz的頻率信號。寄放器設(shè)置為CSR=0xF0，F(xiàn)R1=0xCC0000，CFR=0x300，CFTW0=0x7FFFFFFF-0，CPOW0=0x3FFF-0，ACR=0x13FF-1000。

1.3輸出濾波器及對比器電路

濾波器及調(diào)理電路由陶瓷低通濾波器LFCN-180+和MAXIM公司的超高速軌跡對比器MAX999UK組成。

LFCN-180+有效濾除由相位截?cái)唷⑾辔?幅度量化誤差引起的AD9958BCPZ輸出頻率信號雜散，得到雜波抑制性能好的頻率信號。

AD9958BCPZ輸出的正弦波頻率信號經(jīng)過對比器MAX999UK轉(zhuǎn)化為方波，得到所需要的同步時鐘，同時MAX999UK也降低了頻率信號的輸出雜散。

1.4FPGA操縱

在本文中FPGA有以下3種主要作用：

1）產(chǎn)生標(biāo)準(zhǔn)的3線SPI讀寫時序?qū)DF4360-BCPZ的寄放器R、C、N舉行配置，使ADF4360-BCPZ穩(wěn)定鎖定，輸出穩(wěn)定精確的參考時鐘信號。

2）與上位機(jī)通信，接收上位機(jī)的命令字。

3）產(chǎn)生標(biāo)準(zhǔn)的3線SPI讀寫時序，按照接收到的命令字對AD9958BCPZ舉行配置，操縱輸出1kHz-133MHz的頻率信號。

2終止語

本文是一種高速單端同步總線模塊的同步時鐘設(shè)計(jì)方法，實(shí)現(xiàn)高精度、高切實(shí)度、高穩(wěn)定度、寬范圍的相位/幅度可調(diào)的同步時鐘的產(chǎn)生，頻率辨識率可以達(dá)成0.116Hz，相位操縱精度可以達(dá)成0.0220，使多通道數(shù)據(jù)通信更加高效切實(shí)。方法簡樸實(shí)用，同時簡化了電路繁雜程度和操縱流程，更重要的是便于調(diào)試，大大縮短了調(diào)試周期；加上AD9958BCPZ自身卓越的通道間隔離度、高達(dá)16階頻率/相位/幅度調(diào)制才能提高了信號的抗干擾才能，使相鄰信道的信號干擾降到最低，對多通道數(shù)據(jù)通信穩(wěn)當(dāng)性、抗干擾才能、通信速率等有顯著提高。

[1]張慶民，安琪，等.高速同步總線的時序設(shè)計(jì)[J].系統(tǒng)工程與電子技術(shù)，2000.Vol.22（11）.

[2]湯繼星.基于DSP的直接數(shù)字頻率合成（DDS）技術(shù)研究[D].南京理工大學(xué)，2022.

[3]趙云