微機(jī)系統(tǒng)詳解

微型計(jì)算機(jī)應(yīng)用技術(shù)

課程學(xué)習(xí)四川大學(xué)計(jì)算機(jī)學(xué)院歡迎光臨何賢江章節(jié)目錄計(jì)劃學(xué)時(shí)第1章微型計(jì)算機(jī)系統(tǒng)概述 2.52.1節(jié)微處理器的內(nèi)部結(jié)構(gòu) 0.5第4章微處理器外部特性 6第5章半導(dǎo)體存儲(chǔ)器及其接口 6第6章基本輸入輸出接口 6章節(jié)目錄（續(xù)）計(jì)劃學(xué)時(shí)第7章中斷控制接口 3第8章定時(shí)計(jì)數(shù)控制接口 9第9章DMA控制接口 3第10章并行接口 12第1章1.1.2微型計(jì)算機(jī)的應(yīng)用計(jì)算機(jī)應(yīng)用通常分成如下各個(gè)領(lǐng)域科學(xué)計(jì)算，數(shù)據(jù)處理，實(shí)時(shí)控制計(jì)算機(jī)輔助設(shè)計(jì)，人工智能，……由于微型計(jì)算機(jī)具有如下特點(diǎn)體積小、價(jià)格低工作可靠、使用方便、通用性強(qiáng)……所以，可以分為兩個(gè)主要應(yīng)用方向1.1.2微型計(jì)算機(jī)的應(yīng)用用于數(shù)值計(jì)算、數(shù)據(jù)處理及信息管理方向通用微機(jī)，例如：PC微機(jī)功能越強(qiáng)越好、使用越方便越好用于過程控制及智能化儀器儀表方向?qū)Ｓ梦C(jī)，例如：?jiǎn)纹瑱C(jī)、工控機(jī)可靠性高、實(shí)時(shí)性強(qiáng)程序相對(duì)簡(jiǎn)單、處理數(shù)據(jù)量小1.2微型計(jì)算機(jī)的系統(tǒng)組成運(yùn)算器

控制器寄存器組

內(nèi)存儲(chǔ)器總線輸入輸出接口電路外部設(shè)備軟件微處理器微型計(jì)算機(jī)微型計(jì)算機(jī)系統(tǒng)區(qū)別圖1.1微型計(jì)算機(jī)的系統(tǒng)組成控制總線CB數(shù)據(jù)總線DB地址總線AB系統(tǒng)總線形成處理器子系統(tǒng)I/O設(shè)備I/O接口存儲(chǔ)器系統(tǒng)總線BUS1.2.1微型計(jì)算機(jī)的硬件組成系統(tǒng)總線總線是指一組能夠?yàn)槎鄠€(gè)部件分時(shí)共享的信息傳輸線總線信號(hào)可分成三組地址總線AB：傳送地址信息數(shù)據(jù)總線DB：傳送數(shù)據(jù)信息控制總線CB

：傳送控制信息8088微處理器8087協(xié)處理器8288總線控制器I/O通道8259中斷控制器隨機(jī)存儲(chǔ)器RAM只讀存儲(chǔ)器ROM8253定時(shí)控制器8237DMA控制器8255并行接口控制總線數(shù)據(jù)總線地址總線地址鎖存器數(shù)據(jù)收發(fā)器揚(yáng)聲器接口8284時(shí)鐘發(fā)生器鍵盤接口系統(tǒng)配置開關(guān)1.3.2主機(jī)板組成8086/8微處理器結(jié)構(gòu)EUBIU2.1.28088/8086的功能結(jié)構(gòu)8088的內(nèi)部結(jié)構(gòu)從功能分成兩個(gè)單元總線接口單元BIU——管理8088與系統(tǒng)總線的接口，負(fù)責(zé)CPU對(duì)存儲(chǔ)器和外設(shè)進(jìn)行訪問執(zhí)行單元EU——負(fù)責(zé)指令的譯碼、執(zhí)行和數(shù)據(jù)的運(yùn)算第1章教學(xué)要求1.

了解微機(jī)發(fā)展概況、熟悉典型微處理器和微機(jī)系統(tǒng)；2.

明確微機(jī)兩個(gè)應(yīng)用方向、區(qū)別通用微機(jī)（PC機(jī)）和控制專用微機(jī)（單片機(jī)）；3.

了解微機(jī)的硬件組成，理解總線及其應(yīng)用特點(diǎn)、掌握地址、數(shù)據(jù)、控制總線的概念；第1章教學(xué)要求（續(xù)）4.

了解微處理器基本結(jié)構(gòu)、8088/8086的內(nèi)部功能結(jié)構(gòu)；5.復(fù)習(xí)匯編語(yǔ)言源程序格式。習(xí)題1（第18頁(yè)）——

1.21.41.51.8第4章第4章微處理器外部特性教學(xué)重點(diǎn)

最小組態(tài)下的基本引腳和總線形成最小組態(tài)下的總線時(shí)序

IBMPC總線2023/2/6178086的引腳圖12345678910111213141516171819204039383736353433323130292827262524232221

GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE*/S7MN/MX*RD*HOLD(RQ)*/GT0*)HLDA(RQ1*/GT1*)WR*(LOCK*)M/IO*(S2*

)DT/R*(S1*

)DEN*(S0*)ALEINTA*TEST*READYRESET80862023/2/6188088的引腳圖12345678910111213141516171819204039383736353433323130292827262524232221

GND

A14

A13

A12

A11

A10

A9

A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SS0*(HIGH)MN/MX*RD*HOLD(RQ)*/GT0*)HLDA(RQ1*/GT1*)WR*(LOCK*)M*/IO(S2*

)DT/R*(S1*

)DEN*(S0*

)ALEINTA*TEST*READYRESET80882023/2/6194.1.18088的兩種組態(tài)模式兩種組態(tài)構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng)最小組態(tài)模式構(gòu)成小規(guī)模的應(yīng)用系統(tǒng)8088本身提供所有的系統(tǒng)總線信號(hào)最大組態(tài)模式構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，例如可以接入數(shù)值協(xié)處理器80878088和總線控制器8288共同形成系統(tǒng)總線信號(hào)2023/2/6204.1.18088的兩種組態(tài)模式（續(xù)）兩種組態(tài)利用MN/MX*引腳區(qū)別MN/MX*接高電平為最小組態(tài)模式MN/MX*接低電平為最大組態(tài)模式2023/2/6214.18088的引腳信號(hào)和總線形成外部特性表現(xiàn)在其引腳信號(hào)上，學(xué)習(xí)時(shí)請(qǐng)?zhí)貏e關(guān)注以下幾個(gè)方面：⑴引腳的功能⑵信號(hào)的流向⑶有效電平⑷三態(tài)能力2023/2/622“引腳”小結(jié)CPU引腳是系統(tǒng)總線的基本信號(hào)可以分成三類信號(hào)：8位數(shù)據(jù)線：D0～D7

(8086:D0～D15)2023/2/623“引腳”小結(jié)CPU引腳是系統(tǒng)總線的基本信號(hào)可以分成三類信號(hào)：8位數(shù)據(jù)線：D0～D7(8086:D0～D15)20位地址線：A0～A192023/2/6244.1.3最小組態(tài)的總線形成AD7～AD0A15～A8A19/S6～A16/S3+5V8088ALE8282STB系統(tǒng)總線信號(hào)A19～A16A15～A8A7～A0D7～D0IO/M*RD*WR*8282STB8282STB8286TOE*MN/MX*IO/M*RD*WR*DT/R*DEN*OE*OE*OE*2023/2/6254.1.5最大組態(tài)的總線形成系統(tǒng)總線信號(hào)MEMR*MEMW*IOR*IOW*INTA*DMA應(yīng)答電路AENBRDAEN*AEN*CENA19～A12A11～A8A7～A0D7～D0AD7～AD0A11～A8A19/S6～A16/S3A15～A1274LS24574LS37374LS373GGG*DIR74LS2448088OE*8288DT/R*DENALES2*～S0*S2*～S0*MN/MX*OE*E*MRDC*AMTW*IORC*AIOWC*INTA*2023/2/6264.28088的總線時(shí)序時(shí)序（Timing）是指信號(hào)高低電平(有效或無效)變化及相互間的時(shí)間順序關(guān)系?？偩€時(shí)序描述CPU引腳如何實(shí)現(xiàn)總線操作2023/2/6274.28088的總線時(shí)序（續(xù)1）總線操作是指CPU通過總線對(duì)外的各種操作8088的總線操作主要有：存儲(chǔ)器讀、I/O讀操作存儲(chǔ)器寫、I/O寫操作中斷響應(yīng)操作總線請(qǐng)求及響應(yīng)操作CPU正在進(jìn)行內(nèi)部操作、并不進(jìn)行實(shí)際對(duì)外操作的空閑狀態(tài)Ti描述總線操作的微處理器時(shí)序有三級(jí)：指令周期→總線周期→時(shí)鐘周期2023/2/6284.28088的總線時(shí)序（續(xù)2）8088的基本總線周期需要4個(gè)時(shí)鐘周期4個(gè)時(shí)鐘周期編號(hào)為T1、T2、T3和T4總線周期中的時(shí)鐘周期也被稱作“T狀態(tài)”時(shí)鐘周期的時(shí)間長(zhǎng)度就是時(shí)鐘頻率的倒數(shù)當(dāng)需要延長(zhǎng)總線周期時(shí)需要插入等待狀態(tài)Tw2023/2/6294.28088的總線時(shí)序（續(xù)3）任何指令的取指階段都需要存儲(chǔ)器讀總線周期，讀取的內(nèi)容是指令代碼任何一條以存儲(chǔ)單元為源操作數(shù)的指令都將引起存儲(chǔ)器讀總線周期，任何一條以存儲(chǔ)單元為目的操作數(shù)的指令都將引起存儲(chǔ)器寫總線周期只有執(zhí)行IN指令才出現(xiàn)I/O讀總線周期，執(zhí)行OUT指令才出現(xiàn)I/O寫總線周期2023/2/6304.2.1最小組態(tài)的總線時(shí)序本節(jié)展開微處理器最基本的4種總線周期存儲(chǔ)器讀總線周期存儲(chǔ)器寫總線周期I/O讀總線周期I/O寫總線周期2023/2/631存儲(chǔ)器寫總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸出數(shù)據(jù)A19～A16S6～S3READY（高電平）IO/M*WR*2023/2/632I/O寫總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸出數(shù)據(jù)0000S6～S3READY（高電平）IO/M*WR*2023/2/633存儲(chǔ)器讀總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸入數(shù)據(jù)A19～A16S6～S3READY（高電平）IO/M*RD*2023/2/634I/O讀總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸入數(shù)據(jù)S6～S3READY（高電平）IO/M*RD*00002023/2/6354.2.2最大組態(tài)的寫總線時(shí)序111110T4T3T2T1A15～A8A19～A16S6～S3由8288產(chǎn)生ALES2*～S0*CLKA19/S6～A16/S3A15～A8DEN寫命令A(yù)D7～AD0A7～A0輸出數(shù)據(jù)DT/R*AMWTC*MWTC*2023/2/6364.2.2最大組態(tài)的讀總線時(shí)序111101A15～A8A19～A16S6～S3ALES2*～S0*CLKA19/S6～A16/S3A15～A8DEN由8288產(chǎn)生輸入數(shù)據(jù)A7～A0AD7～AD0T4T3T2T1DT/R*MRDC*第4章教學(xué)要求1.

了解8088的兩種組態(tài)形式；2.

掌握最小組態(tài)下的引腳定義、總線形成和總線時(shí)序；3.了解最大組態(tài)下的引腳定義、總線形成和總線時(shí)序；習(xí)題4

4.14.54.64.7第5章第5章半導(dǎo)體存儲(chǔ)器及其接口教學(xué)重點(diǎn)芯片SRAM2114和DRAM4116

芯片EPROM2764和EEPROM2817ASRAM、EPROM與CPU的連接5.1半導(dǎo)體存儲(chǔ)器概述除采用磁、光原理的輔存外，其它存儲(chǔ)器主要都是采用半導(dǎo)體存儲(chǔ)器本章介紹采用半導(dǎo)體存儲(chǔ)器及其組成主存的方法CPUCACHE主存（內(nèi)存）輔存（外存）圖5.1半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器只讀存儲(chǔ)器（ROM）隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）詳細(xì)展開，注意對(duì)比只讀存儲(chǔ)器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫FlashMemory（閃存）：能夠快速擦寫的EEPROM，但只能按塊（Block）擦除5.1.2半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地址寄存地址譯碼存儲(chǔ)體控制電路AB數(shù)據(jù)寄存讀寫電路DBOEWECS①存儲(chǔ)體每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)存儲(chǔ)容量與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：芯片的存儲(chǔ)容量＝2M×N＝存儲(chǔ)單元數(shù)×存儲(chǔ)單元的位數(shù)

M：芯片的地址線根數(shù)

N：芯片的數(shù)據(jù)線根數(shù)

②地址譯碼電路譯碼器A5A4A3A2A1A06301存儲(chǔ)單元64個(gè)單元行譯碼A2A1A0710列譯碼A3A4A501764個(gè)單元單譯碼雙譯碼SRAM芯片6264存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CS1*、CS2讀寫WE*、OE*功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615DRAM芯片4116存儲(chǔ)容量為16K×116個(gè)引腳：7根地址線A6～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC12345678161514131211109DRAM芯片2164存儲(chǔ)容量為64K×116個(gè)引腳：8根地址線A7～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A712345678161514131211109EPROM芯片2764存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE*編程PGM*讀寫OE*編程電壓VPP功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖EEPROM芯片2817A存儲(chǔ)容量為2K×828個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*狀態(tài)輸出RDY/BUSY*功能NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM芯片2864A存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*功能VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND123456789101112131428272625242322212019181716155.4半導(dǎo)體存儲(chǔ)器與CPU的連接這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口5.4.1存儲(chǔ)芯片與CPU的連接存儲(chǔ)芯片的數(shù)據(jù)線存儲(chǔ)芯片的地址線存儲(chǔ)芯片的片選端存儲(chǔ)芯片的讀寫控制線1.存儲(chǔ)芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足8根：一次不能從一個(gè)芯片中訪問到8位數(shù)據(jù)利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位這個(gè)擴(kuò)充方式簡(jiǎn)稱“位擴(kuò)充”演示位擴(kuò)充2114（1）A9～A0I/O4～I(xiàn)/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I(xiàn)/O1CECE2.存儲(chǔ)芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”3.存儲(chǔ)芯片片選端的譯碼存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量也就是擴(kuò)充了存儲(chǔ)器地址范圍進(jìn)行“地址擴(kuò)充”，需要利用存儲(chǔ)芯片的片選端對(duì)多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址這個(gè)尋址方法，主要通過將存儲(chǔ)芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實(shí)現(xiàn)這種擴(kuò)充簡(jiǎn)稱為“地址擴(kuò)充”或“字?jǐn)U充”地址擴(kuò)充（字?jǐn)U充）片選端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE譯碼器00000000010000000000片選端常有效A19～A15 A14～A0 全0～全1D7～D027256EPROMA14～A0CE地址重復(fù)一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)地址的現(xiàn)象原因：有些高位地址線沒有用、可任意使用地址：出現(xiàn)地址重復(fù)時(shí)，常選取其中既好用、又不沖突的一個(gè)“可用地址”例如：00000H～07FFFH選取的原則：高位地址全為0的地址⑴譯碼和譯碼器譯碼：將某個(gè)特定的“編碼輸入”翻譯為唯一“有效輸出”的過程譯碼電路可以使用門電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2:4譯碼器：74LS139常用的3:8譯碼器：74LS138常用的4:16譯碼器：74LS154⑵全譯碼所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼）采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多2）譯碼電路選用邏輯元件根據(jù)需要進(jìn)行組合。選用專用譯碼器：例如3~8譯碼器等2003-3四川大學(xué)計(jì)算機(jī)學(xué)院64

8086/8存儲(chǔ)器組織

1）尋址空間(20位地址線)

220＝1Mbytes的存儲(chǔ)器尋址空間

分段的概念

2）分段組織

段寄存器的16位值左移4位，得到的20位值加上16位的偏移量。

3）字與字節(jié)訪問

AD0

信號(hào)和BHE信號(hào)組合，選擇奇偶字節(jié)或字。

2003-3四川大學(xué)計(jì)算機(jī)學(xué)院65

8086存儲(chǔ)器組織2003-3四川大學(xué)計(jì)算機(jī)學(xué)院66

奇偶尋址

字節(jié)訪問偶地址字傳送2003-3四川大學(xué)計(jì)算機(jī)學(xué)院68

奇地址傳送字圖2003-3四川大學(xué)計(jì)算機(jī)學(xué)院69

第5章教學(xué)要求1.了解各類半導(dǎo)體存儲(chǔ)器的應(yīng)用特點(diǎn)；2.

熟悉半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)；3.理解SRAM讀寫原理、DRAM讀寫和刷新原理、EPROM和EEPROM工作方式第5章教學(xué)要求（續(xù)）4.掌握存儲(chǔ)芯片與CPU連接的方法，特別是片選端的處理；5.

了解存儲(chǔ)芯片與CPU連接的總線驅(qū)動(dòng)和時(shí)序配合問題。習(xí)題5

5.15.105.11思考題產(chǎn)生存儲(chǔ)器片選信號(hào)有哪幾種方式？各有什么特點(diǎn)？片選信號(hào)主要采用哪些譯碼方式？存儲(chǔ)芯片與CPU如何連接？應(yīng)該注意那些問題？8086存儲(chǔ)器如何組織？如何訪問字節(jié)數(shù)據(jù)（包括奇偶數(shù)據(jù)）？如何訪問字?jǐn)?shù)據(jù)？存儲(chǔ)器芯片內(nèi)部有那些譯碼方式?各有什么特點(diǎn)？2003-3四川大學(xué)計(jì)算機(jī)學(xué)院72

第6章第6章基本輸入輸出接口教學(xué)重點(diǎn)

I/O接口電路的典型結(jié)構(gòu)無條件傳送方式查詢傳送方式中斷工作過程6.1I/O接口概述（續(xù)1）什么是I/O接口（電路）？I/O接口是位于系統(tǒng)與外設(shè)間、用來協(xié)助完成數(shù)據(jù)傳送和控制任務(wù)的邏輯電路PC機(jī)系統(tǒng)板的可編程接口芯片、I/O總線槽的電路板（適配器）都是接口電路CPU接口電路I/O設(shè)備6.1.2I/O接口的典型結(jié)構(gòu)控制總線CB地址總線ABI/O接口電路數(shù)據(jù)控制狀態(tài)數(shù)據(jù)總線DBCPU外設(shè)控制寄存器狀態(tài)寄存器數(shù)據(jù)寄存器3.接口電路芯片的分類接口電路核心部分往往是一塊或數(shù)塊大規(guī)模集成電路芯片（接口芯片）：通用接口芯片面向外設(shè)的專用接口芯片4.接口電路的可編程性許多接口電路具有多種功能和工作方式，可以通過編程的方法選定其中一種接口需要進(jìn)行物理連接，還需要編寫接口軟件接口軟件有兩類：初始化程序段數(shù)據(jù)交換程序段6.1.3I/O端口的編址接口電路占用的I/O端口有兩類編排形式I/O端口單獨(dú)編址I/O端口與存儲(chǔ)器統(tǒng)一編址理解端口6.1.6數(shù)據(jù)傳送方式程序控制下的數(shù)據(jù)傳送——通過CPU執(zhí)行程序中的I/O指令來完成傳送，又分為：無條件傳送、查詢傳送、中斷傳送直接存儲(chǔ)器存?。―MA）——傳送請(qǐng)求由外設(shè)向DMA控制器（DMAC）提出，后者向CPU申請(qǐng)總線，最后DMAC利用系統(tǒng)總線來完成外設(shè)和存儲(chǔ)器間的數(shù)據(jù)傳送I/O處理機(jī)——CPU委托專門的I/O處理機(jī)來管理外設(shè)，完成傳送和相應(yīng)的數(shù)據(jù)處理6.2無條件傳送方式及其接口在CPU與慢速變化的設(shè)備交換數(shù)據(jù)時(shí)，可以認(rèn)為它們總是處于“就緒”狀態(tài)，隨時(shí)可以進(jìn)行數(shù)據(jù)傳送，這就是無條件傳送，或稱立即傳送、同步傳送適合于簡(jiǎn)單設(shè)備，如LED數(shù)碼管、按鍵或按紐等無條件傳送的接口和操作均十分簡(jiǎn)單這種傳送有前提：外設(shè)必須隨時(shí)就緒流程無條件傳送：輸入示例MOV DX,160HIN AL,DX無條件傳送：輸入實(shí)例MOV DX,160HIN AL,DX74LS244+5V10Kx8G1G2數(shù)據(jù)總線CSRD無條件傳送：輸出示例MOVDX,160HMOVAL,[BX]OUTDX,AL無條件傳送：輸出實(shí)例MOVDX,160HMOVAL,[BX]OUTDX,AL+5V74LS373300

x8LEOE數(shù)據(jù)總線CSWR6.3查詢傳送方式及其接口CPU需要先了解（查詢）外設(shè)的工作狀態(tài)，然后在外設(shè)可以交換信息的情況下（就緒）實(shí)現(xiàn)數(shù)據(jù)輸入或輸出對(duì)多個(gè)外設(shè)的情況，則CPU按一定順序依次查詢（輪詢）。先查詢的外設(shè)將優(yōu)先進(jìn)行數(shù)據(jù)交換查詢傳送的特點(diǎn)是：工作可靠，適用面寬，但傳送效率低就緒查詢傳送的兩個(gè)環(huán)節(jié)⑴查詢環(huán)節(jié)尋址狀態(tài)口讀取狀態(tài)寄存器的標(biāo)志位若不就緒就繼續(xù)查詢，直至就緒⑵傳送環(huán)節(jié)尋址數(shù)據(jù)口是輸入，通過輸入指令從數(shù)據(jù)端口讀入數(shù)據(jù)是輸出，通過輸出指令向數(shù)據(jù)端口輸出數(shù)據(jù)輸入狀態(tài)就緒？數(shù)據(jù)交換YN流程6.3.1查詢輸入接口IOR+5V8D鎖存器8位三態(tài)緩沖器譯碼1位三態(tài)緩沖器RQ

A0～A158000H8001HD0～D7D0D輸入設(shè)備IORSTB movdx,8000h ;DX指向狀態(tài)端口status: inal,dx ;讀狀態(tài)端口

testal,01h ;測(cè)試標(biāo)志位D0 jzstatus ;D0＝0，未就緒，繼續(xù)查詢

incdx ;D0＝1，就緒，DX指向數(shù)據(jù)端口

inal,dx ;從數(shù)據(jù)端口輸入數(shù)據(jù)6.3.2查詢輸出接口8D鎖存器譯碼1位三態(tài)緩沖器RQ

A0～A158000H8001HD0～D7D7D+5V輸出設(shè)備ACKIOWIOR movdx,8000h ;DX指向狀態(tài)端口status: inal,dx ;讀取狀態(tài)端口的狀態(tài)數(shù)據(jù)

testal,80h ;測(cè)試標(biāo)志位D7 jnzstatus ;D7＝1，未就緒，繼續(xù)查詢

incdx ;D7＝0，就緒，DX指向數(shù)據(jù)端口

moval,buf ;變量buf送AL

outdx,al ;將數(shù)據(jù)輸出給數(shù)據(jù)端口6.4中斷傳送方式斷點(diǎn)主程序中斷服務(wù)程序中斷請(qǐng)求對(duì)外設(shè)進(jìn)行處理繼續(xù)執(zhí)行返回?cái)帱c(diǎn)CPU在執(zhí)行程序中，被內(nèi)部或外部的事件所打斷，轉(zhuǎn)去執(zhí)行一段預(yù)先安排好的中斷服務(wù)程序；服務(wù)結(jié)束后，又返回原來的斷點(diǎn)，繼續(xù)執(zhí)行原來的程序流程6.4.1中斷傳送與接口中斷傳送是一種效率更高的程序傳送方式進(jìn)行傳送的中斷服務(wù)程序是預(yù)先設(shè)計(jì)好的中斷請(qǐng)求是外設(shè)隨機(jī)向CPU提出的CPU對(duì)請(qǐng)求的檢測(cè)是有規(guī)律的：一般是在每條指令的最后一個(gè)時(shí)鐘周期采樣中斷請(qǐng)求輸入引腳本書主要論述中斷在輸入和輸出方面的應(yīng)用中斷還有著非常廣泛的應(yīng)用中斷輸入接口D0～D7+5V8D鎖存器8位三態(tài)緩沖器三態(tài)緩沖器RQ

譯碼

8001H中斷向量號(hào)D0～D7INTRD輸入設(shè)備中斷允許觸發(fā)器A0～A15中斷請(qǐng)求觸發(fā)器IORINTASTB6.4.2中斷工作過程中斷請(qǐng)求中斷響應(yīng)關(guān)中斷斷點(diǎn)保護(hù)中斷識(shí)別現(xiàn)場(chǎng)保護(hù)中斷服務(wù)恢復(fù)現(xiàn)場(chǎng)開中斷中斷返回中斷服務(wù)是進(jìn)行數(shù)據(jù)交換的實(shí)質(zhì)性環(huán)節(jié)中斷源的識(shí)別6.4.3中斷優(yōu)先權(quán)問題1：系統(tǒng)有多個(gè)中斷請(qǐng)求，CPU如何識(shí)別中斷源？解答1：向量中斷（圖6-10）解答2：中斷查詢（圖6-12）中斷查詢接口（圖6-12）A0～A15鎖存器INTR三態(tài)緩沖器譯碼

8001HD0～D7中斷A中斷B中斷C……IOR中斷優(yōu)先權(quán)排隊(duì)6.4.3中斷優(yōu)先權(quán)（續(xù)1）問題2：有多個(gè)中斷同時(shí)請(qǐng)求，CPU如何應(yīng)對(duì)？解答1：鏈?zhǔn)絻?yōu)先權(quán)排隊(duì)電路（圖6-13）解答2：優(yōu)先權(quán)編碼電路（圖6-14）鏈?zhǔn)街袛鄡?yōu)先權(quán)排隊(duì)電路（圖6-13）A2A1C2C1D2D1B2B1中斷源A觸發(fā)器中斷源B觸發(fā)器中斷源C觸發(fā)器中斷矢量D中斷矢量C中斷矢量B中斷矢量A中斷源D觸發(fā)器緩沖器緩沖器緩沖器緩沖器INTA中斷優(yōu)先權(quán)編碼電路（圖6-14）比較器失效信號(hào)比較器8：3優(yōu)先權(quán)編碼器優(yōu)先權(quán)寄存器D0～D721A＜B中斷請(qǐng)求0中斷請(qǐng)求1中斷請(qǐng)求2A0A1A2INTRB0B1B2…中斷嵌套6.4.3中斷優(yōu)先權(quán)（續(xù)2）問題3：中斷處理過程中，又有中斷提出請(qǐng)求，怎么辦？解答1：鏈?zhǔn)絻?yōu)先權(quán)排隊(duì)電路（圖6-13）解答2：優(yōu)先權(quán)編碼電路（圖6-14）除了硬件上能夠識(shí)別更高級(jí)中斷請(qǐng)求外，軟件上在中斷服務(wù)程序中需要開放中斷，才能實(shí)現(xiàn)中斷嵌套6.5DMA傳送方式希望克服程序控制傳送的不足：外設(shè)→CPU→存儲(chǔ)器外設(shè)←CPU←存儲(chǔ)器直接存儲(chǔ)器存取DMA：外設(shè)→存儲(chǔ)器外設(shè)←存儲(chǔ)器CPU釋放總線，由DMA控制器管理DMA傳送的工作過程⑴CPU對(duì)DMA控制器進(jìn)行初始化設(shè)置⑵外設(shè)、DMAC和CPU三者通過應(yīng)答信號(hào)建立聯(lián)系：CPU將總線交給DMAC控制⑶DMA傳送DMA讀存儲(chǔ)器：存儲(chǔ)器→外設(shè)DMA寫存儲(chǔ)器：存儲(chǔ)器←外設(shè)⑷自動(dòng)增減地址和計(jì)數(shù)，判斷傳送完成否DMA傳送流程HLDA發(fā)存儲(chǔ)器地址傳送數(shù)據(jù)傳送結(jié)束？DMA結(jié)束修改地址指針流程傳送方式的比較無條件傳送：慢速外設(shè)需與CPU保持同步查詢傳送：簡(jiǎn)單實(shí)用，效率較低中斷傳送：外設(shè)主動(dòng)，可與CPU并行工作，但每次傳送需要大量額外時(shí)間開銷DMA傳送：DMAC控制，外設(shè)直接和存儲(chǔ)器進(jìn)行數(shù)據(jù)傳送，適合大量、快速數(shù)據(jù)傳送第6章教學(xué)要求1.了解I/O接口電路的主要功能、內(nèi)部和外部特點(diǎn)、端口編址方法、I/O地址譯碼特點(diǎn)2.掌握輸入輸出指令3.掌握無條件、查詢傳送方式第6章教學(xué)要求（續(xù)）4.理解中斷、中斷源、中斷工作過程、中斷源識(shí)別、優(yōu)先權(quán)排隊(duì)和中斷嵌套5.

理解DMA傳送的工作過程習(xí)題6

6.16.26.10第7章第7章中斷控制接口教學(xué)重點(diǎn)

8088CPU的中斷系統(tǒng)

8259A的中斷工作過程和工作方式7.18088中斷系統(tǒng)8088的中斷系統(tǒng)采用向量中斷機(jī)制能夠處理256個(gè)中斷用中斷向量號(hào)0～255區(qū)別可屏蔽中斷還需要借助專用中斷控制器Intel8259A實(shí)現(xiàn)優(yōu)先權(quán)管理7.1.18088的中斷類型非屏蔽中斷源中斷邏輯INTO指令單步中斷除法錯(cuò)誤INTN指令CPUINTRNMI可屏蔽中斷源8259A中斷控制器IR0IR1IR2IR3IR4IR5IR6IR7外設(shè)中斷源

INTA中斷標(biāo)志IF的狀態(tài)IF＝0：可屏蔽中斷不會(huì)被響應(yīng)IF＝1：可屏蔽中斷會(huì)被響應(yīng)執(zhí)行指令I(lǐng)RET恢復(fù)原IF狀態(tài)7.1.28088的中斷響應(yīng)過程N(yùn)MIN軟件中斷INTRTF=1中斷響應(yīng)周期讀中斷向量號(hào)下條指令現(xiàn)行指令I(lǐng)F＝1NNNNYYYYY7.1.28088的中斷響應(yīng)過程（續(xù)）Y還有NMITEMP＝1標(biāo)志寄存器入棧TEMP＝TF，IF＝TF＝0CS：IP入棧獲取中斷向量執(zhí)行服務(wù)程序彈出CS：IP彈出標(biāo)志寄存器返回被中斷程序（1）（2）（3）（4）（5）NNY（6）7.1.38088的中斷向量表中斷向量：中斷服務(wù)程序的入口地址（首地址）邏輯地址含有段地址CS和偏移地址IP（32位）每個(gè)中斷向量的低字是偏移地址、高字是段地址，需占用4個(gè)字節(jié)8088微處理器從物理地址000H開始，依次安排各個(gè)中斷向量，向量號(hào)也從0開始256個(gè)中斷占用1KB區(qū)域，就形成中斷向量表向量號(hào)為N的中斷向量的物理地址＝N×47.38259A中斷控制器Intel8259A是可編程中斷控制器PIC可用于管理Intel8080/8085、8086/8088、80286/80386的可屏蔽中斷8259A的基本功能一片8259A可以管理8級(jí)中斷，可擴(kuò)展至64級(jí)每一級(jí)中斷都可單獨(dú)被屏蔽或允許在中斷響應(yīng)周期，可提供相應(yīng)的中斷向量號(hào)8259A設(shè)計(jì)有多種工作方式，可通過編程選擇7.3.18259A的內(nèi)部結(jié)構(gòu)和引腳D7~D0INTAINT中斷請(qǐng)求寄存器中斷屏蔽寄存器數(shù)據(jù)總線緩沖器IR0IR7讀/寫控制邏輯級(jí)聯(lián)緩沖器比較器RDWRA0CSCAS0CSA1CAS2SP/EN優(yōu)先權(quán)判別電路中斷服務(wù)寄存器控制邏輯1.中斷控制中斷請(qǐng)求寄存器IRR保存8條外界中斷請(qǐng)求信號(hào)IR0～I(xiàn)R7的請(qǐng)求狀態(tài)Di位為1表示IRi引腳有中斷請(qǐng)求；為0表示無請(qǐng)求中斷服務(wù)寄存器ISR保存正在被8259A服務(wù)著的中斷狀態(tài)Di位為1表示IRi中斷正在服務(wù)中；為0表示沒有被服務(wù)中斷屏蔽寄存器IMR保存對(duì)中斷請(qǐng)求信號(hào)IR的屏蔽狀態(tài)Di位為1表示IRi中斷被屏蔽（禁止）；為0表示允許2.與處理器接口A0RD*WR*CS*功能0100110000101010×110×××1寫入ICW1、OCW2和OCW3寫入ICW2～I(xiàn)CW4和OCW1讀出IRR、ISR和查詢字讀出IMR數(shù)據(jù)總線高阻狀態(tài)數(shù)據(jù)總線高阻狀態(tài)3.中斷級(jí)連一個(gè)系統(tǒng)中，8259A可以級(jí)連，有一個(gè)主8259A，若干個(gè)（最多8個(gè)）從8259A級(jí)連時(shí)，主8259A的三條級(jí)連線CAS0～CAS2作為輸出線，連至每個(gè)從8259A的CAS0～CAS2每個(gè)從8259A的中斷請(qǐng)求信號(hào)INT，連至主8259A的一個(gè)中斷請(qǐng)求輸入端IR主8259A的INT線連至CPU的中斷請(qǐng)求輸入端SP*/EN*在非緩沖方式下，規(guī)定該8259A是主片（SP*＝1）還是從片（SP*＝0）動(dòng)畫示例7.3.28259A的中斷過程CAS0～CAS2D0～D7SP/ENIR0～I(xiàn)R7CPU響應(yīng)周期8259A工作波形INT第一個(gè)周期T1T2T3T4ALECLK

第二個(gè)周期T1T2T3T4第一個(gè)前保持為高電平

INTALOCK動(dòng)畫7.3.38259A的工作方式普通全嵌套方式特殊全嵌套方式自動(dòng)循環(huán)方式特殊循環(huán)方式優(yōu)先權(quán)固定方式優(yōu)先權(quán)循環(huán)方式設(shè)置優(yōu)先權(quán)方式普通中斷結(jié)束方式特殊中斷結(jié)束方式自動(dòng)中斷結(jié)束方式非自動(dòng)中斷結(jié)束方式結(jié)束中斷處理方式屏蔽中斷源方式普通屏蔽方式特殊屏蔽方式中斷觸發(fā)方式邊沿觸發(fā)方式電平觸發(fā)方式數(shù)據(jù)線連接方式緩沖方式非緩沖方式1.設(shè)置優(yōu)先權(quán)方式普通全嵌套方式8259A的中斷優(yōu)先權(quán)順序固定不變，從高到低依次為IR0、IR1、IR2、……IR7中斷請(qǐng)求后，8259A對(duì)當(dāng)前請(qǐng)求中斷中優(yōu)先權(quán)最高的中斷IRi予以響應(yīng)，將其向量號(hào)送上數(shù)據(jù)總線，對(duì)應(yīng)ISR的Di位置位，至到中斷結(jié)束（ISR的Di位復(fù)位）在ISR的Di位置位期間，禁止再發(fā)生同級(jí)和低級(jí)優(yōu)先權(quán)的中斷，但允許高級(jí)優(yōu)先權(quán)中斷的嵌套特殊全嵌套方式優(yōu)先權(quán)自動(dòng)循環(huán)方式優(yōu)先權(quán)特殊循環(huán)方式1.設(shè)置優(yōu)先權(quán)方式普通全嵌套方式特殊全嵌套方式級(jí)聯(lián)情況下，允許主片在某級(jí)從片進(jìn)行中斷服務(wù)時(shí)響應(yīng)同一級(jí)從片來的另一級(jí)申請(qǐng)，發(fā)生嵌套從片工作在普通完全嵌套方式優(yōu)先權(quán)自動(dòng)循環(huán)方式優(yōu)先權(quán)特殊循環(huán)方式1.設(shè)置優(yōu)先權(quán)方式普通全嵌套方式特殊全嵌套方式優(yōu)先權(quán)自動(dòng)循環(huán)方式用于多個(gè)優(yōu)先級(jí)相等中斷源場(chǎng)合，服務(wù)完優(yōu)先級(jí)降為最低

76543210 76543210 IRR 00010100 00010000 ISR 00000100 00010000 Prio 76543210 43210765優(yōu)先權(quán)特殊循環(huán)方式1.設(shè)置優(yōu)先權(quán)方式普通全嵌套方式特殊全嵌套方式優(yōu)先權(quán)自動(dòng)循環(huán)方式優(yōu)先權(quán)特殊循環(huán)方式最低優(yōu)先級(jí)由編程時(shí)設(shè)置實(shí)現(xiàn)。若IR5為最低時(shí)，則IR6最高。2.結(jié)束中斷處理方式什么是8259A的中斷結(jié)束？8259A利用中斷服務(wù)寄存器ISR判斷：某位為1，表示正在進(jìn)行中斷服務(wù)；該位為0，就是該中斷結(jié)束服務(wù)。這里說明如何使ISR某位為0，不反映CPU的工作狀態(tài)。2.結(jié)束中斷處理方式自動(dòng)中斷結(jié)束方式

程序設(shè)定AEOI，用于單片，不會(huì)發(fā)生嵌套時(shí)普通中斷結(jié)束方式特殊中斷結(jié)束方式2.結(jié)束中斷處理方式自動(dòng)中斷結(jié)束方式普通中斷結(jié)束方式配合全嵌套優(yōu)先權(quán)方式使用當(dāng)CPU用輸出指令往8259A發(fā)出普通中斷結(jié)束EOI命令時(shí)，8259A就會(huì)把所有正在服務(wù)的中斷中優(yōu)先權(quán)最高的ISR位復(fù)位特殊中斷結(jié)束方式配合循環(huán)優(yōu)先權(quán)方式使用CPU在程序中向8259A發(fā)送一條特殊中斷結(jié)束命令，這個(gè)命令中指出了要清除哪個(gè)ISR位3.屏蔽中斷源方式普通屏蔽方式將IMR的Di位置1，則對(duì)應(yīng)的中斷IRi被屏蔽，該中斷請(qǐng)求不能從8259A送到CPU如果IMR的Di位置0，則允許IRi中斷產(chǎn)生特殊屏蔽方式將IMR的Di位置1，對(duì)應(yīng)的中斷IRi被屏蔽的同時(shí)，使ISR的Di位置04.中斷觸發(fā)方式邊沿觸發(fā)方式8259A將中斷請(qǐng)求輸入端出現(xiàn)的上升沿作為中斷請(qǐng)求信號(hào)電平觸發(fā)方式中斷請(qǐng)求端出現(xiàn)的高電平是有效的中斷請(qǐng)求信號(hào)5.數(shù)據(jù)線連接方式緩沖方式8259A的數(shù)據(jù)線需加緩沖器予以驅(qū)動(dòng)8259A把SP*/EN*引腳作為輸出端，輸出允許信號(hào)，用以鎖存或開啟緩沖器非緩沖方式SP*/EN*引腳為輸入端若8259A級(jí)連，由其確定是主片或從片7.3.48259A的編程初始化編程8259A開始工作前，必須進(jìn)行初始化編程給8259A寫入初始化命令字ICW中斷操作編程在8259A工作期間可以寫入操作命令字OCW將選定的操作傳送給8259A，使之按新的要求工作還可以讀取8259A的信息，以便了解他的工作狀態(tài)1.初始化命令字ICW初始化命令字ICW最多有4個(gè)8259A在開始工作前必須寫入必須按照ICW1～I(xiàn)CW4順序?qū)懭隝CW1和ICW2是必須送的ICW3和ICW4由工作方式?jīng)Q定流程D7D6D5D4D3D2D1D0ICW1×××1LTIM×SNGLIC4D7D6D5D4D3D2D1D0×——表示可以任意為1為0都可以（建議為0）1——只能為1，作為標(biāo)志中斷觸發(fā)方式：LTIM＝1，電平觸發(fā)方式LTIM＝0，邊沿觸發(fā)方式規(guī)定單片或級(jí)連方式：SNGL＝1，單片方式SNGL＝0，級(jí)連方式是否寫入ICW4IC4＝1，要寫入ICW4IC4＝0，不寫入ICW4，即ICW4規(guī)定的位全為0A0＝0ICW2T7T6T5T4T3×××D7D6D5D4D3D2D1D0設(shè)置中斷向量號(hào)T7～T3為中斷向量號(hào)的高5位低3位由8259A自動(dòng)確定：IR0為000、IR1為001、……、IR7為111A0＝1ICW3S7S6S5S4S3S2/ID2S1/ID1S0/ID0D7D6D5D4D3D2D1D0級(jí)連命令字主片8259A：Si＝1對(duì)應(yīng)IRi接有從片；否則IRi沒有連接從片從片8259A：ID0～I(xiàn)D2編碼說明從片INT引腳接到主片哪個(gè)IR引腳A0＝1ICW4000SFNMBUFM/SAEOIμPMD7D6D5D4D3D2D1D0嵌套方式：特殊全嵌套方式（SFNM＝1）普通全嵌套方式（SFNM＝0）數(shù)據(jù)線的緩沖方式：緩沖方式（BUF＝1）非緩沖方式（BUF＝0）主片/從片選擇：主片（M/S=1）從片（M/S=0）中斷結(jié)束方式：自動(dòng)中斷結(jié)束（AEOI＝1）非自動(dòng)中斷結(jié)束（AEOI＝0）微處理器類型：16位80x86（PM＝1）8位8080/8085（PM＝0）A0＝1初始化主片8259A

moval,11h ;寫入ICW1 out20h,al jmpintr1 intr1: moval,08h ;寫入ICW2 out21h,al jmpintr2 intr2: moval,04h ;寫入ICW3 out21h,al jmpintr3 intr3: moval,1h ;寫入ICW4 out21h,al中斷控制器的初始化程序段初始化從片8259A

moval,11h ;寫入ICW1 out0a0h,al jmpintr5intr5: moval,70h ;寫入ICW2 out0a1h,al jmpintr6intr6: moval,02h ;寫入ICW3 out0a1h,al jmpintr7intr7: moval,01h ;寫入ICW4 out0a1h,al中斷控制器的初始化程序段2.操作命令字OCW8259A工作期間，可以隨時(shí)接受操作命令字OCWOCW共有3個(gè)：OCW1～OCW3寫入時(shí)沒有順序要求，需要哪個(gè)OCW就寫入那個(gè)OCWD7D6D5D4D3D2D1D0OCW1M7M6M5M4M3M2M1M0D7D6D5D4D3D2D1D0屏蔽命令字內(nèi)容寫入中斷屏蔽寄存器IMRDi＝Mi對(duì)應(yīng)IRi，為1禁止IRi中斷；為0允許IRi中斷。各位互相獨(dú)立。A0＝1OCW2RSLEOI00L2L1L0D7D6D5D4D3D2D1D0R、SL和EOI配合使用產(chǎn)生中斷結(jié)束EOI命令和改變優(yōu)先權(quán)順序L2～L0的3位編碼指定IR引腳A0＝0OCW2R=1優(yōu)先級(jí)按循環(huán)方式設(shè)置SL（SETLEVEL）=1L2，L1，L0有效EOI=1發(fā)中斷結(jié)束命令，對(duì)當(dāng)前指定ISRi復(fù)位

001一般EOI命令

011 特殊EOI命令，對(duì)L2~L0指定的ISRi復(fù)位

101 一般EOI命令下的循環(huán)優(yōu)先

100設(shè)置自動(dòng)的循環(huán)優(yōu)先

000清除自動(dòng)循環(huán)優(yōu)先

111EOI命令后，按L2~L0指定最低優(yōu)先級(jí)別

110特殊循環(huán)優(yōu)先方式，L2~L0定最低優(yōu)先級(jí)

010無操作A0＝0OCW30ESMMSMM01PRRRISD7D6D5D4D3D2D1D0ESMM、SMM設(shè)置中斷屏蔽方式P、RR和RIS規(guī)定隨后讀取的狀態(tài)字含義A0＝0OCW3ESMMSMM1 1特殊屏蔽方式置位10特殊屏蔽方式復(fù)位0 x非特殊屏蔽方式

P（Polling）：=1，查詢方式

=0，讀內(nèi)部REGRR RIS1 1 讀ISR1 0 讀IRR0 x 非讀3.讀取狀態(tài)字CPU可讀出IRR、ISR、IMR和查詢字A0為低，由OCW3中RR和RIS位設(shè)定讀取IRR或ISR，由OCW3中P位設(shè)定讀取查詢字而A0引腳為高電平時(shí)讀取的都是IMR查詢字反映8259A是否有中斷請(qǐng)求D7D6D5D4D3D2D1D0查詢字I－－－－W2W1W0D7D6D5D4D3D2D1D0中斷位I位為1，有外設(shè)請(qǐng)求中斷W2～W0的編碼當(dāng)前中斷請(qǐng)求的最高優(yōu)先級(jí)4.命令字和狀態(tài)字的區(qū)別方法⑴利用讀寫信號(hào)區(qū)別寫入的控制寄存器和讀出的狀態(tài)寄存器⑵利用地址信號(hào)區(qū)別不同I/O地址的寄存器⑶由控制字中的標(biāo)志位說明是哪個(gè)寄存器⑷由芯片內(nèi)順序控制邏輯按一定順序識(shí)別不同的寄存器⑸由前面的控制字決定后續(xù)操作的寄存器第8章第8章定時(shí)計(jì)數(shù)控制接口教學(xué)重點(diǎn)

8253的引腳和6種工作方式

8253的編程

8253的應(yīng)用定時(shí)器和計(jì)數(shù)器定時(shí)控制在微機(jī)系統(tǒng)中極為重要定時(shí)器由數(shù)字電路中的計(jì)數(shù)電路構(gòu)成，通過記錄高精度晶振脈沖信號(hào)的個(gè)數(shù)，輸出準(zhǔn)確的時(shí)間間隔計(jì)數(shù)電路如果記錄外設(shè)提供的具有一定隨機(jī)性的脈沖信號(hào)時(shí)，它主要反映脈沖的個(gè)數(shù)（進(jìn)而獲知外設(shè)的某種狀態(tài)），常又稱為計(jì)數(shù)器定時(shí)功能的實(shí)現(xiàn)方法軟件延時(shí)——利用微處理器執(zhí)行一個(gè)延時(shí)程序段實(shí)現(xiàn)不可編程的硬件定時(shí)——采用分頻器、單穩(wěn)電路或簡(jiǎn)易定時(shí)電路控制定時(shí)時(shí)間可編程的硬件定時(shí)——軟件硬件相結(jié)合、用可編程定時(shí)器芯片構(gòu)成一個(gè)方便靈活的定時(shí)電路8.18253/8254定時(shí)計(jì)數(shù)器3個(gè)獨(dú)立的16位計(jì)數(shù)器通道每個(gè)計(jì)數(shù)器有6種工作方式按二進(jìn)制或十進(jìn)制（BCD碼）計(jì)數(shù)8254是8253的改進(jìn)型8.1.18253/8254的內(nèi)部結(jié)構(gòu)和引腳D7～D0計(jì)數(shù)器0控制字寄存器計(jì)數(shù)器1計(jì)數(shù)器2內(nèi)部數(shù)據(jù)總線數(shù)據(jù)總線緩沖器讀寫控制邏輯RDWRA0A1CSCLK0GATE0OUT0CLK1GATE1OUT1CLK2GATE2OUT2計(jì)數(shù)器結(jié)構(gòu)示意圖預(yù)置寄存器GATECLKOUT減1計(jì)數(shù)器輸出鎖存器計(jì)數(shù)器的3個(gè)引腳CLK時(shí)鐘輸入信號(hào)——在計(jì)數(shù)過程中，此引腳上每輸入一個(gè)時(shí)鐘信號(hào)（下降沿），計(jì)數(shù)器的計(jì)數(shù)值減1GATE門控輸入信號(hào)——控制計(jì)數(shù)器工作，可分成電平控制和上升沿控制兩種類型OUT計(jì)數(shù)器輸出信號(hào)——當(dāng)一次計(jì)數(shù)過程結(jié)束（計(jì)數(shù)值減為0），OUT引腳上將產(chǎn)生一個(gè)輸出信號(hào)2.與處理器接口D0~D7數(shù)據(jù)線 A0~A1地址線RD*讀信號(hào) WR*寫信號(hào)CS*片選信號(hào)CS*A1A0I/O地址讀操作RD*寫操作WR*00000101001140H41H42H43H讀計(jì)數(shù)器0讀計(jì)數(shù)器1讀計(jì)數(shù)器2無操作寫計(jì)數(shù)器0寫計(jì)數(shù)器1寫計(jì)數(shù)器2寫控制字8.1.28253/8254的工作方式8253有6種工作方式，由方式控制字確定熟悉每種工作方式的特點(diǎn)才能根據(jù)實(shí)際應(yīng)用問題，選擇正確的工作方式每種工作方式的過程類似：⑴設(shè)定工作方式⑵設(shè)定計(jì)數(shù)初值〔⑶硬件啟動(dòng)〕⑷計(jì)數(shù)初值進(jìn)入減1計(jì)數(shù)器⑸每輸入一個(gè)時(shí)鐘計(jì)數(shù)器減1的計(jì)數(shù)過程⑹計(jì)數(shù)過程結(jié)束各種工作方式的輸出波形方式0方式1方式2方式3方式4方式50N0N0N0/N110NN/2

N/20/N0N01N01N01討論：計(jì)數(shù)開始的時(shí)刻8.1.38253/8254的編程8253加電后的工作方式不確定8253必須初始化編程，才能正常工作寫入控制字寫入計(jì)數(shù)初值讀取計(jì)數(shù)值8254新增讀回命令D7D6D5D4D3D2D1D01寫入方式控制字計(jì)數(shù)器讀寫格式工作方式數(shù)制D7D6D5D4D3D2D1D000計(jì)數(shù)器001計(jì)數(shù)器110計(jì)數(shù)器211非法00計(jì)數(shù)器鎖存命令01只讀寫低字節(jié)10只讀寫高字節(jié)11先讀寫低字節(jié)后讀寫高字節(jié)000方式0001方式1010方式2011方式3100方式4101方式50二進(jìn)制1十進(jìn)制2寫入計(jì)數(shù)值選擇二進(jìn)制時(shí)計(jì)數(shù)值范圍：0000H～FFFFH0000H是最大值，代表65536選擇十進(jìn)制（BCD碼）計(jì)數(shù)值范圍：0000～99990000代表最大值100003讀取計(jì)數(shù)值對(duì)8位數(shù)據(jù)線，讀取16位計(jì)數(shù)值需分兩次計(jì)數(shù)在不斷進(jìn)行，應(yīng)該將當(dāng)前計(jì)數(shù)值先行鎖存，然后讀?。合蚩刂谱諭/O地址：給8253寫入鎖存命令從計(jì)數(shù)器I/O地址：讀取鎖存的計(jì)數(shù)值第8章教學(xué)要求1.掌握8253引腳，尤其是CLK、OUT、GATE引腳的功能2.掌握8253的六種工作方式、編程和應(yīng)用習(xí)題8

8.28.38.48.8(8253部分）第9章第9章DMA控制接口教學(xué)重點(diǎn)

8237A的工作方式

8237A寄存器組的作用

8237A寄存器組的編程9.1DMA控制器8237A每個(gè)8237A芯片有4個(gè)DMA通道，就是有4個(gè)DMA控制端口每個(gè)DMA通道具有不同的優(yōu)先權(quán)每個(gè)DMA通道可以分別允許和禁止每個(gè)DMA通道有4種工作方式一次傳送的最大長(zhǎng)度可達(dá)64KB多個(gè)8237A芯片可以級(jí)連，擴(kuò)展通道數(shù)8237的外部結(jié)構(gòu)8237的內(nèi)部邏輯框圖8237A引腳的兩種作用與CPU連接（空閑周期）的引腳與外設(shè)連接（有效周期）的引腳CLK、RESETA0～A3、CS*、DB0～DB7IOR*、IOW*HRQ、HLDAAEN、ADSTB、READY、EOP*A0～A7、DB0～DB7IOR*、IOW*、MEMR*、MEMW*DREQ0～DREQ3、DACK0～DACK39.1.28237A的工作周期空閑周期工作周期（有效周期）9.1.28237A的工作時(shí)序·空閑周期8237A的任一通道都沒有DMA請(qǐng)求時(shí)8237A由微處理器控制作為一個(gè)接口芯片CPU可對(duì)8237A編程，或從8237A讀取狀態(tài)8237A采樣CS*選片信號(hào)，該信號(hào)有效，CPU就要對(duì)8237A進(jìn)行讀/寫操作8237A還采樣通道的請(qǐng)求輸入信號(hào)DREQ，該信號(hào)有效，就進(jìn)入有效周期進(jìn)入有效周期9.1.28237A的工作時(shí)序·有效周期8237A采樣到外設(shè)有DMA請(qǐng)求，就脫離空閑周期進(jìn)入有效周期8237A作為系統(tǒng)的主控芯片，控制DMA傳送操作DMA傳送借用系統(tǒng)總線完成，其控制信號(hào)以及工作時(shí)序類似CPU總線周期進(jìn)入DMA傳送時(shí)序9.1.38237A的工作方式DMA傳送方式單字節(jié)傳送方式數(shù)據(jù)塊傳送方式請(qǐng)求傳送方式級(jí)連方式1.DMA傳送－單字節(jié)方式每次DMA傳送時(shí)僅傳送一個(gè)字節(jié)傳送一個(gè)字節(jié)之后，字節(jié)數(shù)寄存器減1，地址寄存器加1或減1，HRQ變?yōu)闊o效8237A釋放系統(tǒng)總線，將控制權(quán)還給CPU若傳送后使字節(jié)數(shù)從0減到FFFFH，則終結(jié)DMA傳送或重新初始化特點(diǎn)：一次傳送一個(gè)字節(jié)，效率略低DMA傳送之間CPU有機(jī)會(huì)重新獲取總線控制權(quán)1.DMA傳送－數(shù)據(jù)塊方式由DREQ啟動(dòng)就連續(xù)地傳送數(shù)據(jù)，直到字節(jié)數(shù)寄存器從0減到FFFFH終止計(jì)數(shù)，或由外部輸入有效信號(hào)終結(jié)DMA傳送DREQ只需維持有效到DACK有效特點(diǎn)：一次請(qǐng)求傳送一個(gè)數(shù)據(jù)塊，效率高整個(gè)DMA傳送期間CPU長(zhǎng)時(shí)間無法控制總線（無法響應(yīng)其他DMA請(qǐng)求、無法處理中斷等）1.DMA傳送－請(qǐng)求方式DREQ信號(hào)有效就連續(xù)傳送數(shù)據(jù)DREQ信號(hào)無效，DMA傳送被暫時(shí)中止，8237A釋放總線，CPU可繼續(xù)操作DMA通道的地址和字節(jié)數(shù)的中間值仍被保持DREQ信號(hào)再次有效，DMA傳送就繼續(xù)進(jìn)行如果字節(jié)數(shù)寄存器從0減到FFFFH，或者由外部送來一個(gè)有效的信號(hào)，將終止計(jì)數(shù)特點(diǎn)：DMA操作可由外設(shè)利用DREQ信號(hào)控制傳送的過程1.DMA傳送－級(jí)連方式用于通過多個(gè)8237A級(jí)連以擴(kuò)展通道第二級(jí)的HRQ和HLDA信號(hào)連到第一級(jí)某個(gè)通道的DREQ和DACK上第二級(jí)芯片的優(yōu)先權(quán)等級(jí)與所連通道的優(yōu)先權(quán)相對(duì)應(yīng)第一級(jí)只起優(yōu)先權(quán)網(wǎng)絡(luò)的作用，實(shí)際的操作由第二級(jí)芯片完成還可由第二級(jí)擴(kuò)展到第三級(jí)等8237A的傳送類型1）DMA寫傳送：I/OM2）DMA讀傳送：MI/O3）DMA校驗(yàn)：不傳送數(shù)據(jù)，只作校驗(yàn)

4）存儲(chǔ)器到存儲(chǔ)器的傳送：MM

此時(shí)，由通道0提供源地址，通道1提供目的地址和字節(jié)計(jì)數(shù)。第一個(gè)周期：將源地址的數(shù)據(jù)讀入8237暫存器。第二個(gè)周期：將暫存器內(nèi)容送到數(shù)據(jù)總線，然后寫入目的地址的存儲(chǔ)單元。寄存器地址控制REG/狀態(tài)REG 08H模式REG 0BH 請(qǐng)求REG 09H 屏蔽REG 0AH多通道屏蔽REG 0FH 基本地址和當(dāng)前地址REG00H~07H基本字節(jié)和當(dāng)前字節(jié)REG00H~07H暫存REG

/軟命令：復(fù)位命令（masterclear)

0DH軟命令：清除先/后觸發(fā)器0CH軟命令：清屏蔽REG（對(duì)端口寫操作DMA+0EH）1.現(xiàn)行地址寄存器保持DMA傳送的當(dāng)前地址值每次傳送后該寄存器的值自動(dòng)加1或減1這個(gè)寄存器的值可由CPU寫入和讀出基地址寄存器存放初始值2.現(xiàn)行字節(jié)數(shù)寄存器保持DMA傳送的剩余字節(jié)數(shù)每次傳送后，該寄存器的值減1這個(gè)寄存器的值可由CPU寫入和讀出該寄存器的值減至0，再減1（從0減到FFFFH）時(shí)，終止計(jì)數(shù)基字節(jié)數(shù)寄存器存放初始值傳送N個(gè)字節(jié)，初始值為N－1讀寫通道寄存器CPU與8237A之間通過8位數(shù)據(jù)總線交換信息，8237A的通道寄存器均為16位需要兩次讀寫操作才能實(shí)現(xiàn)CPU與8237A之間的一個(gè)完整數(shù)據(jù)的交換8237A內(nèi)含一個(gè)高/低觸發(fā)器，用來控制讀寫通道寄存器的高、低字節(jié)高/低觸發(fā)器該觸發(fā)器為0，控制讀寫低字節(jié)該觸發(fā)器為1，控制讀寫高字節(jié)軟、硬件復(fù)位后，觸發(fā)器為0每次讀寫通道寄存器，自動(dòng)改變觸發(fā)器狀態(tài)。如果對(duì)16位寄存器的操作用兩次連續(xù)讀寫進(jìn)行，就不必清除這個(gè)觸發(fā)器清除高/低觸發(fā)器軟件命令（A3A2A1A0＝1100）將使高/低觸發(fā)器清零3個(gè)軟件命令清除高/低觸發(fā)器軟件命令A(yù)3A2A1A0＝1100，使高/低觸發(fā)器清零主清除命令A(yù)3A2A1A0＝1101，使高/低觸發(fā)器清零還使命令、狀態(tài)、請(qǐng)求、臨時(shí)寄存器清零使屏蔽寄存器置為全1（禁止DMA請(qǐng)求）主清除命令與硬件的RESET信號(hào)具有相同的功能清屏蔽寄存器命令A(yù)3A2A1A0＝1110，使4個(gè)屏蔽位都清零（允許DMA請(qǐng)求）5.模式寄存器存放相應(yīng)通道的方式控制字選擇某個(gè)DMA通道的工作方式其中用最低2位選擇哪個(gè)DMA通道請(qǐng)看方式字的格式方式字格式D7D6D5D4D3D2D1D000請(qǐng)求模式01單字節(jié)模式10數(shù)據(jù)塊模式11級(jí)聯(lián)模式0地址增量（加1）1地址減量（減1）0禁止自動(dòng)初始化1允許自動(dòng)初始化00 DMA校驗(yàn)01 DMA寫10 DMA讀11 非法×× 若D7D6＝1100通道001通道110通道