第5章-半導體存儲器-2014

微機原理及應用

北京科技大學計算機與通信工程學院

第5章半導體存儲器重點掌握和理解的知識：（1）重點掌握存儲器的結構原理（2）重點掌握存儲器譯碼及芯片地址空間的計算方法（3）理解并掌握典型存儲芯片的外部特征及應用特點（4）理解并掌握不同類型存儲芯片的工作原理及內(nèi)部結構特點（5）理解并掌握存儲芯片的擴充方式以及與CPU的信號連接方法第5章半導體存儲器主要內(nèi)容：存儲與存儲器概述讀寫存儲器RAM只讀存儲器ROM主存儲器的設計存儲體系的組織概述主要內(nèi)容：半導體存儲器分類存儲器的主要性能指標主存儲器的基本結構存儲器分類1.輔存（ExternalMemory，也稱外存）基本功能：存放暫時不被執(zhí)行的程序和數(shù)據(jù)使用特點：CPU不能直接訪問需配置專門的驅(qū)動設備進行讀取順序存取存儲器SAM數(shù)據(jù)信息以文件形式存放數(shù)據(jù)信息按存放的先后順序存取容量大，存取慢、價格低（如磁帶等）直接存取存儲器DAM按存儲器中的存儲區(qū)域（塊）存取信息存儲區(qū)域內(nèi)按順序存儲容量大，存取快（如磁盤等）存儲器分類2.主存（MainMemory，也稱內(nèi)存）基本功能和特點：存放正在執(zhí)行或?qū)⒁獔?zhí)行的程序和數(shù)據(jù)與CPU直接交換數(shù)據(jù)信息均采用半導體存儲器RAM（讀寫存儲器或隨機存儲器）靜態(tài)隨機存取存儲器SRAM動態(tài)隨機存取存儲器DRAMROM（只讀存儲器）掩膜編程ROM可編程存儲器PROM可擦除可編程存儲器EPROM電擦除可編程存儲器EEPROM存儲器的主要性能指標存儲器容量字表示（Word）：64K字=64K×16位字節(jié)表示（Byte）：64KB=64K×8位存儲容量單位：1KB=210B、1MB=220B、1GB=230B、1TB=240B存儲速度存儲時間：從接到讀寫信號到完成讀寫操作所用的時間存儲周期：CPU連續(xù)兩次讀寫存儲器的最小時間間隔存取時間多取決于材料和工藝的不同；一般在幾個ns～數(shù)百ns存儲器容量計算舉例例5-1某存儲器芯片的地址線為16位，存儲字長為8位，則其存儲容量為多少？一般的，若某存儲器芯片有M位地址總線、N位數(shù)據(jù)總線，表示存儲單元的個數(shù)為2M個，每個存儲單元可存儲N位二進制信息；則存儲容量表示為：2M×N位若存儲器芯片中M為16位，N為8位，則其存儲容量為：64K×8位存儲器的主要性能指標可靠性存儲器的可靠性用平均故障間隔時間（MTBF，MeanTimeBetweenFailures）來衡量；MTBF越長，可靠性越高性能/價格比性能主要包括上述三項指標—存儲容量、存儲速度和可靠性對不同用途的存儲器有不同的要求有的存儲器要求存儲容量大，選擇芯片時就以存儲容量為主有的存儲器如高速緩沖器，則要求以存儲速度為主主存儲器的基本結構存儲體由存儲單元組成每個存儲單元存放一個字節(jié)的數(shù)據(jù)存儲單元的編號稱為地址由地址總線決定選擇讀寫操作的目的存儲單元存儲單元數(shù)N=2n個（n為地址總線的位數(shù)）地址譯碼器將n位地址碼譯為N個存儲單元中的一個具體編號三態(tài)數(shù)據(jù)緩沖器暫時(緩沖)存放寫入或讀出的數(shù)據(jù)時序控制電路按照CPU的讀寫命令和時序,發(fā)出讀/寫控制信號主存儲器的基本結構存儲體（2n字節(jié)存儲單元）數(shù)據(jù)緩沖器/寄存器讀寫放大電路地址鎖存器/寄存器n位地址總線…控制總線M位數(shù)據(jù)總線時序/控制總線地址譯碼器信息存儲的主體和核心，是存儲單元的集合體；存儲單位是字節(jié)接收CPU送來的Ｎ位地址信號，并譯出存儲單元中的具體地址，選擇并確定與具體地址相對應的存儲單元提供片選和讀/寫等控制邏輯信號，完成對被選中單元中各位數(shù)據(jù)的讀／寫操作寄存器分別用于暫存待讀出或待寫入的數(shù)據(jù)和CPU送來的地址主存儲器芯片的主要引腳靜態(tài)RAM存儲電路由用4~8個MOS管組成，集成度低、結構復雜用電路的結構保證存儲的信息,只要不斷電，內(nèi)容不會丟失；不需要刷新存取速度快，但價格較高一般用作高速緩沖存儲器SRAM基本存儲電路高低分開

多管構成

結構復雜

集成度低

無需刷新

成本較高被選中時：X=1,Y=1

T5T6導通、T7T8導通

A點與I/O數(shù)據(jù)線接通

B點與I/O數(shù)據(jù)線接通

T1T2T3T4組成雙穩(wěn)態(tài)的觸發(fā)器

當Tl管截止時，A為高B為低

當Tl管導通時，A為低B為高

A與B總是反相的寫入時,將兩個反相信號送A和B;讀可通過A或B完成

常用SRAM芯片型號型號容量型號容量61162K*8位6212816K*8位6132，62324K*8位62256，5C25632K*8位6164，62643264，71648K*8位64C512，7451264K*8位

靜態(tài)RAM6116芯片6116是一種2048×8位的高速靜態(tài)CMOS隨機存取存儲器，其基本特征是：（1）高速度存取時間為100ns/120ns/150ns/200ns(分別以6116-10、6116-12、6116-15、6116-20為標志)（2）低功耗運行時為150mW，空載時為100mW（3）管腳引出與標準的2K×8b的芯片（例如2716芯片）兼容（5）完全靜態(tài)——無需時鐘脈沖與定時選通脈沖6116芯片結構框圖及引腳圖數(shù)據(jù)線：雙向、三態(tài)，8條地址線：11條控制線：CS，OE，WE，24引腳存儲容量為2KB列線只有4位；可編16根列線；因6116是8位存儲的芯片，故一根列線控制8位，即一根列線(如0101)，控制某一根行線(如1011010)上的8個位；這也還是一個128*128的矩陣;2K個存儲單元,各存8位128行7條地址線尋址可尋址128條行線128列4條地址線尋址共可尋址16條列線1條列線將控制8列即同時可讀寫8位SRAM上的引腳信號數(shù)據(jù)線：I/O0到I/O7，由RAM中一個存儲單元的位數(shù)決定；地址線：A0到A10，決定了RAM中存儲單元個數(shù)；控制線：

CE：片選，有效時，芯片才工作

WE：讀寫控制，為0時寫，為1時讀

OE：輸出控制，為0時，允許輸出3.6116的工作過程讀操作★片選CS=0有效,表示被選中★由CPU送來的地址信號經(jīng)地址輸入線A10~A0送入地址鎖存器★該地址被先后送入行(7位)、列(4位)地址譯碼器★根據(jù)譯碼值，選中一個存儲單元（8位）的數(shù)據(jù)★待控制信號OE=0時，被選中的數(shù)據(jù)被送至I/O（數(shù)據(jù)）線上3.6116的工作過程寫操作★寫入時，片選信號CS=0，表示選中該芯片★由CPU送來的地址信號經(jīng)地址輸入線A10~A0送入地址鎖存器★經(jīng)譯碼器譯碼，確定寫入單元（8位）的地址★當WE=0,表示是寫操作★將此時I/O線上的數(shù)據(jù)送入被選中的存儲單元6116工作方式真值表動態(tài)RAM動態(tài)RAM：由一個或多個MOS管組成基本存儲單元，依靠MOS管的柵極電容來存儲信息，因為柵極電阻高，使信息可以在柵極上保留一段時間但柵極電容上的信息還是要丟失的，因此動態(tài)RAM需要定時地刷新由于集成度高，成本低，適合制作大規(guī)模和超大規(guī)模集成電路動態(tài)RAM信號存儲在電容CS上行選擇信號有效時可以刷新讀出時列選擇信號必須有效行線列線均為1時，被選中

T1T2導通；CS與I/O線接通

寫：通過放大電路對CS，充電或放電

讀：放大電路將檢測CS，有無電菏流出為了降低芯片的功耗，保證足夠的集成度，減少芯片對外封裝引腳數(shù)目和便于刷新控制，DRAM芯片都設計成位結構形式，即每個存儲單元只有一位數(shù)據(jù)位。一個芯片上含有若干個存儲單元，如4K×1位，8K×1位，16K×1位，64K×1位或256K×1位等動態(tài)RAMDRAM典型芯片介紹2164是典型的芯片16引腳容量為：64K*1位;4個128*128的存儲矩陣8條地址線;為實現(xiàn)16位(64K)的尋址,地址線分時復用:行地址選通信號----送8位行地址鎖存器列地址選通信號----送8位列地址鎖存器DRAM典型芯片介紹基本特征存取時間為150?ns/200?ns（分別以2164A-15、2164A-20為標志）低功耗，工作時最大為275?mW，維持時最大為27.5?mW每2?ms

需刷新一遍，每次刷新512個存儲單元，2?ms內(nèi)需有128個刷新周期2164芯片的引腳A0～A7：8根地址引腳，用來接收8位的行、列地址RAS：行地址選通信號，低電平有效CAS：列地址選通信號，低電平有效

WE：寫允許控制信號，輸入DIN：數(shù)據(jù)輸入引腳，被寫入的數(shù)據(jù)從此寫入存儲DOUT：數(shù)據(jù)輸出引腳，讀出的數(shù)據(jù)從此輸出到數(shù)據(jù)總線VDD：+5V電源引腳Vss：接地引腳N/C：空引腳無片選信號；以RAS和CAS替代2164DRAM內(nèi)部結構64Kbit的選擇：128×128×4↑RA7和CA74中選1↑RAS中的7位↑CAS中的7位在行地址控制下刷新，每次刷新128×4

個單元RAS=0，傳行地址；CAS=0，傳列地址讀寫控制信號WE，當WE=1為讀，WE=0為寫2164DRAM內(nèi)部結構框圖內(nèi)存條★內(nèi)存條是將若干片大容量的DRAM芯片設計并組裝在一個條形的印制電路板上★使用時只需將內(nèi)存條插在主板的內(nèi)存條插座上即可★內(nèi)存條按封裝形式分為兩類：SIMM和DIMM(單/雙列直插式存儲模塊)

只讀存儲器ROM非易失性存儲器，主要存放不經(jīng)常修改的固定程序和數(shù)據(jù)，如監(jiān)控程序、PC機的BIOS程序等基本結構與SRAM相似，但要解決“非易失”問題以字節(jié)為基本單元有多種類型的ROM（解決“非易失”問題的方法不同）掩膜ROM；可編程的只讀存儲器PROM可擦除的EPROM；電擦除的PROM

不同類型的ROM簡介1.掩模ROMP128圖5-6◆掩模ROM芯片所存儲的信息是在芯片制造生產(chǎn)時確定的，用戶不能修改◆下圖為一個44位MOS管的ROM的存儲矩陣及存儲內(nèi)容44位掩模ROM矩陣及存儲內(nèi)容以字選線上有無管子，區(qū)分和存儲信息;制造時都有,都是1;出廠時作好,或1或0;不可再更改!D3D2D1D0字線00110字線10101字線21010字線30000字線與位線字線是存儲單元的選擇線，由譯碼電路確定，當某條字線被選中后，為高電平狀態(tài)；此時，位線的高或低電平狀態(tài)就是該位數(shù)據(jù)的值（1或0）位線是一個位的數(shù)據(jù)輸出線（或高電平或低電平，或1或0）2.可編程PROM◆

PROM芯片是允許用戶編程一次的只讀存儲器◆該功能的實現(xiàn)是由于結構元器件采用了“串聯(lián)在電子管上的可熔斷金屬絲”◆編程時，由熔斷脈沖電流使其熔斷；一旦燒斷將不可“恢復”◆熔絲式PROM芯片的基本存儲電路如下頁圖所示2.可編程PROM★初始狀態(tài)為未燒斷,電路導通,位線反映的數(shù)據(jù)為高電平,”1”★當燒斷后,電路不通,位線上的數(shù)據(jù)為低電平,”0”★不可重復,只斷一次3.光可擦除可編程的EPROMP128圖5-8EPROM的基本工作原理◆

EPROM芯片為紫外線擦除可編程的ROM芯片◆

EPROM的編程方法與PROM不同，其信息的存儲是通過電荷分布來決定的，編程的過程實際上是一次電荷注入的過程◆編程結束，由于絕緣層的包圍，注入的電荷無法泄漏，電荷分布維持不變。因而，存儲的信息在電源撤除后仍不變，具有非易失性EPROM芯片的典型基本存儲電路◆出廠時浮柵上無電荷，D、S間不導通，當字選線被選中為高電平時，位線輸出為高電平1◆編程寫入時，在高壓電源和編程脈沖的作用下，電荷注入到浮柵上，形成導電溝道，從而使浮柵MOS管導通，輸出為低電平0EPROM芯片的典型基本存儲電路◆需要擦除時,可用紫外線照射,聚集的電荷將獲得較大能量，形成電流可穿過PN結而泄漏，恢復原始狀態(tài)，即高電平狀態(tài)◆“光照”需要專門的設備,即擦除和重寫需要使用專用設備◆擦除并重寫必須是“整片”進行紫外線光照射，EPROM芯片的典型外觀示意圖平時需要蓋住!典型EPROM芯片常用

Intel_EPROM芯片型號規(guī)格Intel2732AIntel2732A是一種4K×8bit的EPROM12條地址線A11～A08條數(shù)據(jù)線O7～O0。CE為芯片允許信號，用來選擇芯片OE/VPP為輸出允許信號，用來把輸出數(shù)據(jù)送上數(shù)據(jù)線只有當這兩條控制線同時有效時，才能從輸出端得到讀出的數(shù)據(jù)2732A的工作方式2732A有6種工作方式EPROM編程條件將信息寫入EPROM稱為編程需要：寫入電壓：VPP存儲地址：A12～A0寫入數(shù)據(jù)：O7

～O0

控制信號：CE主存儲器的設計要解決的問題：確定主存儲器的結構選擇主存儲器的組成芯片存儲器芯片與系統(tǒng)總線的連接方式存儲器系統(tǒng)設計確定主存儲器的結構：首先應該確定整機存儲容量，再根據(jù)需要確定選用存儲芯片的類型和數(shù)量劃分RAM、ROM區(qū)，畫出地址分配圖并根據(jù)地址分配圖確定譯碼方法最后選用合適器件，畫出譯碼電路圖存儲器系統(tǒng)設計存儲器芯片的選擇：根據(jù)存儲器的容量和芯片的容量決定需要存儲器芯片的數(shù)目：

T=總容量/單片容量 注意：總容量是存儲器單元數(shù)×8

如：64KB存儲器需要2164（64K×1位）：

(64K×8)/(64K×1)=8片根據(jù)需要選擇靜態(tài)或動態(tài)RAM芯片選擇涉及的問題主存一般由一片或多片存儲芯片組成，選擇主存芯片一般要考慮以下幾個方面的問題：各種芯片的應用特點，外部參數(shù)芯片的讀取速度與CPU速度的配合一致單個芯片的容量存儲芯片與CPU的連接存儲芯片與CPU連接的實質(zhì)是：如何與CPU的三大總線之間連接的問題應考慮的問題包括CPU總線的負載能力CPU時序與芯片存取速度的配合地址分配問題片選的確定CPU地址總線的譯碼方式存儲器的擴充CPU的總線負載能力CPU的總線負載能力是有限的對于較小系統(tǒng)，芯片可與CPU直接連接對于較大系統(tǒng)，應增加驅(qū)動電路或設置緩沖區(qū)域，提高CPU的負載能力CPU時序與存儲芯片的速度

如果CPU的時序與存儲器芯片的存取速度不能良好匹配，則應增加控制電路，以便在不能良好匹配情況下，產(chǎn)生控制信號，CPU將增加一個或若干個TW周期。主存儲器設計存儲器地址分配對于8086CPU存儲器地址和外設地址是分開考慮的。但對有些CPU，必須將存儲器和外設的地址統(tǒng)一考慮。8086的低端存儲區(qū)(00000H~003FFH)是用作中斷向量（地址）表，不能用作一般的程序區(qū)8086的高端(FFFF0H)是復位后的程序入口，使用時必須要注意主存儲器設計存儲器芯片和CPU的連接數(shù)據(jù)線：CPU的數(shù)據(jù)總線和存儲器的數(shù)據(jù)線直接連接。當存儲器芯片的數(shù)據(jù)線不足8位時，需要幾個芯片并聯(lián)，使數(shù)據(jù)線數(shù)目和CPU需要的一致存儲器芯片并聯(lián)時，地址線、控制線是并聯(lián)的，但數(shù)據(jù)線是單獨地接到數(shù)據(jù)總線這時的要求是同樣的地址能選中并聯(lián)在一起的幾個芯片的同一個存儲單元主存儲器設計8086CPU與存儲器連接的控制信號主要有：地址鎖存信號ALE、選擇信號，讀/寫信號和準備就緒信號READY等，存儲器控制信號將與CPU上述的一些對應信號線相連存儲器構成示意例地址分配問題主存儲器的組成芯片類型和數(shù)量確定后，需要將CPU地址總線的位數(shù)按照一定原則和方法分別安排和分配到不同的各芯片中。形成各芯片的地址空間地址空間的確定與地址譯碼直接相關存儲器的片選問題存儲器是由多片存儲芯片構成在對存儲單元尋址時，應首先選定是哪一片再從該芯片中選擇其中的某一個單元前者稱為“片選”；后者稱為“字選”用CPU地址總線的低位實現(xiàn)“字選”稱為“芯片內(nèi)部譯碼”，由片內(nèi)譯碼器完成用CPU地址總線的高位實現(xiàn)“片選”稱為“芯片外部譯碼”芯片外部譯碼的意義將輸入的一組二進制地址編碼，變換為一個特定的控制信號，即： 將輸入的CPU一組高位地址信號通過變換，產(chǎn)生一個有效的控制信號，用于選中某一個存儲器芯片，從而進一步確定該存儲器芯片在內(nèi)存中的地址范圍。譯碼方法可分為線選譯碼專用譯碼器譯碼全地址譯碼部分地址譯碼線選直接譯碼線選法就是用除片內(nèi)尋址外的高位地址線直接分別接至各個存儲芯片的片選端，當某地址線信號為“0”時，就選中與之對應的存儲芯片特點：不需要地址譯碼器，線路簡單，適用于連接存儲芯片較少的場合線選譯碼舉例線選譯碼2764芯片內(nèi)部地址譯碼需要13條地址線其余的7條地址線只使用A13和A14，其他可取任意值假定A15到A19均取0，則1#2764的地址空間為04000H—05FFFH2#2764的地址空間為02000H—03FFFH允許取任意值，于是就會出現(xiàn)芯片地址空間上的“重疊”A19A18A17A16A15A14A13A121/01/0計算地址空間范圍的方法地址范圍＝高地址線的取值+片內(nèi)的基本地址基本地址=片內(nèi)地址線全取0時的值到全取1時的值線選譯碼舉例2732芯片；4K*8位；12條地址線8088CPU線選譯碼例四片存儲器芯片的地址分別是：

A15A14A13A12A11………A0 芯片地址Ⅰ1110 0……0E000H~EFFFH 1……1Ⅱ1101 0……0D000H~DFFFH 1……1Ⅲ1011 0……0B000H~BFFFH 1……1Ⅳ0111 0……07000H~7FFFH 1……1地址重疊的意義A19～A16可取16種不同的組合，因此，每一片2732都對應著16個不同的地址空間這樣多個存儲地址可以選中同一個存儲字的情況稱為“地址重疊”與非門譯碼器2716容量為2K×8A10～A0直接相連A19～A11經(jīng)譯碼，在IO/M低電平時產(chǎn)生片選CE芯片地址空間:

FF800H～FFFFFH

3-8譯碼器簡介74L138譯碼器16引腳8個譯碼輸出引腳，低電平信號6個信號輸入引腳；只有G1=1、G2A=0、G2B=0時，才允許A、B、C輸入并譯碼；共可產(chǎn)生8個譯碼輸出Y0---Y7，均為低電平信號3個輸入信號，8種譯碼輸出三個控制端子譯碼器真值表G1G2AG2BCBA輸出100000Y0=0其余均為1100001Y1=0其余均為1100010Y2=0其余均為1100011Y3=0其余均為1100100Y4=0其余均為1100101Y5=0其余均為1100110Y6=0其余均為1100111Y7=0其余均為1其他值均輸出全1譯碼器譯碼輸出全地址譯碼用全部的高位地址信號作為譯碼信號，使得存儲器芯片的每一個單元都占據(jù)一個唯一的內(nèi)存地址，而且地址是連續(xù)的存儲器芯片譯碼器低位地址高位地址全部地址片選信號全地址譯碼舉例8088CPU全地址譯碼舉例此時，單片2764（8K×8位，EPROM）在高位地址A19~A13=1110000時被選中，因此其擁有唯一地址范圍為0E0000H~0E1FFFH部分地址譯碼用多余地址線的一部分加到譯碼器，用譯碼器的輸出控制存儲器芯片的片選端各芯片的地址可以保證是連續(xù)的由于還有一部分地址線沒有參加尋址，這些地址線的信號值可以是任意的；結果是使得每個芯片的地址區(qū)不是唯一的，也就是存在著地址的重疊區(qū)部分地址譯碼舉例（5-8）●本例采用部分譯碼對2個2764芯片（8K×8位）進行尋址●地址總線的A12～A0與芯片的地址線對應相連，在譯碼器的輸入端，未使用高位地址線A19、A16，可以任意選擇0或1●所以，每個芯片將同時具有22=4個可用且不同的地址范圍部分地址譯碼舉例（5-8）假設將未用的地址A19取值為1，A16取值為0?？梢杂嬎愦_定這2片2764所構成的存儲地址空間范圍分別為：1#：80000H～81FFFH2#：84000H～85FFFH

部分地址譯碼舉例8088CPU部分地址譯碼例設“未用的地址線”取“0”，則四個存儲器芯片的地址范圍為：#1：08000H～087FFH#2：08800H～08FFFH#3：09000H～097FFH#4：0A000H～0A7FFH部分地址譯碼舉例同一物理存儲器占用兩組地址：

F0000H~F1FFFHB0000H~B1FFFH

A18不參與譯碼；可取1或0A19A17A16A15A14A13&≥1到6264CE存儲器的擴充CPU的數(shù)據(jù)總線一般為8、16、32位；故存儲器一般被組織成為按字節(jié)組織的存儲體字長為8位的CPU，需要一個存儲體（8088CPU）字長為16位的CPU，需要兩個存儲體（8086CPU）芯片的存儲單元存儲的數(shù)據(jù)位數(shù)一般為1、4、8位；而且一個芯片的容量也是有限的存儲體是由“存儲器芯片”經(jīng)擴充而成的位擴充與字擴充位擴充芯片的位數(shù)不足一個字節(jié)將多個芯片組成一組，地址線、片選線、讀寫