實驗四 多功能數(shù)字鐘

1電子線路設(shè)計、測試與實驗華中科技大學(xué)電子與信息工程系HUAZHONGUNIVERSITYOFSCIENCEANDTECHNOLOGY計數(shù)、譯碼、顯示電路-簡易數(shù)字鐘的設(shè)計與實現(xiàn)18周數(shù)字階段操作考試計數(shù)、譯碼、顯示電路（實驗二十一P159）實驗?zāi)康膶嶒瀮?nèi)容與具體要求計數(shù)器40161的邏輯功能及其應(yīng)用譯碼顯示電路的構(gòu)成實驗注意事項一、實驗?zāi)康?/p>

掌握40161的邏輯功能及使用方法；掌握同步計數(shù)器的設(shè)計與實現(xiàn)方法；掌握譯碼、顯示電路的構(gòu)成及使用方法；

學(xué)習(xí)小型數(shù)字電路設(shè)計、組裝與調(diào)試的方法。二、實驗內(nèi)容與具體要求(P133)

-設(shè)計組裝實現(xiàn)簡易數(shù)字鐘組裝數(shù)字鐘實現(xiàn)計時、清零、校時與定時鬧鐘功能。用161設(shè)計并組裝60進(jìn)制計數(shù)、譯碼、顯示電路;CP=1Hz時，利用數(shù)碼管調(diào)試60進(jìn)制計數(shù)、譯碼、顯示電路觀察并記錄實驗結(jié)果；CP=1kHz時(信號源)，觀測并記錄60進(jìn)制計數(shù)器個位輸出Q0、Q1、Q2、Q3以及CP的波形，比較它們的時序關(guān)系。注意：示波器觸發(fā)源的選擇。*利用發(fā)光二極管搭建60進(jìn)制計數(shù)器個位輸出的顯示電路;設(shè)計并組裝24進(jìn)制計數(shù)、譯碼、顯示電路;簡易數(shù)字電子鐘電路*基本功能要求：①

準(zhǔn)確計時，以數(shù)字形式顯示時、分的時間；②

小時的計時要求為“24進(jìn)制”，分的計時要求為60進(jìn)位；③

校正時間。當(dāng)數(shù)字鐘接通電源或者計時出現(xiàn)誤差時，需要校正時間（或稱校時）。校時是數(shù)字鐘應(yīng)具備的基本功能。對校時電路的要求是，在小時校正時不影響分的正常計數(shù)；在分校正時不影響小時的正常計數(shù)。數(shù)字鐘電路系統(tǒng)的組成框圖

數(shù)字鐘電路系統(tǒng)由主體電路和擴(kuò)展電路兩大部分所組成

振蕩器產(chǎn)生穩(wěn)定的高頻脈沖信號，作為數(shù)字鐘的時間基準(zhǔn)，再經(jīng)分頻器輸出標(biāo)準(zhǔn)秒脈沖秒計數(shù)器計滿60后向分計數(shù)器進(jìn)位

分計數(shù)器計滿60后向小時計數(shù)器進(jìn)位

小時計數(shù)器按照“23:59:59翻0”規(guī)律計數(shù)

計數(shù)器的輸出經(jīng)譯碼器送顯示器

計時出現(xiàn)誤差時可以用校時電路進(jìn)行校時、校分、校秒擴(kuò)展電路必須在主體電路正常運(yùn)行的情況下才能進(jìn)行功能擴(kuò)展

三、計數(shù)器40161的邏輯功能及其應(yīng)用4位二進(jìn)制同步加(遞增)計數(shù)器P161表5.21.4CC40161功能表1.40161的邏輯功能:清零使能數(shù)據(jù)輸入置數(shù)進(jìn)位置數(shù)ET=ETT&ETPCO=Q3Q2Q1Q0ETCP操作狀態(tài)0xxx異步清零10x同步預(yù)置110保持111計數(shù)1.40161的時序波形圖2.構(gòu)成任意進(jìn)制計數(shù)器的方法

利用同步預(yù)置清零利用異步清零優(yōu)點：清零可靠輸出沒有毛刺反饋清零反饋置數(shù)3.構(gòu)成多位計數(shù)器的級聯(lián)方法串行進(jìn)位（異步）優(yōu)點：簡單；缺點：速度較慢六十進(jìn)制計數(shù)器:出現(xiàn)競爭冒險的可能性較大六十進(jìn)制計數(shù)器并行進(jìn)位（同步）優(yōu)點：速度較快；缺點：較復(fù)雜。3.構(gòu)成多位計數(shù)器的級聯(lián)方法PinAssignmentsTopViewSegmentIdentificationDisplay:燈測試滅燈鎖存A3A0A1A2譯碼器CD4511BC四、譯碼顯示電路的構(gòu)成BCD-to-7SegmentLatch/Decoder/Driver*Dependsupon theBCDcodeappliedduringthe0to1transitionofLE.X=Don’tCareTruthTableLightEmittingDiode(LED)Readout2.共陰七段顯示器3.譯碼顯示電路的構(gòu)成公共限流電阻五、實驗注意事項1．電源 （VDD=＋5V、VSS=地） 核對無誤，再接入！2．輸出端切忌短路、線與！3．CMOS電路多余輸入端——

不能懸空4．電路圖一定要標(biāo)上芯片引腳號5．芯片管腳圖6.CMOS電路驅(qū)動TTL電路的能力有限。六、進(jìn)度安排16周：計時、清零功能安裝與調(diào)試17周：數(shù)字鐘基本及擴(kuò)展功能調(diào)試與驗收17周：綜合