電子類公司筆試題精選一、模擬電路1基爾霍夫定理的內(nèi)容是什么?(仕蘭微電子)基爾霍夫電流定律是一個電荷守恒定律,即在一個電路中流入一個節(jié)點的電荷與流出同一個節(jié)點的電荷相等.基爾霍夫電壓定律是一個能量守恒定律,即在一個回路中回路電壓之和為零.2、平板電容公式(C=εS/4πkd)。(未知)3、最基本的如三極管曲線特性。(未知)4、描述反饋電路的概念,列舉他們的應(yīng)用。(仕蘭微電子)5、負反饋種類(電壓并聯(lián)反饋,電流串聯(lián)反饋,電壓串聯(lián)反饋和電流并聯(lián)反饋);諾頓定理、戴維南定理、基爾霍夫定理、疊加定理諾頓定理諾頓定理:一個含獨立HYPERLINK""\t"_blank"電源、線性電阻和受控源的二端電路N,對兩個端子來說都可等效為一個抱負電流源并聯(lián)內(nèi)阻的模型。其抱負電流源的數(shù)值為有源二端電路N的兩個端子短路時其上的電流,并聯(lián)的內(nèi)阻等于N內(nèi)部所有獨立源為零時電路兩端子間的等效電阻。也可以描述為:并聯(lián)電阻等于二端網(wǎng)絡(luò)中所有電源為0時的等效電阻;電流等于有源二端網(wǎng)絡(luò)短路時的電流.它是戴維南定理的轉(zhuǎn)換形式。戴維南定律定義:又叫做等效電壓源定理。任何一個線性含源二端網(wǎng)絡(luò)就其外部性能來說,可以用一個電壓源等值代替,電壓源的電壓等于原含源二端網(wǎng)絡(luò)的開路電壓,電壓源的內(nèi)阻等于原含源二端網(wǎng)絡(luò)變?yōu)闊o源二端網(wǎng)絡(luò)的入端電阻。通俗的說:一個有電壓源、電流源(僅討論不涉及受控源的情形)及電阻構(gòu)成的二端網(wǎng)絡(luò),可以用一個電壓源UOC和一個電阻R0的串聯(lián)等效電路來等效。UOC等于該二端網(wǎng)絡(luò)開路時的開路電壓;R0稱為戴維南等效電阻,其值是從二端網(wǎng)絡(luò)的端口看進去,該網(wǎng)絡(luò)中任何一個線性含源二端網(wǎng)絡(luò),對外部而言,總可以等效為一個電壓源和電阻串聯(lián)的電路模型;該電壓源的電壓等于網(wǎng)絡(luò)的開路電壓,電阻等于網(wǎng)絡(luò)內(nèi)部所有獨立電源都不作用時的入端等效電阻。具體操作:關(guān)鍵在于對的求出二端網(wǎng)絡(luò)的開路電壓和入端電阻。所謂開路電壓是指外電路(負載)斷開后,兩端紐間的電壓;入端電阻指將含源二端網(wǎng)絡(luò)變?yōu)闊o源二端網(wǎng)絡(luò)后(電壓源開路,電流源短路)的入端電阻。原理及注意事項:
1。只合用于線性網(wǎng)絡(luò),不合用于非線性網(wǎng)絡(luò).2。只需求解電路中一條支路(或某部分電路),用該法較方便。應(yīng)用戴維南定理必須注意:①戴維南定理只對外電路等效,對內(nèi)電路不等效。也就是說,不可應(yīng)用該定理求出等效電源電動勢和內(nèi)阻之后,又返回來求原電路(即有源二端網(wǎng)絡(luò)內(nèi)部電路)的電流和功率。②應(yīng)用戴維南定理進行分析和計算時,假如待求支路后的有源二端網(wǎng)絡(luò)仍為復(fù)雜電路,可再次運用戴維南定理,直至成為簡樸電路。③戴維南定理只合用于線性的有源二端網(wǎng)絡(luò)。假如有源二端網(wǎng)絡(luò)中具有非線性元件時,則不能應(yīng)用戴維南定理求解基爾霍夫定理(1)概述基爾霍夫定理涉及兩部分,即節(jié)點電流方程和回路電壓方程。節(jié)點電流方程在電流穩(wěn)恒的條件下,流向節(jié)點的各電流的和等于流出節(jié)點的各電流的和。也就是說通過節(jié)點處的各電流的代數(shù)和等于零,即∑I=O?;芈冯妷悍匠蹋涸谌我婚]合電路中,電動勢的代數(shù)和必然等于各段電阻上的電壓降的總和,所以在電路中從任一點出發(fā),順沿任一個回路繞行一圈,其電勢變化的代數(shù)和等于零,即∑E-∑IR=0(2)說明①在應(yīng)用節(jié)點電流方程時,通常規(guī)定流進節(jié)點的電流為正,流出節(jié)點的電流為負。②節(jié)點電流方程不僅對節(jié)點合用,還可把它推廣到任意假定的封閉面,可以把幾個元件放八一個假想的封閉面中,也可以把一部分電路劃入。這時流進封閉面的電流和流出的電流相等。③在應(yīng)用回路電壓方程時,必須先選定沿回路繞行的方向,以便定出電阻上電壓降或電源的電動勢的正負。當(dāng)繞行方向和流過電阻的電流方向一致時,電流應(yīng)取正值,即減去正的IR反之,取負值;當(dāng)繞行方向從電源負極到正極時,電動勢應(yīng)取正值,反之,取負值。疊加定理在線性電路中,任一支路的電流(或電壓)可以當(dāng)作是電路中每一個獨立電源單獨作用于電路時,在該支路產(chǎn)生的電流(或電壓)的代數(shù)和。線性的正弦穩(wěn)態(tài)電路也滿足疊加定理。使用疊加定理時要注意以下幾點:1、疊加定理合用于線性電路,不合用于非線性電路;2、疊加的各分電路中,不作用的電源置零。電路中的所有線性元件(涉及電阻、電感和電容)都不予更動,受控源則保存在各分電路中;3、疊加時各分電路的電壓和電流的參考方向可以取與原電路中的相同。取和時,應(yīng)當(dāng)注意各分量前的“+”“-”號;4、原電路的功率不等于按各分電路計算所得功率的疊加。由于功率與電壓或電流是平方關(guān)系,而不是線性關(guān)系.5、電壓源不作用時短路,電流源不作用時斷路。推論:齊性定理:在線性電路中,當(dāng)所有的激勵都同時增大或縮小K倍(K為常數(shù))時,響應(yīng)也將同樣增大或縮?。吮?。(減少放大器的增益靈敏度,改變輸入電阻和輸出電阻,改善放大器的線性和非線性失真,有效地擴展放大器的通頻帶,自動調(diào)節(jié)作用)(未知)6、放大電路的頻率補償?shù)哪康氖鞘裁?,有哪些方法?仕蘭微電子)7、頻率響應(yīng),如:怎么才算是穩(wěn)定的,如何改變頻響曲線的幾個方法。(未知)8、給出一個查分運放,如何相位補償,并畫補償后的波特圖。(凹凸)9、基本放大電路種類(電壓放大器,電流放大器,互導(dǎo)放大器和互阻放大器),優(yōu)缺陷,特別是廣泛采用差分結(jié)構(gòu)的因素。(未知)10、給出一差分電路,告訴其輸出電壓Y和Y-,求共模分量和差模分量。(未知)11、畫差放的兩個輸入管。(凹凸)12、畫出由運放構(gòu)成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的運放電路。(仕蘭微電子)13、用運算放大器組成一個10倍的放大器。(未知)14、給出一個簡樸電路,讓你分析輸出電壓的特性(就是個積分電路),并求輸出端某點的rise/fall時間。(Infineon筆試試題)15、電阻R和電容C串聯(lián),輸入電壓為R和C之間的電壓,輸出電壓分別為C上電壓和R上電壓,規(guī)定制這兩種電路輸入電壓的頻譜,判斷這兩種電路何為高通濾波器,何為低通濾波器。當(dāng)RC<q,尚有clock的delay,寫出決定最大時鐘的因素,同時給出表達式。(威盛VIA2023.11.06上海筆試試題)18、說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺陷。(威盛VIA2023.11.06上海筆試試題)19、一個四級的Mux,其中第二級信號為關(guān)鍵信號如何改善timing。(威盛VIA2023.11.06上海筆試試題)20、給出一個門級的圖,又給了各個門的傳輸延時,問關(guān)鍵途徑是什么,還問給出輸入,使得輸出依賴于關(guān)鍵途徑。(未知)21、邏輯方面數(shù)字電路的卡諾圖化簡,時序(同步異步差異),觸發(fā)器有幾種(區(qū)別,優(yōu)點),全加器等等。(未知)22、卡諾圖寫出邏輯表達使。(威盛VIA2023.11.06上海筆試試題)23、化簡F(A,B,C,D)=m(1,3,4,5,10,11,12,13,14,15)的和。(威盛)24、pleaseshowtheCMOSinverterschmat(yī)ic,layoutanditscrosssectionwithP-wellprocess.Plotitstransfercurve(Vout-Vin)AndalsoexplaintheoperationregionofPMOSandNMOSforeachsegmentofthetransfercurve?(威盛筆試題circuitdesign-beijing-03.11.09)25、TodesignaCMOSinvertorwithbalanceriseandfalltime,pleasedefinetherat(yī)ionofchannelwidthofPMOSandNMOSandexplain?26、為什么一個標準的倒相器中P管的寬長比要比N管的寬長比大?(仕蘭微電子)27、用mos管搭出一個二輸入與非門。(揚智電子筆試)28、pleasedrawthetransistorlevelschematicofacmos2inputANDgateandexplainwhichinputhasfasterresponseforoutputrisingedge.(lessdelaytime)。(威盛筆試題circuitdesign-beijing-03.11.09)29、畫出NOT,NAND,NOR的符號,真值表,尚有transistorlevel的電路。(Infineon筆試)30、畫出CMOS的圖,畫出tow-to-onemuxgate。(威盛VIA2023.11.06上海筆試試題)31、用一個二選一mux和一個inv實現(xiàn)異或。(飛利浦-大唐筆試)32、畫出Y=A*BC的cmos電路圖。(科廣試題)33、用邏輯們和cmos電路實現(xiàn)abcd。(飛利浦-大唐筆試)34、畫出CMOS電路的晶體管級電路圖,實現(xiàn)Y=A*BC(DE)。(仕蘭微電子)35、運用4選1實現(xiàn)F(x,y,z)=xzyz’。(未知)36、給一個表達式f=xxxxxxxxxxxxxxxxx用最少數(shù)量的與非門實現(xiàn)(事實上就是化簡)。37、給出一個簡樸的由多個NOT,NAND,NOR組成的原理圖,根據(jù)輸入波形畫出各點波形。(Infineon筆試)38、為了實現(xiàn)邏輯(AXORB)OR(CANDD),請選用以下邏輯中的一種,并說明為什么?1)INV2)AND3)OR4)NAND5)NOR6)XOR答案:NAND(未知)39、用與非門等設(shè)計全加法器。(華為)40、給出兩個門電路讓你分析異同。(華為)41、用簡樸電路實現(xiàn),當(dāng)A為輸入時,輸出B波形為…(仕蘭微電子)42、A,B,C,D,E進行投票,多數(shù)服從少數(shù),輸出是F(也就是假如A,B,C,D,E中1的個數(shù)比0多,那么F輸出為1,否則F為0),用與非門實現(xiàn),輸入數(shù)目沒有限制。(未知)43、用波形表達D觸發(fā)器的功能。(揚智電子筆試)44、用傳輸門和倒向器搭一個邊沿觸發(fā)器。(揚智電子筆試)45、用邏輯們畫出D觸發(fā)器。(威盛VIA2023.11.06上海筆試試題)46、畫出DFF的結(jié)構(gòu)圖,用verilog實現(xiàn)之。(威盛)47、畫出一種CMOS的D鎖存器的電路圖和版圖。(未知)48、D觸發(fā)器和D鎖存器的區(qū)別。(新太硬件面試)49、簡述latch和filp-flop的異同。(未知)&e1]5T'v&n.g*_1D+J50、LATCH和DFF的概念和區(qū)別。(未知)51、lat(yī)ch與register的區(qū)別,為什么現(xiàn)在多用register.行為級描述中latch如何產(chǎn)生的。(南山之橋)52、用D觸發(fā)器做個二分顰的電路.又問什么是狀態(tài)圖。(華為)53、請畫出用D觸發(fā)器實現(xiàn)2倍分頻的邏輯電路?(漢王筆試)54、如何用D觸發(fā)器、與或非門組成二分頻電路?(東信筆試)55、Howmanyflip-flopcircuitsareneededtodivideby16?(Intel)16分頻?56、用filp-flop和logic-gate設(shè)計一個1位加法器,輸入carryin和current-stage,輸出carryout和next-stage.(未知)57、用D觸發(fā)器做個4進制的計數(shù)。(華為)58、實現(xiàn)N位JohnsonCounter,N=5。(南山之橋)59、用你熟悉的設(shè)計方式設(shè)計一個可預(yù)置初值的7進制循環(huán)計數(shù)器,15進制的呢?(仕蘭微電子)60、數(shù)字電路設(shè)計當(dāng)然必問Verilog/VHDL,如設(shè)計計數(shù)器。(未知)61、BLOCKINGNONBLOCKING賦值的區(qū)別。(南山之橋)62、寫異步D觸發(fā)器的verilogmodule。(揚智電子筆試)moduledff8(clk,reset,d,q);inputclk;inputreset;input[7:0]d;output[7:0]q;reg[7:0]q;always@(posedgeclkorposedgereset)if(reset)q<=0;:P,L.W/\.~)R!q<=d;&cI!K,\;63、用D觸發(fā)器實現(xiàn)2倍分頻的Verilog描述?(漢王筆試)moduledivide2(clk,clk_o,reset);inputclk,reset;outputclk_o;wirein;out;always@(posedgeclkorposedgereset)if(reset)out<=0;else64、可編程邏輯器件在現(xiàn)代電子設(shè)計中越來越重要,請問:a)你所知道的可編程邏輯器件有哪些?b)試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。(漢王筆試))r'T'y)d:S:a0VPAL,PLD,CPLD,F(xiàn)PGA。moduledff8(clk,reset,d,q);inputclk;7B*M"D9t"Q*jinputreset;inputd;&O.A%H1k/s8Voutputq;regq;always@(posedgeclkorposedgereset)if(reset)q<=0;'p8w'P'S2pelseq<=d;65、請用HDL描述四位的全加法器、5分頻電路。(仕蘭微電子)67、用VERILOG或VHDL寫一段代碼,實現(xiàn)消除一個glitch。(未知)68、一個狀態(tài)機的題目用verilog實現(xiàn)(但是這個狀態(tài)機畫的實在比較差,很容易誤解的)。(威盛VIA2023.11.06上海筆試試題)69、描述一個交通信號燈的設(shè)計。(仕蘭微電子)70、畫狀態(tài)機,接受1,2,5分錢的賣報機,每份報紙5分錢。(揚智電子筆試)9p-g0]/V*U8U7vhia.cn71、設(shè)計一個自動售貨機系統(tǒng),賣soda水的,只能投進三種硬幣,要對的的找回錢數(shù)。(1)畫出fsm(有限狀態(tài)機);(2)用verilog編程,語法要符合fpga設(shè)計的規(guī)定。(未知)72、設(shè)計一個自動飲料售賣機,飲料10分錢,硬幣有5分和10分兩種,并考慮找零:(1)畫出fsm(有限狀態(tài)機);(2)用verilog編程,語法要符合fpga設(shè)計的規(guī)定;(3)設(shè)計工程中可使用的工具及設(shè)計大體過程。(未知)73、畫出可以檢測10010串的狀態(tài)圖,并verilog實現(xiàn)之。(威盛)74、用FSM實現(xiàn)101101的序列檢測模塊。(南山之橋)a為輸入端,b為輸出端,假如a連續(xù)輸入為1101則b輸出為1,否則為0。例如a:b:請畫出statemachine;請用RTL描述其statemachine。(未知)75、用verilog/vddl檢測stream中的特定字符串(分狀態(tài)用狀態(tài)機寫)。(飛利浦-大唐筆試)76、用verilog/vhdl寫一個fifo控制器(涉及空,滿,半滿信號)。(飛利浦-大唐筆試)77、現(xiàn)有一用戶需要一種集成電路產(chǎn)品,規(guī)定該產(chǎn)品可以實現(xiàn)如下功能:y=lnx,其中,x為4位二進制整數(shù)輸入信號。y為二進制小數(shù)輸出,規(guī)定保存兩位小數(shù)。電源電壓為3~5v假設(shè)公司接到該項目后,交由你來負責(zé)該產(chǎn)品的設(shè)計,試討論該產(chǎn)品的設(shè)計全程。(仕蘭微電子)78、sram,falshmemory,及dram的區(qū)別?(新太硬件面試)79、給出單管DRAM的原理圖(西電版《數(shù)字電子技術(shù)基礎(chǔ)》作者楊頌華、馮毛官205頁圖9-14b),問你有什么辦法提高refreshtime,總共有5個問題,記不起來了。(減少溫度,增大電容存儲容量)(Infineon筆試)80、PleasedrawschematicofacommonSRAMcellwith6transistors,pointoutwhichnodescanstoredataandwhichnodeiswordlinecontrol?(威盛筆試題circuitdesign-beijing-03.11.09)81、名詞:sram,ssram,sdram名詞IRQ,BIOS,USB,VHDL,SDR|5L'^6o-w.khiall.IRQ:InterruptReQuestBIOS:BasicInputOutputSystemUSB:UniversalSerialBusVHDL:VHICHardwareDescriptionLanguageSDR:SingleDataRate!{(]%P2o+{壓控振蕩器的英文縮寫(VCO)。動態(tài)隨機存儲器的英文縮寫(DRAM)。名詞解釋,無聊的外文縮寫罷了,比如PCI、ECC、DDR、interrupt、pipelineIRQ,BIOS,USB,VHDL,VLSIVCO(壓控振蕩器)RAM(動態(tài)隨機存儲器),FIRIIRDFT(離散傅立葉變換)或者是中文的,比如:a.量化誤差b.直方圖c.白平衡二、IC設(shè)計基礎(chǔ)(流程、工藝、版圖、器件)1、我們公司的產(chǎn)品是集成電路,請描述一下你對集成電路的結(jié)識,列舉一些與集成電路相關(guān)的內(nèi)容(如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。(仕蘭微面試題目)2、FPGA和ASIC的概念,他們的區(qū)別。(未知)答案:FPGA是可編程ASIC。ASIC:專用集成電路,它是面向?qū)iT用途的電路,專門為一個用戶設(shè)計和制造的。根據(jù)一個用戶的特定規(guī)定,能以低研制成本,短、交貨周期供貨的全定制,半定制集成電路。與門陣列等其它ASIC(ApplicationSpecificIC)相比,它們又具有設(shè)計開發(fā)周期短、設(shè)計制導(dǎo)致本低、開發(fā)工具先進、標準產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢查等優(yōu)點3、什么叫做OTP片、掩膜片,兩者的區(qū)別何在?(仕蘭微面試題目)4、你知道的集成電路設(shè)計的表達方式有哪幾種?(仕蘭微面試題目)5、描述你對集成電路設(shè)計流程的結(jié)識。(仕蘭微面試題目)6、簡述FPGA等可編程邏輯器件設(shè)計流程。(仕蘭微面試題目)7、IC設(shè)計前端到后端的流程和eda工具。(未知)8、從RTLsynthesis到tapeout之間的設(shè)計flow,并列出其中各步使用的tool.(未知)9、Asic的designflow。(威盛VIA2023.11.06上海筆試試題)10、寫出asic前期設(shè)計的流程和相應(yīng)的工具。(威盛)11、集成電路前段設(shè)計流程,寫出相關(guān)的工具。(揚智電子筆試)先介紹下IC開發(fā)流程:1.)代碼輸入(designinput)用vhdl或者是verilog語言來完畢器件的功能描述,生成hdl代碼BBS語言輸入工具:SUMMITVISUALHDLh5k'?4]%Z6s1mMENTORRENIOR圖形輸入:composer(cadence);viewlogic(viewdraw)2.)電路仿真(circuitsimulation)將vhd代碼進行先前邏輯仿真,驗證功能描述是否對的數(shù)字電路仿真工具:BBSVerolog:CADENCEVerolig-XLMENTORModle-simVHDL:CADENCENC-vhdl4MENTO(shè)RModle-sim2A.模擬電路仿真工具:***ANTIHSpicepspice,spectremicromicrowave:eesoft:hp3.)邏輯綜合(synthesistools)邏輯綜合工具可以將設(shè)計思想vhd代碼轉(zhuǎn)化成相應(yīng)一定工藝手段的門級電路;將初級仿真中所沒有考慮的門沿(gatesdelay)反標到生成的門級網(wǎng)表中,返回電路仿真階段進行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。12、請簡述一下設(shè)計后端的整個流程?(仕蘭微面試題目)13、是否接觸過自動布局布線?請說出一兩種工具軟件。自動布局布線需要哪些基本元素?(仕蘭微面試題目)14、描述你對集成電路工藝的結(jié)識。(仕蘭微面試題目)15、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么?(仕蘭微面試題目)16、請描述一下國內(nèi)的工藝現(xiàn)狀。(仕蘭微面試題目)17、半導(dǎo)體工藝中,摻雜有哪幾種方式?(仕蘭微面試題目)18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果?(仕蘭微面試題目)19、解釋latch-up現(xiàn)象和Antennaeffect和其防止措施.(未知)20、什么叫Latchup?(科廣試題)21、什么叫窄溝效應(yīng)?(科廣試題)22、什么是NMOS、PMOS、CMOS?什么是增強型、耗盡型?什么是PNP、NPN?他們有什么差別?(仕蘭微面試題目)23、硅柵COMS工藝中N阱中做的是P管還是N管,N阱的阱電位的連接有什么規(guī)定?(仕蘭微面試題目)24、畫出CMOS晶體管的CROSS-OVER圖(應(yīng)當(dāng)是縱剖面圖),給出所有也許的傳輸特性和轉(zhuǎn)移特性。(Infineon筆試試題)25、以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖。(科廣試題)26、Pleaseexplainhowwedescribetheresistanceinsemiconductor.Comparetheresistanceofametal,polyanddiffusionintranditionalCMOSprocess.(威盛筆試題circuitdesign-beijing-03.11.09)27、說明mos一半工作在什么區(qū)。(凹凸的題目和面試)28、畫p-bulk的nmos截面圖。(凹凸的題目和面試)29、寫schematicnote(?),越多越好。(凹凸的題目和面試)30、寄生效應(yīng)在ic設(shè)計中如何加以克服和運用。(未知)31、太底層的MOS管物理特性感覺一般不大會作為筆試面試題,由于全是微電子物理,公式推導(dǎo)太羅索,除非面試出題的是個老學(xué)究。IC設(shè)計的話需要熟悉的軟件:Cadence,Synopsys,Avant,UNIX當(dāng)然也要大約會操作。32、unix命令cp-r,rm,uname。(揚智電子筆試)____________________________________________________________三、單片機、MCU、計算機原理1、簡樸描述一個單片機系統(tǒng)的重要組成模塊,并說明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡述單片機應(yīng)用系統(tǒng)的設(shè)計原則。(仕蘭微面試題目)2、畫出8031與2716(2K*8ROM)的連線圖,規(guī)定采用三-八譯碼器,8031的P2.5,P2.4和P2.3參與譯碼,基本地址范圍為3000H-3FFFH。該2716有沒有重疊地址?根據(jù)是什么?若有,則寫出每片2716的重疊地址范圍。(仕蘭微面試題目)3、用8051設(shè)計一個帶一個8*16鍵盤加驅(qū)動八個數(shù)碼管(共陽)的原理圖。(仕蘭微面試題目)4、PCI總線的含義是什么?PCI總線的重要特點是什么?(仕蘭微面試題目)5、中斷的概念?簡述中斷的過程。(仕蘭微面試題目)6、如單片機中斷幾個/類型,編中斷程序注意什么問題;(未知)7、要用一個開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動機的轉(zhuǎn)速,程序由8051完畢。簡樸原理如下:由P3.4輸出脈沖的占空比來控制轉(zhuǎn)速,占空比越大,轉(zhuǎn)速越快;而占空比由K7-K0八個開關(guān)來設(shè)立,直接與P1口相連(開關(guān)撥到下方時為"0",撥到上方時為"1",組成一個八位二進制數(shù)N),規(guī)定占空比為N/256。(仕蘭微面試題目)下面程序用計數(shù)法來實現(xiàn)這一功能,請將空余部分添完整。MOVP1,#0FFHLOOP1:MOVR4,#0FFH8、單片機上電后沒有運轉(zhuǎn),一方面要檢查什么?(東信筆試題)9、WhatisPCChipset?(揚智電子筆試)芯片組(Chipset)是主板的核心組成部分,按照在主板上的排列位置的不同,通常分為北橋芯片和南橋芯片。北橋芯片提供對CPU的類型和主頻、內(nèi)存的類型和最大容量ISA/PCI/AGP插槽、ECC糾錯等支持。南橋芯片則提供對KBC(鍵盤控制器)、RTC(實時時鐘控制器)、USB(通用串行總線)、UltraDMA/33(66)EIDE數(shù)據(jù)傳輸方式和ACPI(高級能源管理)等的支持。其中北橋芯片起著主導(dǎo)性的作用,也稱為主橋(HostBridge)。3km-j9f9C&J!}除了最通用的南北橋結(jié)構(gòu)外,目前芯片組正向更高級的加速集線架構(gòu)發(fā)展,Intel的8xx系列芯片組就是這類芯片組的代表,它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直接接入主芯片,可以提供比PCI總線寬一倍的帶寬,達成了266MB/s。10、假如簡歷上還說做過cpu之類,就會問到諸如cpu如何工作,流水線之類的問題。(未知)11、計算機的基本組成部分及其各自的作用。(東信筆試題)12、請畫出微機接口電路中,典型的輸入設(shè)備與微機接口邏輯示意圖(數(shù)據(jù)接口、控制接口、所存器/緩沖器)。(漢王筆試)13、cache的重要部分什么的。(威盛VIA2023.11.06上海筆試試題)14、同步異步傳輸?shù)牟町悾ㄎ粗?5、串行通信與同步通信異同,特點,比較。(華為面試題)16、RS232c高電平脈沖相應(yīng)的TTL邏輯是?(負邏輯?)(華為面試題四、信號與系統(tǒng)1、的話音頻率一般為300~3400HZ,若對其采樣且使信號不失真,其最小的采樣頻率應(yīng)為多大?若采用8KHZ的采樣頻率,并采用8bit的PCM編碼,則存儲一秒鐘的信號數(shù)據(jù)量有多大?(仕蘭微面試題目)2、什么耐奎斯特定律,怎么由模擬信號轉(zhuǎn)為數(shù)字信號。(華為面試題)3、假如模擬信號的帶寬為5khz,要用8K的采樣率,怎么辦?lucent)兩路?4、信號與系統(tǒng):在時域與頻域關(guān)系。(華為面試題5、給出時域信號,求其直流分量。(未知)6、給出一時域信號,規(guī)定(1)寫出頻率分量,(2)寫出其傅立葉變換級數(shù);(3)當(dāng)波形通過低通濾波器濾掉高次諧波而只保存一次諧波時,畫出濾波后的輸出波形。(未知)7、sketch連續(xù)正弦信號和連續(xù)矩形波(都有圖)的傅立葉變換。(Infineon筆試試題)8、拉氏變換和傅立葉變換的表達式及聯(lián)系。(新太硬件面題)五、DSP、嵌入式、軟件等1、請用方框圖描述一個你熟悉的實用數(shù)字信號解決系統(tǒng),并做簡要的分析;假如沒有,也可以自己設(shè)計一個簡樸的數(shù)字信號解決系統(tǒng),并描述其功能及用途。(仕蘭微面試題目)2、數(shù)字濾波器的分類和結(jié)構(gòu)特點。(仕蘭微面試題目)3、IIR,FIR濾波器的異同。(新太硬件面題)4、拉氏變換與Z變換公式等類似東西,隨便翻翻書把如.h(n)=-a*h(n-1)b*δ(n)a.求h(n)的z變換;b.問該系統(tǒng)是否為穩(wěn)定系統(tǒng);c.寫出FIR數(shù)字濾波器的差分方程;(未知)5、DSP和通用解決器在結(jié)構(gòu)上有什么不同,請簡要畫出你熟悉的一種DSP結(jié)構(gòu)圖。(信威dsp軟件面試題)6、說說定點DSP和浮點DSP的定義(或者說出他們的區(qū)別)(信威dsp軟件面試題)7、說說你對循環(huán)尋址和位反序?qū)ぶ返睦斫猓?信威dsp軟件面試題)8、請寫出【-8,7】的二進制補碼,和二進制偏置碼。用Q15表達出0.5和-0.5.(信威dsp軟件面試題)9、DSP的結(jié)構(gòu)(哈佛結(jié)構(gòu));(未知)10、嵌入式解決器類型(如ARM),操作系統(tǒng)種類(Vxworks,ucos,winCE,linux),操作系統(tǒng)方面偏CS方向了,在CS篇里面講了;(未知)11、有一個LDO芯片將用于對手機供電,需要你對他進行評估,你將如何設(shè)計你的測試項目?12、某程序在一個嵌入式系統(tǒng)(200MCPU,50MSDRAM)中已經(jīng)最優(yōu)化了,換到零一個系統(tǒng)(300MCPU,50MSDRAM)中是否還需要優(yōu)化?(Intel)13、請簡要描述HUFFMAN編碼的基本原理及其基本的實現(xiàn)方法。(仕蘭微面試題目)14、說出OSI七層網(wǎng)絡(luò)協(xié)議中的四層(任意四層)。(仕蘭微面試題目)15、A)(仕蘭微面試題目)#includevoidtestf(int*p)*p=1;main()int*n,m[2];n=m;m[0]=1;m[1]=8;testf(n);hiall.com.cn3K&p:N:Y1sprintf("Datavalueis%d",*n);B)#includevoidtestf(int**p){*p=1;main(){int*n,m[2];n=m;m[0]=1;m[1]=8;testf(&n);printf(Dat(yī)avalueis%d",*n);下面的結(jié)果是程序A還是程序B的?Datavalueis8那么另一段程序的結(jié)果是什么?16、那種排序方法最快?(華為面試題)17、寫出兩個排序算法,問哪個好?(威盛)18、編一個簡樸的求n!的程序。(Infineon筆試試題)19、用一種編程語言寫n!的算法。(威盛VIA2023.11.06上海筆試試題)20、用C語言寫一個遞歸算法求N!;(華為面試題)21、給一個C的函數(shù),關(guān)于字符串和數(shù)組,找犯錯誤;(華為面試題)22、防火墻是怎么實現(xiàn)的?(華為面試題)23、你對哪方面編程熟悉?(華為面試題)24、冒泡排序的原理。(新太硬件面題)25、操作系統(tǒng)的功能。(新太硬件面題)26、學(xué)過的計算
評論
0/150
提交評論